TW543182B - Semiconductor integrated circuit - Google Patents

Description

543182 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（\ ) 本發明係關於一種半導體積體電路，其包含一組動態 隨機存取記億體（一般簡稱爲DRAM)並且具有穩定地產生有 意的輸出電壓之能力。 一般而言，在包含DRAM之半導體積體電路中，多數 個字組線以及跨越字組線之多數個位元線組對以矩陣形式 被配置。多數個記憶體記憶胞形成在字組線和位元線之間 相交處。記憶體記憶胞構成記憶體記憶胞陣列。 假設“1”或者“0”資料是從選自多數個記憶體記憶胞之 一組記憶體記憶胞被讀取。在記憶體記憶胞被連接之位元 線組對的電位是依據累積.在記億體記憶胞中記憶胞電容器 之電荷而變化。在位元_之電位變化利用一組感應放大器 檢測。在位元線之電位變化必須利用儘可能小的電流可靠 地檢測出（亦即具有最小電力消耗）。一般被採用的方法將在 下面說明。亦即，在累積在記憶體記憶胞中記憶胞電容器 之電荷依據位元線電容被重新分配於位元線組對之前，位 元線被短路。位元線接著被預充電以至於在位元線之電位 將等於某種供應電壓（例如，高位準供應電壓Vcc之半 ( = Vcc/2))。 另一方面，一組高位準供應電壓Vcc或者一組低位準 供應電壓Vss( = 0V)被施加至記憶體記憶胞中電容器之一組 記憶胞儲存節點。此時，高位準供應電壓或者低位準供應 電壓依據記億體記憶胞是否被選擇而被施加。在典型的 DRAM，需要記憶胞電容器之電容盡可能地大以便使資料保 持時間相對地 (請先閱讀背面之注意事項寫本頁) •裝· 、?! 543182 A7 B7 五、發明説明（> ) 長。因此，必須盡可能減低記憶胞電容器之絕緣薄膜 厚度。當絕緣薄膜厚度減少時，記憶胞電容器絕緣耐力， 當高電壓施加至記憶胞電容器時，降低。相對於記憶胞電 容器之記憶胞儲存節點的電極（記憶胞平板節點）電位因此被 設定爲Vcc/2。因此，即使當供應電壓Vcc或者Vss施加至 記億胞電容器之記憶胞儲存節點時，在記億胞電容器之絕 緣薄膜兩表面之間的電位差量僅爲Vcc/2。更明確地說，在 相對於記憶胞電容器之記億胞儲存節點的電極電位被設定 爲至Vcc/2之情況中，施加至絕緣薄膜的電壓僅是當相對 於記憶胞電容器之記憶胞儲存節點的電極電位被設定爲Vcc 或者Vss時的電壓之一手。結果，記憶胞電容器之電容可 利用減低絕緣薄膜厚度而相對地大。這是有利於延伸資料 保持時間。 經濟部中央標準局員工消費合作社印製 近幾年，需要DRAM之操作供應電壓儘可能地低，例 如，等於或者低於2V之供應電壓（Vcc)。這是有意將整個 半導體積體電路之電力消耗減至最小。如上所述，在典型 的DRAM中，使用以將位元線預充電或者相對於記憶胞電 容器之記憶胞儲存節點之電極電位的電壓通常被設定爲 Vcc/2。因此，必須穩定地產生等於或者低於IV之相對低 電壓。 接著，參看至第1至5圖，那將在稍後"圖形摘要說明 "中敘述，下面將說明典型的DRAM中位元線預充電電路之 範例組態，以及記憶體記憶胞之範例結構。同時也將說明 當位元線被預充電時發生在位元線的電位變化，以及具有 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（今） 習見的固定電壓產生電路之一種半導體積體電路之範例組 態。上面說明是敘述爲何在DRAM中必須產生供應電壓Vcc 之一半的電壓（亦即，Vcc/2)之理由。同時，上面說明也敘 述產生等於或者低於IV之電壓Vcc/2的問題。 在第1圖中，展示一組典型的DRAM之外型組態。 如第1圖中所展示，典型的DRAM具有一組記憶體記 憶胞陣列1 00，其中多數個字組線和多數個組對的位元線以 矩陣形式被配置。進一步地，多數個記憶體記憶胞是形成 於字組線和位元線之間相交處。進一步地，該DRAM包含 用以將經由一組輸入緩衝器500輸入之控制位址位元A0至 Am(其中m是等於或者大於1之任何正整數）解碼之一組解 碼器600。解碼器600接著產生使用以選擇一組特定記億體 記憶胞之一組記憶體記憶胞選擇信號。解碼器600施加某 種提昇電壓Vpp(較高於內部電壓之供應電壓Vcc的電壓）至 特定記憶體記憶胞被連接之一組字組線，並且因此選擇該 字組線。輸出資料被感應或者資料被重新寫入，因而資料 從該特定記憶體記憶胞被讀取或者被寫入該特定記憶體記 憶胞。 進一步地，DRAM包含一組感應放大器200。爲了讀取 解碼器6〇〇所選擇之一組特定記憶體記憶胞，感應放大器 200檢測傳送自特定記憶體記憶胞中記憶胞電容器Cc之電 荷（參看稍後說明之第3圖）。感應放大器200因此從記憶體 記憶胞讀取資料。被感應放大器200所讀取的資料被一組 主要放大器300放大至所給予的位準。結果資料接著作爲 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------抑衣-- (請先閱讀背面之注意事項 ^^寫本頁) 訂 線- 543182 A7 ___B7_ 五、發明説明（屮）

數位I/O資料位元DQO至DQn(n = 0, 1，2,---)而輸出至DRAM 外側。 在上述DRAM中，需要供應電壓Vcc之半的電壓 Vcc/2(第2和3圖中輸出電壓Vp〇是位元線預充電電路和 記億胞電容器。此處，位元線預充電電路包含於第2圖展 示的感應放大器200中。記憶胞電容器包含於第3圖展示 的任何記憶體記憶胞100中。在第1圖中，感應放大器200 和記憶體記憶胞100被加斜線以明顯地展示使用等於供應 電壓Vcc之半的電壓之構件。 經濟部中央標準局員工消費合作社印製 更明確地說，第1圖·中展示的感應放大器200之位元 線預充電電路包含將一對，的位元線BL和/BL預充電以選擇 特定記憶體記憶胞之位元線預充電電晶體2 10, 220和230。 記億體記憶胞選擇電晶體（230)之一組是利用NMOS電晶體 (η-通道MOS電晶體）製作並且其源極和吸極（或者吸極和源 極）分別地連接到組對的位元線BL和/BL，以等化在組對的 位元線BL和/BL以及記憶體記憶胞兩者之電位，並且經由 其閘極輸入預充電引，動信號（/)。其他的兩組位元線預充電 電晶體（2 10和220)是利用兩組NM0S電晶體製作以便將組 對的位元線BL和/BL預充電。在這組態中，位元線預充電 電晶體210之吸極（或者源極）連接於一組位元線BL上面。 另一位元線預充電電晶體220之吸極（或者源極）連接到另一 位元線/BL。進一步地，位元線預充電電晶體210和220之 源極（或者吸極）連接到一組共同節點。一組預充電輸出電壓 Vpr(例如，供應電壓Vcc之半（Vcc/2))施加至該共同節點。 _ 7 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（S ) 該預充電引動信號被施加至三組位元線預充電電晶體210， 220和230之各閘極。 進一步地，單一電晶體和單一電容器型式之任何記億 體記憶胞，如第3圖中所展示，包含利用一組NMOS電晶 體和一組記憶胞電容器Cc製作之一組記億胞電晶體Tc^ 爲了經由位元線BL和/BL將資料"1"或者"〇"寫入這型記憶 體記憶胞，一組提昇電壓經由字組線WL被施加至記憶胞 電晶體Tc之閘極。記憶胞電晶體Tc因此被驅動而進入一 種操作狀態（ON狀態）》在這情況中，電荷依據資料"1 "或者 "〇”而被累積於記憶胞電容器Cc中。進一步地，假定記憶 體記憶胞被選擇以從記胃體記憶胞讀取資料，則累積於記 憶胞電容器Cc的電荷&據位元線所提供電容重新分配於記 憶體記憶胞被連接之組對的位元線上面。在組對位元線之 電位因此變化。在位元線之電位變化被感應放大器檢測。 在第4圖中，展示出指示當位元線被以供應電壓Vcc 之半預充電時發生的位元線電位變化之時序圖。在第5圖 中，展示出指示當位元線被以供應電壓Vss( = 0V)預充電時 發生的位元線電位變化之時序圖。 依據第4和5圖之時序圖，下面將討論在預充電位元 線所需的電壓和讀取資料所需的電力消耗之間的關係。此 處’假設資料” 1"或者"0"是讀取自選自多數個記憶體記憶胞 之一組特定記憶體記憶胞。當位元線組對被以供應電壓 Vcc/2預充電時發生的位元線電位變化與當位元線被以電壓 Vss( = 〇V)預充電時發生的位元線電位變化比較。 (請先閱讀背面之注意事項寫本頁) 裝- 訂 線 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 543182 A7 B7 五、發明説明（（^ ) 如第4圖中所展示，在從成爲作用狀態之特定記憶體 記憶胞讀取資料之前，位元線組對被以電壓Vcc/2預充電。 假定位元線所提供電容是Cbl，則從供應電壓Vcc之高電壓 電源供應所供應的電荷數量在時序①成爲（Vcc/2) 。在時 序②電荷數量成爲零（0)。這是因爲當組對的位元線BL和/BL 提供的相同電容被短路並且預充電時，在位元線的電位自 動地成爲等於電壓Vcc/2。依據上述以電壓Vcc/2將位元線 預充電的技術，每週期消耗之電荷數量是（VcC/2)*Cbl。這 些電荷數量是成比例於每週期消耗之電流，亦即，對應的 電力消耗。 . 假設，如第5圖中$展示，在從作用狀態中的特定記 憶體讀取資料之前，位k線組對被以電壓Vss預充電（利用 低電壓電源供應（ = 〇V)提供的電壓）。在這情況中，從供應 電壓Vcc之高電壓電源供應所供應的電荷數量在時序①時成 爲Vcc· Cbl。在時序②電荷數量成爲零（0)。依據上述以電壓 Vss將位元線預充電的技術，每週期消耗之電荷數量是Vcc •Cbl。這些電荷數量同時也成比例於電流消耗週期，亦即， 對應的電力消耗。週期依據以電壓Vss將位元線預充電的 技術每週期消耗之電荷數量是依據以電壓Vcc/2將位元線 預充電的技術每週期消耗之電荷數量的兩倍。如上所述， 以電壓Vcc/2將位元線預充電的技術是以儘可能小電力消 耗讀取資料之有效量測。 進一步地，第3圖展示的記憶體記憶胞中，爲何設定 電極（記憶胞平板節點Nc)電壓爲電壓VCC/2( = Vpr)之理由將 9 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項寫本頁) 裝· 、τ 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1 ) 在下面說明。此處，上述電極是相對於記憶胞電容器Cc之 記憶胞儲存節點。 依據記憶體記憶胞中記憶胞電晶體Tc是否在一種操作 狀態（ON狀態）或者一種非操作狀態（OFF狀態），"H(高）"位 準電壓（高位準供應電壓Vcc)或者"L(低）"位準電壓（低位準 供應電壓Vss)被施加至第3圖中展示的記億胞電容器Cc之 記憶胞儲存節點。例如，假設供應電壓Vss( = 0V)被施加至 記憶胞電容器Cc之記憶胞平板節點Nc。當"H"位準電壓被 施加至記憶胞電容器Cc之記憶胞儲存節點時，等於供應電 壓Vcc之電壓差量被施加在記憶胞電容器絕緣薄膜之兩表 面之間。對照之下，假設.供應電壓Vcc被施加至記憶胞電 容器Cc之記憶胞平板節點Nc。當"L"位準電壓被施加至記 憶胞電容器Cc之記憶胞儲存節點時，等於供應電壓Vcc之 電壓差量同時也被施加在記憶胞電容器之絕緣薄膜的兩表 面之間。 對照之下，假設電壓Vcc/2被施加至記憶胞電容器Cc 之記憶胞平板節點Nc，當"Η”位準電壓或者"L"位準電壓被 施加至記憶胞電容器Cc之記憶胞儲存節點時，僅等於電壓 Vcc/2之電壓差量被施加在記憶胞電容器之絕緣薄膜的兩表 面之間。 在典型DRAM的情況中，需要記憶胞電容器之電容儘 可能地大以得到構成記憶體記憶胞陣列之高密度記憶體記 憶胞。因此，必須的使記憶胞電容器之絕緣薄膜厚度儘可 能地小。絕緣薄膜越薄，當一組高電壓施加至記憶胞電容 10_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 543182 A7 B7 五、發明説明（s ) 經濟部中央標準局員工消費合作社印製 器時關於記億胞電容器之絕緣能力越低。另外，假設電壓 Vcc/2永遠被施加至記憶胞電容器之記憶胞平板節點Nc ^ 在這情況中，當時"Η"位準電壓或者"L”位準電壓被施加至 記億胞電容器之記憶胞儲存節點，僅Vcc/2電壓差量被施 加在記憶胞電容器之絕緣薄膜兩表面之間。換言之，假設 在記憶胞電容器之記憶胞平板節點Nc之電壓Vpr被設定爲 Vcc/2。此時施加至記憶胞電容器之絕緣薄膜的電壓差量是 當在記憶胞平板節點Nc之電壓被設定爲供應電壓Vcc或者 Vss時施加所電壓差量之半。在這情況中，施加至相對於記 憶胞電容器Cc之記憶胞儲存節點的電極電壓是電壓 Vcc/2。結果，可利用減俾絕緣薄膜厚度而使記憶胞電容器 之電容相對地大》 在第6圖中，展示包含習見被用以穩定地產生電壓 Vcc/2的一組固定電壓產生電路之一種半導體積體電路之範 例組態的電路圖。 在第6圖中，兩組分壓電阻器R6和R7彼此串列連接 在一組內部供應電壓Vint(例如，高位準供應電壓Vcc)和一 組接地（0V低電壓供應電壓）之間。兩組分壓電阻器R6和R7 被使用以產生內部供應電壓Vint之分量。一組固定電壓的 輸出電壓Vpr因此產生於在分壓電阻器R6和R7之間接點 的輸出節點。此處，假設內部供應電壓Vint是等於供應電 壓Vcc並且分壓電阻器R6和R7具有相同電阻。在這情況 中，在輸出節點之輸出電壓Vpr是等於供應電壓Vcc之半。 電壓Vcc/2因此產生於輸出節點。但是，所需的DRAM需 11 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁} 裝· 543182 A7 B7 五、發明説明（9 ) 要減低的電力消耗。分壓電阻器R6和R7所需的電力消耗 因此必須儘可能小。結果，分壓電阻器R6和R7之電阻必 須被大幅地增加，並且所有的時間流動經由分壓電阻器R6 和R7之電流必須被大幅地抑制。但是，當分壓電阻器R6 和R7之電阻大幅地增加時，DRAM的供應電壓開始特性降 低。關於DRAM，需要保證在經過所給予的時間之後（例如， 200微秒）DRAM正常地操作，因爲DRAM被供電（亦即， DRAM具有優越的開始/響應特性）。 對於第6圖中展示的固定電壓產生電路，吾人試圖改 進DRAM的開始/響應特性。明確地說，利用NMOS電晶體 製作的一組第一輸出電晶.體Q3，以及利用PMOS電晶體（p-通道MOS電晶體）製作的一組第二輸出電晶體Q4被以互補 電晶體型式連接至分壓電阻器R6和R7之間節點。在這情 況中，第一輸出電晶體Q3和第二輸出電晶體Q4被連接在 高電壓電源供應和低電壓電源供應之間成爲互補電晶體。 第一輸出電晶體Q3和第二輸出電晶體Q4之源極連接到一 組共同輸出節點。因此，一組源極-追隨器型式電源供應電 路被組態。 經濟部中央標準局員工消費合作社印製 進一步地，第6圖中展示的固定電壓產生電路中，NMOS 電晶體Q1之吸極連接到第一輸出電晶體Q3之閘極（節點 N3)。PMOS電晶體Q2之吸極連接到第二輸出電晶體Q4之 閘極（節點N4)。進一步地，NMOS電晶體Q1之吸極經由高 電阻値電阻器R4連接到高電壓電源供應，而PMOS電晶體 Q2之吸極經由高電阻値電阻器R5連接到低電壓電電源供 12 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（I。） 應。 進一步地，第6圖中展示的固定電壓產生電路中，彼 此串列連接之三組分壓電阻器Rl，R2，和R3被使用以產 生內部供應電壓Vint(例如，高位準供應電壓Vcc)之分量。 因此，兩組不同位準之參考電壓被產生。尤其是，一組參 考電壓是產生於在分壓電阻器R1和分壓電阻器R2之間接 點的節點N1。參考電壓被施加至PMOS電晶體Q2之源極。 另一方面，另一組參考電壓產生於在分壓電阻器R2和分壓 電阻器R3之間接點之節點N2。參考電壓施加至NMOS電 晶體Q1之源極。在這情況中，產生於節點N1之參考電壓 被設定爲稍微地較高於供.應電壓Vcc之半的位準。產生於 節點N2之參考電壓被設定爲稍微地低於供應電壓Vcc之半 的位準。稍後將參看第1 〇和1 1圖中所展示實施例加以說 明之這兩組參考電壓被設定以便定義其中固定電壓產生電 路無反應於在輸出節點所產生電壓Vpr(VCC/2)之浮動的一 種死亡區域。這是有意防止第一和第二輸出電晶體Q3和Q4 同時地成爲操作狀態。當第一和第二電晶體Q3和Q4同時 地成爲操作狀態時，一組滲透電流經由第一和第二輸出電 晶體Q3和Q4從高電壓電源供應流至低電壓電源供應。 此處，產生於節點Ν2之參考電壓經由NMOS電晶體Q1 被施加至第一輸出電晶體Q3之閘極。因爲第一輸出電晶體 Q3操作如同一組源極追隨器，大致地等於電壓Vcc/2之輸 出電壓Vpr產生於輸出節點。另一方面，產生於節點N1之 參考電壓經由PMOS電晶體Q2被施加至第二輸出電晶體Q4 13 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝·

、1T 543182 A7 __B7_ 五、發明説明（U ) 之閘極。因爲第一輸出電晶體Q4操作如同一組源極追隨 器，大致地等於電壓Vcc/2之電壓產生於輸出節點。 進一步地，第6圖中展示的固定電壓產生電路中，當 在輸出節點之輸出電壓Vpr位準下降在預定値之下時，在 NMOS電晶體之第三輸出電晶體Q3的閘極和源極之間電壓 成爲一種操作狀態。結果，第三輸出電晶體Q3被導通。高 電壓電源供應和輸出節點接著被第三輸出電晶體Q3聯通。 在輸出節點之電壓因此被控制上升，以至於在輸出節點之 輸出電壓Vpr將成爲大致地等於Vcc/2。另一方面，當在輸 出節點之輸出電壓Vpr位.準成爲比Vcc/2較高預定値時， 在PMOS電晶體之第四輸出電晶體Q4的閘極和源極之間電 壓上升。第四輸出電晶k Q4接著被導通。結果，低電壓電 源供應和輸出節點被第四輸出電晶體Q4聯通。這導致在輸 出節點之電壓下降。在輸出節點之輸出電壓Vpr成爲幾乎 等於Vcc/2。 經濟部中央標準局員工消費合作社印製 如上所述，在包含一組DRAM的習見半導體積體電路 中，一組源極追隨器型式電源供應電路被使用以產生對應 至供應電壓Vcc之一半的電壓。如第6圖中所展示之源極 追隨器型式電源供應電路（第一和第二輸出電晶體Q3和Q4) 包含操作如同一組源極追隨器之MOS電晶體。但是，最近， 傾向於要求DRAM以儘可能低的供應電壓操作，例如，等 於或者低於2V之供應電壓。在MOS電晶體之閘極和源極 之間的臨限電壓Vth被採用於源極追隨器型式電源供應電 路中，亦即，允許電流經由MOS電晶體之源極和吸極流動 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（\> ) 所需的最小臨限電壓是約0.5V。被輸入至第一和第二輸出 電晶體Q3以及操作如源極追隨器之Q4的參考電壓經由 NMOS電晶體Q1和PMOS電晶體Q2而供應。 此處，假設施加在第一輸出電晶體Q3的閘極和源極之 間的電壓是VGS(Q3)並且施加在第二輸出電晶體的閘極和 源極之間的電壓是VGS(Q4)。進一步地，假設在節點N1之 參考電壓是V(N1)並且在節點N2之參考電壓是V(N2)。進 一步地，假設在NMOS電晶體Q1的閘極和源極之間的臨限 電壓是Vth(Ql)並且在PMOS電晶體Q2的閘極和源極之間 的臨限電壓是Vth(Q2)。 · 在這情況中，施加在第一輸出電晶體Q3的閘極和源極 之間的電壓VGS(Q3)對應至，從利用將在節點N2約爲Vint 之參考電壓和在NMOS電晶體Q1的閘極和源極之間的臨限 電壓Vth(Ql)相加得到之値，減去在輸出節點之輸出電壓 Vpr(与Vint/2)所產生的電壓。另一方面，施加在第二輸出電 晶體Q4的閘極和源極之間的電壓VGS(Q4)對應至，從在輸 出節點之輸出電壓Vpr( = Vint/2)，利用減去從節點N1約爲 Vint/2之參考電壓減去在PMOS電晶體Q2的閘極和源極之 間的臨限電壓Vth(Q2)所得到之差値被產生的電壓。上述關 係可以下面的方程式（1)和（2)表示。 VGS(Q3) = (V(N2) + Vth(Ql))-Vpr( = Vint/2) (1) VG S(Q4 )== Vpr( = Vint/2)-(V(N 1)-Vth(Q2)) (2) 假定內部供應電壓Vint是一組供應電壓Vcc並且這供 應電壓Vcc成爲2V或者低於2V，臨限電壓Vth之和 15 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 543182 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（丨々） (Vth = 0.5V+a，其中α是由於反向偏壓Vth被增加之增量， 並且是約爲0.2V)接近供應電壓Vcc之半位準（此處，在輸 出節點之輸出電壓Vpr==Vcc/2<1.0V)以至於臨限電壓之和是 大致地等於供應電壓之一半的位準。因此，從上面方程式（1) 和（2)可知，在第6圖中展示各第一輸出電晶體Q3和第二 輸出電晶體Q4的閘極和源極之間的電壓因此無法充分地較 高於臨限電壓Vth。輸出電晶體Q3和Q4因此不易以源極 追隨器而穩定地操作。 上述反向偏壓效應是導自依據在源極和反向閘極之間 的電壓在MOS電晶體之臨限電壓Vth之變化。尤其是，操 作如源極追隨器之MOS .電晶體之臨限電壓依據輸出電壓變 化。臨限電壓因此實際上稍微較高於如上所述之0.5 V。 結果，當一組供應電壓成爲較低於2V時，第6圖中展 示固定電壓產生電路中之輸出電晶體Q3和Q4無法完全地 施加操作如源極追隨器所必須的驅動能力。這導致無法穩 定地達成用以產生將位元線預充電之電壓或者施加至記憶 體記憶胞中記憶胞電容器之記憶胞平板節點之電壓的電路 操作問題。 本發明試圖解決上述問題。本發明之一目的在提供一 種半導體積體電路，其能穩定地產生用以將位元線預充電 之電壓或者施加至記憶體記憶胞中記憶胞電容器之記憶胞 平板節點之電壓，即使當供應電壓被降低時亦然。 爲解決上述問題，依據本發明產生所給予的輸出電壓 之一組半導體積體電路包含一組第一運算放大器和一組第 (請先閲讀背面之注意事項巧填寫本頁) I· 裝- 訂 線· 16 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 A7 ___B7_ 五、發明説明（卟） 二運算放大器，用以檢測在施加至一組輸入端點的電壓和 至少一組參考電壓之間電壓差量；以及一組第一電晶體和 一組第二電晶體，其依據從第一和第二運算放大器輸出的 電壓位準而被導通或者切斷。 在此一組態中，第一運算放大器在其輸入端點接收之 一組輸出電壓，當該輸出電壓位準成爲低於至少一組參考 電壓時，第一運算放大器允許第一電晶體操作以提昇輸出 電壓，並且第二運算放大器在輸入端點接收該輸出電壓， 當該輸出電壓位準超出至少一組參考電壓時，第二運算放 大器允許第二電晶體操作以降低輸出電壓。 進一步地，依據本發明之第一論點，該第一和第二運 算放大器分別地包含一組第一電流鏡電路和一組第二電流 鏡電路，並且各該第一和第二運算放大器分別地連接到作 用如同一組差分放大器之一對電晶體；該參考電壓被施加 至各該第一和第二運算放大器中該組對的電晶體之一的閘 極，並且該輸出電壓被施加至該組對的電晶體之另一電晶 體的閘極，並且在各該第一和第二運算放大器之一組輸出 端點的電壓從該組對的電晶體之一的吸極被輸出。 經濟部中央標準局員工消費合作社印製 進一步地，該第一電晶體之閘極連接到該第一運算放 大器之該輸出端點，並且其源極和吸極分別地連接到提供 較高於參考電壓之電壓的一組第一電源供應以及一組共同 節點；該第二電晶體之閘極連接到該第二運算放大器之該 輸出端點，並且其吸極和源極分別地連接到該共同節點以 及提供低於參考電壓之電壓的一組第二電源供應；並且該 _____17 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 543182 A7 ______ _B7__ 五、發明説明（β ) 共同節點輸出該輸出電壓，並且連接到各該第一和第二運 算放大器中該組對的電晶體之另一電晶體的閘極。 進一步地，依據本發明之第二論點，該半導體積體電 路進一步地包含用以移動該輸出電壓位準之調整電阻器； 並且其中該共同節點經由該調整電阻器連接到各該第一和 第二運算放大器中該組對的電晶體之另一電晶體的閘極。 進一步地，依據本發明之第三'論點，該參考電壓包含 具有互相不同位準的第一參考電壓和第二參考電壓，並且 該第一參考電壓施加至該第一運算放大器中該組對的電晶 體之一，並且該第二參考♦電壓施加至該第二運算放大器中 該組對的電晶體之一。. 進一步地，依據本發明之第三論點，該半導體積體電 路進一步地包含用以移動該輸出電壓位準之調整電阻器； 並且其中該共同節點經由該調整電晶體連接到各該第一和 第二運算放大器中該組對的電晶體之另一電晶體的閘極； 並且該第一參考電壓位準是永遠被設定爲較小於第二參考 電壓之値。 經濟部中央標準局員工消費合作社印製 進一步地，最好是，在依據本發明之半導體積體電路 中，各該第一和第二運算放大器中該組對的電晶體是一種 第一傳導型式電晶體；並且該第一電晶體是一種第二傳導 型式電晶體，並且該第二電晶體是該第一傳導型式電晶體。 進一步地，最好是，在依據本發明的半導體積體電路 中，一組滲透電流抑制二極體被介入於該第二電晶體和第 二電源供應之間。 18 本紙張又度適用中國國家標準（CNS ) A4規格（210x 297公釐） 經濟部中央標準局員工消費合作社印製 543182 A7 _______B7_ 五、發明説明（\ b ) 進一步地，最好是，依據本發明之半導體積體電路中， 該第一電流鏡電路中該組對的電晶體是一種第一傳導電晶 體型式，並且該第二電流鏡電路中該組對的電晶體是一種 第二傳導型式電晶體；該第一電晶體是該等第二傳導型式 電晶體，並且該第二電晶體是該第一傳導型式電晶體。 當該第一電晶體操作時，該第二運算放大器控制該第 二電晶體至一種非操作狀態，並且因此防止滲透電流經由 該第一電晶體和第二電晶體從該第一電源供應流動至該第 二電源供應。 進一步地，最好是，·依據本發明之固定電壓產生電路 包含用以提供一組參考霉壓之一組參考電壓產生電路；用 以提供一組輸出信號之一組輸出端點；用以反應於在該參 考電壓和該輸出電壓之間電壓差量而輸出一組第一控制信 號和一組第二控制信號之一組第一檢測電路和一組第二檢 測電路；配置在一組第一電壓供應源和該輸出端點之間的 一組第一電晶體，其傳導性是利用該第一控制信號加以控 制；以及配置在該輸出端點和一組第二電壓供應源之間的 一組第二電晶體，其傳導性是利用該第二控制信號加以控 進一步地，最好是，依據本發明之固定電壓產生電路 中，各該第一和第二檢測電路包含：一對的電晶體，其閘 極接收該輸入信號，並且其吸極共同地耦合至該第二電壓 供應源極；以及配置在該第一電壓供應源和該組對的電晶 體之間的一組電流鏡電路；並且其中該第一和第二控制信 19 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項寫本頁) •裝. 線 543182 Α7 Β7 五、發明説明（π) 號分別地從在對應的該電流鏡電路和對應的該組對電晶體 之間連接節點被輸出。 進一步地，最好是，依據本發明之固定電壓產生電路 進一步地包含配置在該第一和第二檢測電路之該輸出端點 和輸入端點之間的一組電壓移位電路。 進一步地，最好是，依據本發明之固定電壓產生電路 中，該參考電壓產生電路提供具有不同電壓的第一和第二 參考電壓，並且該第一檢測電路是反應於該第一參考電壓， 並且該第二檢測電路是反應於該第二參考電壓。 進一步地，最好是，依據本發明之固定電壓產生電路 中，各該第一和第二檢'娜電路包含：一組電流鏡電路，其 耦合至該第一電壓供應源，用以分別地接收該參考電壓和 該輸出信號；並且其中該第一和第二控制信號分別地從在 該第一電壓供應源和該電流鏡電路之間連接節點被輸出。 進一步地，依據本發明之固定電壓產生電路中，該第 一檢測電路中該組對的電晶體是NMOS電晶體，並且該第 二檢測電路中該組對的電晶體是PMOS電晶體。 進一步地，依據本發明之固定電壓產生電路中，該輸 出端點被耦合至一組動態隨機存取記憶體中至少一組位元 線和記憶胞電容器。 進一步地，最好是，依據本發明之固定電壓產生電路 中，該輸出信號具有在該第一和第二電壓供應源之間電壓 之一半的電壓。 依據本發明之半導體積體電路，第一電晶體和第二電 20 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 543182 A7 ___B7_ 五、發明説明（β ) 晶體之閘極（在此之後，第一電晶體和第二電晶體將分別地 被稱爲第一輸出電晶體和第二輸出電晶體，以便利說明）分 別地被連接到包含於第一運算放大器和第二運算放大器中 之電晶體的吸極。不似習見的半導體積體電路，第一和第 二輸出電晶體如同源極追隨器操作。假定參考電壓幾乎等 於供應電壓之半，則在第一運算放大器中電晶體閘極和源 極之間的臨限電壓，允許電流流動經由這電晶體之源極和 吸極的所需最小電壓，從參考電壓被減去。利用上述減法 得到的結果電壓被第一運算放大器放大，並且輸入至第一 輸出電晶體。對照之下，.假定參考電壓幾乎等於供應電壓 之半，則在第二運算放$器中電晶體的閘極和源極之間的 臨限電壓，允許電流流動經由這電晶體之源極和吸極的所 需最小電壓，是從參考電壓被減去。利用上述減法得到的 結果電壓被第二運算放大器放大，並且輸入至第二輸出電 晶體。 在本發明之半導體積體電路中，與任何習見的半導體 積體電路中情況比較，在運算放大器中MOS電晶體的閘極 和源極之間臨限電壓對於輸出電壓所給予的影響是相對地 小。即使當供應電壓是2V或者低於2V時，第一和第二輸 出電晶體仍然穩定地操作。這使輸出電晶體之操作邊限增 加。 因此，在本發明之半導體積體電路中，即使當供應電 壓被降低時，輸出電晶體的驅動能力可完全地施加。因此 可穩定地產生使用以將位元線預充電之電壓或者施加至記 21 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項 1|^寫本頁) 裝· 線_ 543182 A7 B7 五、發明説明（β) 憶體記憶胞中記憶胞電容器之記憶胞平板節點的電壓。 本發明之上述目的和特點將可參考附圖從下面較佳實 施例的說明而更明顯，其中： 第1圖是展示一組典型的dram之外型組態的方塊圖； 第2圖是展示第1圖中一組感應放大器的位元線預充 電電路之範例組態電路圖； 第3圖是展示第1圖中記憶體記憶胞陣列中記憶體記 憶胞之範例組態的電路圖； 第4圖是指示當位元線以對應至供應電壓之半的電壓 被預充電時在位元線之電位變化時序圖； 第5圖是指示當位f線以供應電壓被預充電時在位元 線之電位變化時序圖；： 第6圖是展示包含習見的固定電壓產生電路之一組半 導體積體電路之範例組態的電路圖； 第7圖是展示依據本發明原理的基本實施例組態之電 路圖； 第8圖是展示本發明第一較佳實施例之組態的電路圖； 第9圖是展示本發明第二較佳實施例之組態的電路圖； 第10圖是展示本發明第三較佳實施例之組態的電路 圖； 第11圖是展示被採用於第10圖中實施例之參考電壓 產生電路範例的電路圖； 第12圖是展示本發明第四較佳實施例之組態的電路 圖； 22 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項^^寫本頁) .裝· 訂 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 543182 A7 __B7_ 五、發明説明（X)) 第13圖是展示本發明第五較佳實施例之組態的電路 圖；以及 第14圖是展示本發明第六較佳實施例之組態的電路 圖。 接著參看至附加圖形（第7至14圖），下面將說明本發 明的基本實施例和較佳實施例。 第7圖是展示依據本發明原理的基本實施例組態之方 塊圖。此處，將展示本發明之半導體積體電路組態具有產 生固定電壓之能力。 依據第7圖中展示基本實施例的半導體積體電路包含 一組第一運算放大器1和一組第二運算放大器2。第一運算 放大器1放大在第一輸入電壓Vinl和參考電壓Vref之間的 電壓差量，並且輸出第一組被放大電壓Voutl。第二運算放 大器2放大在第二輸入電壓Vin2和參考電壓Vref，之間電 壓差量並且輸出第二組被放大電壓Vout2。 進一步地，第7圖中展示的基本實施例之半導體積體 電路包含一組第一輸出電晶體3和一組第二輸出電晶體4。 第一輸出電晶體3依據從第一運算放大器1輸出之第一被 放大電壓Voutl位準而被導通或者切斷。第一輸出電晶體3 因此調整有意的輸出電壓（例如，對應至供應電壓Vcc之半 的固定電壓）Vpr之位準，並且輸出結果輸出電壓Vpr。第 二輸出電晶體4依據從第二運算放大器2輸出之第二被放 大電壓Vout2位準而被導通或者切斷。第二輸出電晶體4 因此調整輸出電壓Vpr的位準，並且輸出結果輸出電壓 23 本紙張又度適用中國國家標準(CNS ) A4現格（210 X297公釐） (請先閱讀背面之注意事項寫本頁) 裝· 訂 543182 A7 B7 五、發明説明（>1)

Vpr。進一步地，從第一或者第二輸出電晶體3或者4輸出 的輸出電壓Vpr經由其吸極回饋至各第一運算放大器丨和 第二運算放大器2之一組輸入端點。 進一步地，在第7圖中，第一輸出電晶體3是利用一 組PMOS電晶體製作，而第二輸出電晶體4是利用一組NMOS 電晶體製作。第一輸出電晶體3的源極連接到提供較高於 參考電壓Vref之供應電壓Vcc之第一電源供應（亦即，第一 電壓供應源）。第一輸出電晶體3之吸極連接到經由該處輸 出該輸出電壓Vpr之一組共同節點。第二輸出電晶體4之 源極連接到提供低於參考電壓Vref之供應電壓Vss( = OV)之 第二電源供應（亦即，第二電壓供應源第二輸出電晶體4 之吸極連接到該共同節點，並且其閘極連接到第二運算放 大器4之輸出端點。 在第7圖展示的電路中，輸出電壓Vpr(亦即，經由共 同節點回饋至第一運算放大器1之一組輸入端點的電壓）被 施加至共同節點。當輸出電壓Vpr成爲低於參考電壓Vref 時，第一運算放大器1輸出一組被放大的"L"位準電壓。當 輸出電壓Vpr成爲較高於參考電壓Vref時，第一運算放大 器1輸出一組被放大的"H"位準電壓。被放大的"L"位準或 者"H"位準電壓被施加至PMOS電晶體3之閘極。當被放大 的"L"位準電壓被施加時，亦即，當輸出電壓Vpr是低於參 考電壓Vref時，利用PMOS電晶體製作的第一輸出電晶體 3被導通。這導致輸出電壓Vpr上升直至輸出電壓成爲等於 參考電壓Vref位準爲止。此時，因爲被放大的"L"位準電壓， 24 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項d .裝-- jc寫本頁) 、1Τ 經濟部中央標準局員工消費合作社印製 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（>>) 利用NMOS電晶體製作的第二輸出電晶體4被切斷❶ 對照之下，當被放大的"H"位準電壓被施加時，亦即， 當輸出電壓Vpr是較高於參考電壓Vref時，利用NMOS電 晶體製作的第二輸出電晶體4被導通。這導致輸出電壓Vpr 被降低直至輸出電壓成爲等於參考電壓Vref位準爲止。此 時，因爲被放大的"H"位準電壓，利用PMOS電晶體製作的 第一輸出電晶體3被切斷。換言之，上述第一和第二運算 放大器作用如檢測電路而用以檢測在參考電壓Vref和輸出 電壓Vpr之間差量。 在上述的基本實施例中，在運算放大器中MOS電晶體 的閘極和源極之間的臨哮電壓對於輸出電壓之影響成爲小 於任何習見的半導體積體電路。即使當供應電壓下降時（例 如，供應電壓成爲等於或者低於2V)，第一和第二輸出電晶 體之驅動能力可被完全地施加。因此可穩定地產生對應至 供應電壓Vcc之半的固定電壓。 第8圖是展示本發明第一較佳實施例之組態的電路圖。 所展示者僅是關於本發明之半導體積體電路中一組固定電 壓產生電路之組態。在此之後，相同參考號碼將指示先前 說明的相同構件。 第8圖展示的實施例中，依據本發明之一組第一運算 放大器1(參看第7圖）是利用一組第一電流鏡電路10a之運 算放大器而製作用以放大在一組輸入電壓和參考電壓Vref 之間的電壓差量。依據本發明之一組第二運算放大器2是 利用第二電流鏡電路l〇b之運算放大器而製作用以放大在 25 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） I---------裝-- (請先閲讀背面之注意事項寫本頁) 、?! 線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ >今） 輸入電壓和參考電壓Vref之間電壓差量。第一電流鏡電路 l〇a之運算放大器和第二電流鏡電路l〇b之運算放大器具有 相同電路組態。 在第8圖中，第一電流鏡電路l〇a之運算放大器包含 組對的NMOS電晶體12和13，一組NMOS電晶體14，以 及兩組PMOS電晶體10和11。此處，組對的NMOS電晶 體12和13功能如同一組差分放大器。NMOS電晶體14功 能如同整個電流鏡電路之運算放大器之一組電流源β彼此 以電流鏡連接形式連接的PMOS電晶體10和11被使用以 調整流動進入組對的NMOS電晶體12和13之一，亦即， NMOS電晶體12，之一糸耳電流（亦即，這些PMOS電晶體10 和Π構成一組第一電流鏡電路）。另一方面，第二電流鏡 電路l〇b包含組對的NMOS電晶體17和18，一組NMOS 電晶體19，和兩組PMOS電晶體15和16。組對的NMOS 電晶體17和18功能如同一組差分放大器。NMOS電晶體19 功能如同整個電流鏡電路之運算放大器之一組電流源。彼 此以電流鏡連接形式連接的兩組PMOS電晶體15和16被 使用以調整流動進入組對的NMOS電晶體17和18之一， 亦即，NMOS電晶體17，之一組電流（亦即，這些PMOS電 晶體1 5，1 6構成一組第二電流鏡電路）。 在第8圖中，參考電壓Vref施加至第一電流鏡電路l〇a 之運算放大器中組對的NMOS電晶體12和13之一的閘極， 亦即，至NMOS電晶體12之閘極。在輸出電壓 Vpr(例 如，對應至供應電壓Vcc之半的電壓）和參考電壓Vref之間 26 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項寫本頁) -裝· 訂 線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（Η) 的電壓差量被放大。因此被放大的電壓經由nmos電晶體 12之吸極被輸出。組對的NMOS電晶體12和13之一的NMOS 電晶體12之吸極連接到PMOS電晶體之第一輸出電晶體21a 的閘極。第一輸出電晶體21a具有如同第7圖中所展不第 一輸出電晶體3之大致地相同功能。 在第8圖中，參考電壓Vref施加至第一電流鏡電路10a 之運算放大器中組對的NMOS電晶體12和13之一的閘極， 亦即，至NMOS電晶體12之閘極。在輸出電壓 Vpr(例 如，對應至供應電壓Vcc之半的電壓）和參考電壓Vref之間 的電壓差量被放大。因此被放大的電壓經由NMOS電晶體 12之吸極被輸出。組對的.NMOS電晶體12和13之一的NMOS 電晶體12之吸極連接到PMOS電晶體的第一輸出電晶體21a 之閘極。第一輸出電晶體21a具有如同第7圖中所展示第 一輸出電晶體3之大致相同功能。 另一方面，參考電壓Vref施加至第二電流鏡電路10b 之運算放大器中組對的NMOS電晶體17和18之閘極，亦 即，至NMOS電晶體17之閘極。此處，參考電壓Vref是 相同於上述參考電壓。在輸出電壓Vpr和參考電壓Vref之 間的電壓差量被放大。因此被放大的電壓經由NMOS電晶 體17之吸極被輸出。組對的NMOS電晶體17和18之一的 NMOS電晶體17之吸極連接到NMOS電晶體之第二輸出電 晶體21b的閘極。第二輸出電晶體21b具有如同第7圖中 所展示第二輸出電晶體4之大致相同功能。 進一步地，在第8圖中，第一電晶體21a之源極連接 27 本紙張尺度適用中國國家標準（CNS ) 格（210X297公釐） (請先閲讀背面之注意事 f---衣-- 攀項 ^^寫本頁) 訂 線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（>) 結果，第一輸出電晶體21a進入一種操作狀態（ON狀態）並 且操作以提昇輸出電壓直至輸出電壓成爲等於參考電壓位 準爲止。 進一步地，在這情況中，在第二電流鏡電路l〇b運算 放大器中另一 NMOS電晶體18之閘極和源極之間電壓被降 低，並且從PMOS電晶體16供應至NMOS電晶體18的電 流減少。流動經過第二電流鏡電路l〇b之運算放大器的電 流是利用NMOS電晶體1 9而決定而作用如同一組電流源。 當從PMOS電晶體16供應至NMOS電晶體18的電流減少 時，從PMOS電晶體15供應至NMOS電晶體17的電流增 加。這導致在NMOS電晶體17的吸極電位，亦即，在NMOS 電晶體之第二輸出電晶:體21b之閘極電位被降低。結果， 在第二輸出電晶體2 1b的閘極和源極之間的電壓成爲低於 臨限電壓》結果，第二輸出電晶體21b進入一種非操作狀 態（OFF狀態广 對照之下，假設輸出電壓Vpr成爲較高於參考電壓 Vref。在這情況中，在第二電流鏡電路l〇b之運算放大器 中另一 NMOS電晶體18的閘極和源極之間電壓上升。結果， 從PMOS電晶體16供應至NMOS電晶體18的電流增加。 從PMOS電晶體15供應至NMOS電晶體17的電流因此減 少。這導致在NMOS電晶體17吸極的電位，亦即，在NMOS 電晶體之第二輸出電晶體21b之閘極電位上升。結果，在 第二輸出電晶體21b的閘極和源極之間的電壓超出臨限電 壓。結果，第二輸出電晶體21b進入一種操作狀態（ON狀 29 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項 裝-- :寫本頁) -訂

II 543182 A7 B7 五、發明説明（β) 經濟部中央橾準局員工消費合作衽印製 態）並且操作以提昇輸出電壓直至輸出電壓成爲等於參考電 壓位準爲止。 進一步地，在這情況中，在第一電流鏡電路10a之運 算放大器中另一 NMOS電晶體13之閘極和源極之間電壓上 升並且從PMOS電晶體11供應至NMOS電晶體13的電流 增加。從PMOS電晶體10供應至NMOS電晶體12的電流 因此減少。這導致NMOS電晶體12之吸極電位，亦即，PMOS 電晶體之第一輸出電晶體21a的閘極電位上升。結果，在 第一輸出電晶體21a的閘極和源極之間電壓成爲低於臨限 電壓。結果，第一輸出電晶體21a進入一種非操作狀態（OFF 狀態）。 _ 在第一較佳實施例中，參考電壓Vret幾乎等於供應電 壓Vcc之半。在第一電流鏡電路10a之運算放大器中NMOS 電晶體12之閘極和源極之間的臨限電壓Vth從參考電壓 Vref被減去。利用上述減法得到的結果電壓是NMOS電晶 體12之輸入電壓。簡言之，輸入電壓Vcc/2僅取決於一組 MOS電晶體之臨限電壓Vth。在第一實施例中，因此，在 M0S電晶體的閘極和源極之間的臨限電壓對於輸出電壓的 影響成爲小於任何習見的半導體積體電路。即使當供應電 壓是等於或者低於2V時，第一和第二輸出電晶體仍穩定地 操作。這導致輸出電晶體之操作邊限增加。 第9圖是展示本發明第二較佳實施例之組態的電路圖。 該組態是相同於第一實施例，並且進一步地包含多數個固 定電壓產生電阻器（分壓電阻器）3a，4a，和5a。該等多數

(請先閲讀背面之注意事項 裝-- :寫本頁) 訂

It 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（>s) 個電阻器3a，4a，和5a被使用以產生低於參考電壓Vref 之輸出電壓Vpr。在第一實施例中，當參考電壓Vref是非 常低時，電流鏡電路之運算放大器無法操作。第9圖中展 示的第二較佳實施例具有多數個固定電壓產生電阻器3a至 5a，即使電流鏡電路之運算放大器並不操作。 第9圖所展示的實施例中，第一電流鏡電路30a之運 算放大器和第二電流鏡電路30b之運算放大器的組態是相 同於第一實施例中電流鏡電路之運算放大器。明確地說， 依據本發明之第一運算放大器1是利用放大在一組輸入電 壓和參考電壓Vref之間電壓差量的第一電流鏡電路30a之 運算放大器而製作。依_本發明之第二運算放大器是利用 放大在該輸入電壓和參考電壓Vref之間電壓差量的第二電 流鏡電路30b之運算放大器而實現。第一電流鏡電路30a 之運算放大器和第二電流鏡電路30b之運算放大器具有相 同電路組態。 在第9圖中，第一電流鏡電路30a之運算放大器包含 組對的NMOS電晶體32和33，一組NMOS電晶體34，以 及兩組PMOS電晶體30和31。組對的NMOS電晶體32和 33功能如同一組差分放大器。NMOS電晶體34功能如同整 個電流鏡電路之運算放大器的一組電流源。彼此以電流鏡 連接形式連接的PM0S電晶體30和31被使用以調整流動 進入組對的NMOS電晶體32和33’亦即，NMOS電晶體32， 之一組電流。另一方面，第二電流鏡電路3 0b之運算放大 器包含組對的NMOS電晶體37和38, 一組NMOS電晶體39， (請先閱讀背面之注意事項寫本頁) 裝· 訂

線 31 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1) 以及兩組PMOS電晶體35和36。組對的NMOS電晶體37 和38功能如同一組差分放大器。NMOS電晶體37功能如 同整個電流鏡電路之運算放大器之一組電流源。彼此以電 流鏡連接形式連接的PMOS電晶體35和36被使用以調整 流動進入組對的NMOS電晶體37和38之一，亦即，NMOS 電晶體37，之電流^ 進一步地，在第9圖中，參考電壓Vref施加至第一電 流鏡電路3 0a之運算放大器中組對的NMOS電晶體32和33 之閘極，亦即，NMOS電晶體32之閘極。在節點N21之電 壓（例如，對應至供應電壓Vcc之半的電壓）以及參考電壓 Vref之間差量被放大。辱此被放大的電壓經由NMOS電晶 體32之吸極被輸出。組對的NMOS電晶體32和33之一的 NMOS電晶體32之吸極連接到PMOS電晶體之第一輸出電 晶體22a的閘極。第一輸出電晶體22a具有如同第8圖中 所展示第一輸出電晶體21a之大致相同功能。 另一方面，參考電壓Vref被施加至第二電流鏡電路30b 之運算放大器中組對的NMOS電晶體37和38之一的閘極， 亦即，至NMOS電晶體37閘極。此處，參考電壓Vref是 相同於上述參考電壓。在節點N21的電壓以及參考電壓Vref 之間的電壓差量被放大。因此被放大的電壓經由NMOS電 晶體37之吸極被輸出。組對的NMOS電晶體37和38之一 的NMOS電晶體37之吸極被連接到NMOS電晶體之第二輸 出電晶體22b的閘極。第二輸出電晶體22b具有如同第8 圖中展示之第二輸出電晶體21b大致相同的功能。 32 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項寫本頁) •項 寫太 、?τ 543182 A7 B7 經濟部中央標準局員工消費合作衽印製 五、發明説明（>>) 臨限電壓。結果，第二輸出電晶體22b進入一種操作狀態， 並且操作以降低產生於節點N21之電壓直至這電壓成爲等 於參考電壓位準爲止。 在這情況中，在第一電流鏡電路30a之運算放大器中 NMOS電晶體33的閘極和源極之間電壓上升，並且從PMOS 電晶體31供應至NMOS電晶體33的電流增加。從PMOS 電晶體30供應至NMOS電晶體32的電流因此減少。這導 致在NMOS電晶體32之吸極電位，亦即，在PMOS電晶體 之第一輸出電晶體22a的閘極電位上升。結果，在第一輸 出電晶體22a的閘極和源極之間電壓成爲低於臨限電壓。 結果，第一輸出電晶體22a進入一種非操作狀態。 在第9圖所展示&實施例中，彼此串列連接之三組固 定電壓產生電阻器3a，4a，和5a被使用以產生內部供應電 壓Vint之分量。因此，具有比參考電壓Vref較低位準之輸 出電壓Vpr被產生。更明確地說，在節點N21之電壓是大 致地等於參考電壓Vref。此處，節點N21重合於提供電阻 Η之固定電壓產生電阻器3a以及提供電阻r2固定電壓產 生電阻器4a之間的接點。低於參考電壓Vref之輸出電壓Vpr 產生於共同節點N22。共同節點N22重合於提供電阻r2之 固定電壓產生電阻器4a以及提供電阻r3固定電壓產生電 阻器5a之間的接點》 摘要言之，當在節點N21之電壓是低於參考電壓Vref 時，在第一電流鏡電路30a之運算放大器中NMOS電晶體 32之吸極電位被降低。第一輸出電晶體22a因此操作以提 35 本紙張尺度適用中國國家標準（CNs ) A4規格（210X297公釐) (請先閱讀背面之注意事項 裝--- :寫本頁) -訂--

線 543182 A7 B7 五、發明説明（V)) 經濟部中央標準局員工消費合作社印製 昇在節點N22之輸出電壓。 對照之下，當在節點N2 1之電壓是較高於參考電壓Vref 時，在第二電流鏡電路30b之運算放大器中NMOS電晶體 37之吸極電位上升。第二輸出電晶體22b因此操作以降低 在節點N22之輸出電壓。 假定節點Ν2 1之電壓是Vg，利用Vg = Vref表示的關係 被建立。在參考電壓Vref和輸出電壓Vpr之間的關係可利 用下面的方程式（3)表示： Vpr = r3 · Vref/(r2 + r3) (3) 摘要言之，依據第二實施例，第一電流鏡電路30a之 運算放大器和第二電流鏡電路30b之運算放大器分別地驅 動第一輸出電晶體22a和第二輸出電晶體22b，以至於在節 點N21之電壓Vg將等於參考電壓Vref。此時，在節點N21 之電壓Vg以及連接到共同節點N22之固定電壓產生電阻 器3a至5a之電阻被設定爲適當的位準。參考電壓vref被 設定爲用以引動電流鏡電路之運算放大器以容易地操作之 位準β此外，輸出電壓Vpr可以可靠地被設定爲所需低於 參考電壓Vref的位準。 第10圖是展示本發明第三較佳實施例之組態之一組電 路圖。除了死亡區域被指定以穩定地檢測輸出電壓Vpr的 位準之外，第三較佳實施例之半導體積體電路是相同於第 二實施例。 如第10圖中所展示，如果共同參考電壓Vref被輸入 至第一運算放大器和第二運算放大器，則產生一組缺點， 36 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項寫本頁) 訂 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（）Ψ) 就是可能有滲透電流的流動。滲透電流經由第一輸出電晶 體和第二輸出電晶體而滲透。第10圖中展示的第三實施例 試圖克服這類缺點。亦即，不同位準的第一參考電壓Vrefl 和第二參考電壓Vref2被分別地輸入至第一和第二運算放 大器。當輸出電壓Vpr下降在某種位準範圍之內時，兩組 輸出電晶體進入非操作狀態。爲了精確地指定死亡區域， 必須建立Vrefl<Vref2之關係。 在第10圖中展示的實施例中，第一電流鏡電路40a之 運算放大器和第二電流鏡電路40b之運算放大器的組態是 相同於第二實施例中電流鏡電路之運算放大器。明確地說， 依據本發明之第一運算放大器1是利用放大在一組輸入電 壓和第一參考電壓Vrefl之間電壓差量的第一電流鏡電路 40a之運算放大器而製作。另一方面，依據本發明之第二運 算放大器2是利用放大在一組輸入電壓和第一參考電壓 Vref2之間電壓差量的第二電流鏡電路40b之運算放大器而 製作。第一電流鏡電路40a之運算放大器和第二電流鏡電 路40b之運算放大器具有相同電路組態。 進一步地，在第10圖中，第一電流鏡電路40a之運算 放大器包含組對的NMOS電晶體42和43，一組NMOS電 晶體44，以及兩組PMOS電晶體40和41。此處，組對的 NMOS電晶體42和43功能如同一組差分放大器。NMOS電 晶體44功能如同整個電流鏡電路之運算放大器之一組電流 源。彼此以電流鏡連接形式連接的PM0S電晶體40和41 被使用以調整流動進入組對的NMOS電晶體42和43之一， 37 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項\?!|寫本頁) 裝· 訂 I線· 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（〆） 亦即，NMOS電晶體42,之電流。另一方面，第二電流鏡 電路40b之運算放大器包含組對的NMOS電晶體47和48， —組NMOS電晶體49，以及兩組PMOS電晶體。此處，組 對的電晶體47和48功能如同一組差分放大器。NMOS電 晶體49功能如同整個電流鏡電路之運算放大器的一組電流 源。彼此以電流鏡連接形式連接的PMOS電晶體45和46 被使用以調整流動進入組對的NMOS電晶體47和48之一， 亦即，NMOS電晶體47，之電流。 進一步地，在第10圖中，第一參考電壓Vrefl施加至 第一電流鏡電路40a之運算放大器中組對的NMOS電晶體 42和43之一的閘極，亦即，至NMOS電晶體42的閘極。 在在節點N21之電壓（例如，對應至供應電壓Vcc之半的電 壓）以及第一參考電壓Vrefl之間的電位差量被放大。因此 被放大的電壓是經由NMOS電晶體42之吸極被輸出。NMOS 電晶體42，亦即組對的NMOS電晶體42和43之一，之吸 極被連接到PMOS電晶體之第一輸出電晶體23a的閘極^ 第一輸出電晶體23 a具有如同第2圖中所展示之第一輸出 電晶體2 1 a大致相同的功能。 另一方面，第二參考電壓Vref2施加至第二電流鏡電 路40b之運算放大器中組對的NMOS電晶體47和48之一 的閘極，亦即，NMOS電晶體47之閘極。在節點N21之電 壓和第二參考電壓Vref2之間的電壓差量被放大。因此被 放大的電壓經由NMOS電晶體47之吸極被輸出。進一步地， 組對的NMOS電晶體47和48之一的NMOS電晶體47之吸 38 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項^^寫本頁) 訂

線 經濟部中央標準局員工消費合作社印製 543182 A7 B7 五、發明説明（θ ) 被降低，並且從PMOS電晶體41供應至NMOS電晶體43 的電流減少。流動經過第一電流鏡電路40a之運算放大器 的電流被作用如同一組電流源之NMOS電晶體44支配。當 從PMOS電晶體41供應至NMOS電晶體43的電流減少時， 從PMOS電晶體40供應至NMOS電晶體42的電流增加。 這導致NMOS電晶體42電位，亦即，在PMOS電晶體之第 一輸出電晶體23a之閘極電位被降低》結果，在第一輸出 電晶體23a之閘極和源極之間電壓超出臨限電壓。結果， 第一輸出電晶體23a進入一種操作狀態，並且操作以提昇 產生於節點N22之電壓直至這電壓成爲等於第一參考電壓 Vrefl之位準爲止。 . 進一步地，在這情況中，在第二電流鏡40b之運算放 大器中NMOS電晶體48閘極和源極之間電壓下降，並且從 PMOS電晶體46供應至NMOS電晶體48的電流減少。流 動經過第二電流鏡電路40b之運算放大器之電流是由作用 如同一組電流源之NMOS電晶體49所決定。當從PMOS電 晶體46供應至NMOS電晶體48之電流減少時，從PMOS 電晶體45供應至NMOS電晶體47的電流增加。這導致NMOS 電晶體之吸極電位，亦即，NMOS電晶體之第二輸出電晶 體23b的閘極電位被降低。結果，在第二輸出電晶體23b 的閘極和源極之間電壓成爲低於臨限電壓。結果，第二輸 出電晶體23b進入一種非操作狀態。 對照之下，假定在節點N21之電壓成爲較高於第二參 考電壓Vref2，則在第二電流鏡電路40b之運算放大器中另 40 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -¾衣------ (請先閲讀背面之注意事項寫本頁) 、?τ 線_ 543182 A7 B7 五、發明説明（β) 具有如在第一參考電壓Vrefl位準和第二參考電壓Vref2位 準之間中間位準的相同位準。另一方面，位準低於中間位 準之一組輸出電壓Vpr產生於與固定電壓產生電阻器4b和 5b之間接點重合的共同節點N22。 摘要言之，假定節點N21之電壓是低於第一參考電壓 Vrefl，則第一輸出電晶體23a操作以降低第一電流鏡電路 40a之運算放大器中NMOS電晶體42之吸極電位以提昇節 點N22之輸出電壓。 對照之下，假定節點N2 1之電壓是較高於第二參考電 壓Vref2，則第二輸出電晶體23b操作以提昇第二電流鏡電 路40b之運算放大器中NMOS電晶體47之吸極電位以降低 節點N22之輸出電壓。 如先前所述，利用第一電流鏡電路40a之運算放大器 和第二電流鏡電路40b之運算放大器檢測之電壓位準可以 是在第一參考電壓Vrefl位準和第二參考電壓Vref2位準之 間的中間位準。在這情況中，電壓位準被認爲下降在死帶 之內。兩組輸出電晶體因此進入非操作狀態。 第11圖是展示被採用於第10圖中所展示實施例組態 的一組參考電壓產生電路之範例電路圖。 第11圖中展示的參考電壓產生電路中，彼此串列連接 之三組參考電壓產生電阻器（分壓電阻器）6, 7,和8被使用 以產生一組內部供應電壓Vint之分量。因此，可產生第一 參考電壓 Vrefl和第二參考電壓 Vref2，其永遠具有 Vrefl<Vref2關係。明確地說，第二參考電壓Vref2可以可 42 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） (請先閱讀背面之注意事項^^寫本頁) 裝------訂-----線 經濟部中央標準局員工消費合作社印製 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（π ) 產生於參考電壓產生電阻器6和參考電壓產生電阻器7 之間接點。此處參考電壓產生電阻器6被置放在其中最高 電壓位準被檢測之位置。進一步地，低於第二參考電壓Vref2 之第一參考電壓Vrefl可靠地被產生於參考電壓產生電阻器 8和參考電壓產生電阻器7之間接點。此處，參考電壓產生 電阻器8被置放在其中最低電壓位準被檢測之位置。進一 步地’參考電壓產生電阻器6至8可以利用相同材料製成（例 如’利用多晶矽製成，或者可以使用擴散技術製造的電阻 器製成）。在這情況中，第一參考電壓Vrefl和第二參考電 壓Vref2可對於內部供應電壓Vint以某種比率被產生而無 視於溫度差量或者由於製造程序之差異。 第12圖是展示本發明之第四較佳實施例的組態電路 圖。在第四實施例中，依據本發明之運算放大器是利用不 同於第8至10圖中所展示電流鏡電路之運算放大器型式的 任何運算放大器而製作。 第12圖中展示的第四較佳實施中，三組參考電壓產生電阻 器6a，7a，和8a是彼此串列連接，如第Π圖中展示的參 考電壓產生電路。參考電壓產生電阻器6a，7a，和8a被使 用以產生一組內部供應電壓Vint之分量。因此，可產生第 一參考電壓Vrefl和第二參考電壓Vref2，其永遠具有 Vrefl<Vref2關係》參考電壓產生電阻器6a，7a，和8a具 有如同第11圖中展示的參考電壓產生電阻器6，7,和8之 大致相同功能。 第12圖展示的實施例中，依據本發明之第一和第二運 43 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項\^寫本頁) 裝· 訂 一線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ψ| ) 算放大器是分別地利用第一電流鏡電路50a之運算放大器 和第二電流鏡電路50b之運算放大器而實現。第一電流鏡 電路50a之運算放大器放大在一組輸入電壓和第一參考電 壓Vrefl之間的電壓差量。第二電流鏡電路50b之運算放大 器放大在該輸入電壓和第二參考電壓Vref2之間的電壓差 量。但是，第一電流鏡電路50a之運算放大器和第二電流 鏡電路50b之運算放大器之各電路組態是不同於第8至10 圖中展示的電流鏡電路之運算放大器的各電路組態。 進一步地，在第12圖中，第一電流鏡電路5 0a之運算 放大器包含組對的NMOS·電晶體52和53。組對的NMOS 電晶體52和53功能如同一組差分放大器，並且其閘極和 源極以電流鏡連接型式連接在一起。NMOS電晶體52和53 分別地經由PMOS電晶體50和51被連接到一組第一電源 供應。第一電源供應提供較高於第二參考電壓Vref2之供 應電壓Vcc。另一方面，第二電流鏡電路50b之運算放大 器包含組對的NMOS電晶體56和57〇組對的NMOS電晶 體56和57功能如同一組差分放大器，並且其閘極和源極 以電流鏡連接型式被連接在一起。NMOS電晶體56和57 分別地經由PMOS電晶體54和55被連接到供應電壓Vcc 之第一電源。 進一步地，在第12圖中，第一參考電壓Vrefl被施加 至第一電流鏡電路50a之運算放大器中組對的NMOS電晶 體52和53之一的源極，亦即，NMOS電晶體52之源極。 在輸出電壓Vpr(例如，對應至供應電壓Vcc之半的電壓）和 44 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項 裝--,sl) 、?τ 線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（) 輸ί出S 0¾體24b之閘極的電壓位準經由第二輸出電晶體24b 之吸極而輸出。輸出電壓Vpr回饋至NMOS電晶體57。 進一步地，參看至第12圖，假定輸出電壓Vpr成爲低 於第一參考電壓Vrefl，則在第一電流鏡電路30a之運算放 大器中另一 NMOS電晶體53之源極電位下降，並且在其閘 極和源極之間的電壓上升。這導致在NMOS電晶體53之吸 極電位’亦即，PMOS電晶體之第一輸出電晶體24a的閘極 電位被降低。結果，在第一輸出電晶體24a的閘極和源極 之間電壓超出臨限電壓。結果，第一輸出電晶體24a進入 一種操作狀態，並且操作以提昇輸出電壓。 進一步地，在這情況中，在第二電流鏡電路50之運算 放大器中另一 NM0S邊晶體57的閘極和源極之間電壓上 升，並且從PM0S電晶體供應至NM0S電晶體57之電流增 加。這導致NM0S電晶體57之吸極電位，亦即，NM0S電 晶體之第二輸出電晶體24b的閘極電位被降低。結果，在 第二輸出電晶體23b的閘極和源極之間電壓成爲低於臨限 電壓。結果，第二輸出電晶體24b進入一種非操作狀態。 對照之下，假定輸出電壓Vpr成爲較高於第二參考電 壓Vref2，則在第二電流鏡電路50b之運算放大器中另一 NMOS電晶體57之源極電位上升，並且在其閘極和源極之 間的電壓被降低。從PMOS電晶體55供應至NMOS電晶體 57的電流因此減少。這導致NMOS電晶體57之吸極電位， 亦即，NMOS電晶體之第二輸出電晶體24b之閘極電位上 升。結果，在第二輸出電晶體24b的閘極和源極之間電壓 46 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項\^寫本頁)

S 裝· 訂

線 543182 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（钟） 超出臨限電壓。結果，第二輸出電晶體24b進入一種操作 狀態，並且操作以降低輸出電壓。 進一步地，在這情況中，在第一電流鏡電路50a之運 算放大器中另一 NMOS電晶體53之閘極和源極之間電壓下 降，並且從PMOS電晶體51供應至NMOS電晶體53的電 流減少。這導致NMOS電晶體53之吸極電位，亦即，PMOS 電晶體之第一輸出電晶體24a之閘極電位上升。結果，在 第一輸出電晶體24 a之閘極和源極之間電壓超出臨限電壓。 結果，第一輸出電晶體24a進入一種非操作狀態。 摘要言之，利用第一電流鏡電路50a之運算放大器和 第二電流鏡電路50b之P算放大器所檢測之電壓位準可以 低於第一參考電壓Vrefl。在這情況中，第一輸出電晶體24a 操作以降低第一電流鏡電路50a之運算放大器中NMOS電 晶體53之吸極電位以提昇輸出電壓》 對照之下，利用第一電流鏡電路50a之運算放大器和 第二電流鏡電路50b之運算放大器所檢測之電壓位準可以 較高於第二參考電壓Vref2。在這情況中，第二輸出電晶體 24b操作以提昇第二電流鏡電路50b之運算放大器中NMOS 電晶體57之吸極電位以降低輸出電壓。 第四較佳實施例相似於第三較佳實施例。例如，當利 用第一電流鏡電路50a之運算放大器以及第二電流鏡電路 5〇b之運算放大器檢測的電壓位準是在第一參考電壓Vrefl 位準和第二參考電壓Vref2位準之間的中間位準時，電壓 位準被認爲下降在死亡區域之內。兩組輸出電晶體接著進 (請先閲讀背面之注意事項寫本頁) 裝_ 訂

線 47 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 _______B7五、發明説明（β ) 入非操作狀態。 第13圖是展示本發明第五較佳實施例組態的電路圖。 除了如第12圖中展示之第四較佳實施例的相同電路組態之 外’依據第五較佳實施例的半導體積體電路具有滲透電流 抑制二極體25c。除了滲透電流抑制二極體2 5c之外的電路 元件是相同於第12圖中展示的第四較佳實施例。除了滲透 電流抑制二極體25c之外關於電流鏡電路之運算放大器以 及輸出電晶體之細節說明將被省略。 一般而言，當NMOS電晶體之吸極電位是高位時，其 幾乎等於供應電壓Vcc位.準。對照之下，當NMOS電晶體 之吸極電位是低位時，其稍微較高於輸出電壓Vpr。 另一方面，當PMOS電晶體之吸極電位是高位時，其 稍微低於供應電壓Vcc之位準。對照之下，當PMOS電晶 體之吸極電位是低位時，在輸出端點之低位準是幾乎等於 接地位準（0V)。 尤其是，在第13圖中，即使當第二電流鏡電路5 0b之 運算放大器中NMOS電晶體57進入一種非操作狀態時， NMOS電晶體57之吸極電位是稍較高於輸出電壓Vpr。連 接到NMOS電晶體57之吸極作爲第二電流鏡50b之運算放 大器輸出端點的第二輸出電晶體24b之閘極或者輸入端點 的電位並未充分地被降低。結果，在第一輸出電晶體24a 的閘極和源極之間的電壓無法成爲低於臨限電壓。第二輸 出電晶體24b無法從一種操作狀態改變至一種非操作狀態。 這導致的缺點是，當第一輸出電晶體24a操作時，一組滲 (請先閱讀背面之注意事項 裝— :寫本頁)

I I U I I - n I I I 訂

48 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（A) 透電流經由第一輸出電晶體24a和第二輸出電晶體24b從 第一電源供應流至第二電源供應。此處，第一電源供應提 供供應電壓Vcc，並且第二電源供應提供供應電壓Vss。 第13圖中展示的第五較佳實施例是針對克服上述的缺 點。一組滲透電流抑制二極體25c被介於第二輸出電晶體 24b和第二電源供應之間。由於滲透電流抑制二極體25c， 第一輸出電晶體24b之源極的電位可被提昇至稍微較高於 接地位準之電位。即使當第一輸出電晶體24b之閘極電位 是稍微較高於接地位準時，在第一輸出電晶體24b之閘極 和源極之間的電壓大致地成爲低於臨限電壓。結果，第二 輸出電晶體24b可被可靠地驅動至一種非操作狀態。 結果，當第一輸出電晶體24a，那是一組PMOS電晶體， 操作時，第二輸出電晶體24b，那是一組NMOS電晶體， 進入一種操作狀態。一組滲透電流可被防止經由第一輸出 電晶體24a和第二輸出電晶體24b而從第一電源供應流動 至第二電源供應。 第14圖是展示本發明第六較佳實施例組態之一組電路 圖。在第六較佳實施例中，第二電流鏡電路70b之運算放 大器中PMOS電晶體77之吸極被連接到NMOS電晶體之第 二輸出電晶體26b的閘極。如先前所述，當一組PMOS電 晶體進入一種非操作狀態和在其吸極之電位是低位時，該 低位準幾乎等於接地位準。由於上述電路組態，當NMOS 電晶體之第二輸出電晶體26b進入一種非操作狀態時，在 第二輸出電晶體26b閘極之電位成爲幾乎等於接地位準。 49 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項 裝-- :寫本頁) 訂

線_ 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1) 在第一輸出電晶體24a之閘極和源極之間電壓成爲低於臨 限電壓。結果，第二輸出電晶體2 6b可靠地進入一種非操 作狀態。 結果，當PMOS電晶體之第一輸出電晶體26a操作時， NMOS電晶體之第二輸出電晶體26b進入一種非操作狀態。 一組滲透電流可被可靠地防止經由第一輸出電晶體26a和 第二輸出電晶體26b而從第一電源供應流動至第二電源供 應。 接著，將說明第14圖中展示的較佳實施例中第一電流 鏡電路70a之運算放大器·和第二電流鏡電路70b之運算放 大器，以及其他的相關電.路元件。 在第14圖中展示的實施例中，第一電流鏡電路70a之 運算放大器組態是相同於第三較佳實施例中電流鏡電路之 運算放大器。但是，第二電流鏡電路70b之運算放大器採 用，不似第三較佳實施例，作用如同一組差分放大器之PMOS 電晶體作爲組對的電晶體，以取代NMOS電晶體。 進一步地，在第14圖中，第一電流鏡電路70a之運算 放大器包含組對的PMOS電晶體72和73，一組NMOS電 晶體74，以及兩組PMOS電晶體70和71。組對的PMOS 電晶體72和73功能如同一組差分放大器。NMOS電晶體74 功能如同整個電流鏡電路之運算放大器之一組電流源。具 有其閘極和源極以電流鏡連接形式連接在一起的PMOS電 晶體70和71被使用以調整流動進入組對的NMOS電晶體 72和73之一，亦即，NMOS電晶體72，之電流。另一方 50 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項 裝------訂-- :寫本頁)

線 543182 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（Μ) 一組第一電源供應。第一輸出電晶體26a之吸極連接到一 組共同節點N22。另一方面，第二輸出電晶體26b之源極 連接到提供低於第一參考電壓Vrefl之供應電壓Vss之第二 電源供應。第二輸出電晶體26b之吸極連接到共同節點 N22。進一步地，共同節點N22連接到第一電流鏡電路之 運算放大器中另一 NMOS電晶體73的閘極，並且經由固定 電壓產生電阻器4c和4d連接到第二電流鏡電路之運算放 大器中另一 PMOS電晶體78的閘極。一組輸出電壓Vpr依 據施加至第一輸出電晶體26a閘極的電壓位準經由第一輸 出電晶體26a之吸極而輸出。輸出電壓vpr經由固定電壓 產生電阻器4d和4c以及共同節點N22而回饋至PMOS電 晶體73之閘極（節點N21)»另一方面，一組輸出電壓Vpr 依據施加至第二輸出電晶體26b之閘極的電壓位準經由第 二輸出電晶體26b之吸極而輸出。輸出電壓Vpr經由固定 電壓產生電阻器4d和4c以及共同節點N22而回饋至PMOS 電晶體78之閘極。 進一步地，參看至第14圖，假設在節點N21之電壓成 爲低於第一參考電壓Vrefl，則在第一電流鏡電路70a之運 算放大器中另一 NMOS電晶體73之閘極和源極之間的電壓 下降，並且從PMOS電晶體71供應至NMOS電晶體73之 電流減少。流動經過第一電流鏡電路70a之運算放大器的 電流被作用如同一組電流源之NMOS電晶體74支配。當從 PMOS電晶體71供應至NMOS電晶體73之電流減少時， 從PMOS電晶體70供應至NMOS電晶體72的電流增加。 52 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項 裝-- 一寫本頁) 訂 -線 543182 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（$ ) 電壓。結果，第二輸出電晶體26b進入一種操作狀態，並 且操作以降低輸出電壓Vpr。 進一步地，在這情況中，在第一電流鏡電路70a之運 算放大器中另一 NMOS電晶體73之閘極和源極之間電壓上 升，並且從PMOS電晶體71供應至NMOS電晶體73的電 流增加。從PMOS電晶體70供應至NMOS電晶體72的電 流因此減少。這導致NMOS電晶體72之吸極電位，亦即， PMOS電晶體之第一輸出電晶體23a的閘極電位上升。結 果，在第一輸出電晶體26a的閘極和源極之間電壓超出臨 限電壓。結果，第一輸出電晶體26a進入一種非操作狀態^ 進一步地，在第14 @中，彼此串列連接的五組參考電 壓產生電阻器6c，6d，7c，8c，和8d被使用以產生一組內 部供應電壓Vint之分量。因此，具有Vretl<Vref2關係之 第一參考電壓Vrefl和第二參考電壓Vref2被產生。尤其是， 第二參考電壓Vref2是可靠地產生於參考電壓產生電阻器6d 和參考電壓產生電阻器7c之間接點。另一方面，第一參考 電壓Vrefl，低於第二參考電壓Vref2,是可靠地產生於參 考電壓產生電阻器7c和參考電壓產生電阻器8c之間接點。 此處，參考電壓產生電阻器7c被置放於其中較低電壓位準 被檢測之位置。 進一步地，在第14圖中，彼此串列連接之四組固定電 壓產生電阻器3c，4c，4d，和5c被使用以產生內部供應電 壓Vint之分量。因此，低於第一參考電壓Vrefl之一組輸 出電壓Vpr被產生。固定電壓產生電阻器3c至5c具有如 (請先閲讀背面之注意事項再填寫本頁)

裝· 訂

54 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 543182 A7 ______B7 五、發明説明（5>) 同第10圖中展示之固定電壓產生電阻器3b，4b，和5b的 大致相同功能。此處，低於第一參考電壓Vrefl之輸出電壓 Vpr產生於與固定電壓產生電阻器4d和固定電壓產生電阻 器5c之間接點重合之共同節點N22。 摘要言之’利用第一電流鏡電路70a之運算放大器和 第二電流鏡電路70b之運算放大器檢測的電壓位準可以低 於第一參考電壓Vrefl，在這情況中，第一輸出電晶體26a 操作以降低第一電流鏡電路70a之運算放大器中NMOS電 晶體72之吸極電位以提昇在節點N22之輸出電壓。 對照之下，利用第一電流鏡電路70a之運算放大器和 第二電流鏡電路70b之運算放大器所檢測的電壓位準可以 較高於第二參考電壓V“f2。在這情況中，第二輸出電晶體 26b操作以提昇第二電流鏡電路之運算放大器中PMOS電晶 體77之吸極電位以降低在節點N22之輸出電壓。 在第六較佳實施例中，如第三和第四較佳實施例，利 用第一輸出電晶體26a和第二輸出電晶體26b檢測的電壓 位準可以是在第一參考電壓Vrefl位準和第二參考電壓 Vref2位準之間的中間位準。在這情況中，電壓位準被認爲 下降在一死帶之內。兩組輸出電晶體接著進入非操作狀態。 經濟部中央標準局員工消費合作社印製 如上所述，依據本發明半導體積體電路之許多典型的 實施例，第一，在施加至一組輸入端點的電壓以及一組參 考電壓之間的電壓差量被一對的運算放大器放大。輸出電 晶體依據被放大的電壓位準而被導通或者切斷。輸出電晶 體的輸出電壓回饋至運算放大器之輸入端點。因此，可精 55 $紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 __B7_ 五、發明説明（Ο) 確地產生有意的電壓。與習見的情況比較之下，對於電晶 體的閘極和源極之間臨限電壓之依賴性是相對地小。即使 當供應電壓被降低時，對應至供應電壓之半的一組固定電 壓可被穩定地產生。 進一步地，依據本發明半導體積體電路之許多典型的 實施例，第二，一對的運算放大器利用電流鏡電路之運算 放大器而製作。電流鏡電路之運算放大器驅動輸出電晶體。 即使電路組態簡單，驅動輸出電晶體之能力可在低電壓操 作環境之下完全地施加。對應至供應電壓之半的固定電壓 可被穩定地產生。 · 進一步地，依據本_明半導體積體電路之許多典型的 實施例，第三，電流鏡:電路之運算放大器被允許利用允許 電流鏡電路之運算放大器容易地操作之一組參考電壓而操 作。低於參考電壓的所需輸出電壓因此產生。即使當供應 電壓是非常低時，電流鏡電路之運算放大器可被允許穩定 地操作。因此可精確地產生相對低的固定電壓。 進一步地，依據本發明半導體積體電路之許多典型的 實施例，第四，不同位準之參考電壓被輸入至一對運算放 大器。一死帶被指定以檢測一組輸出電壓。因此可防止滲 透電流流動進入輸出電晶體。因此保證用以產生對應至供 應電壓之一半電壓之固定電壓電路的穩定操作。 進一步地，依據本發明半導體積體電路之許多典型的 實施例，第五，分壓電阻器被使用以產生兩組參考電壓作 爲供應電壓之分量。一組參考電壓被設定爲永遠低於另一 (請先閲讀背面之注意事項寫本頁) 裝. 訂

線 56 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 543182 A7 B7 五、發明説明（外） 。一死帶被指定以檢測一組輸出電壓而無視於溫 gM»或者由於製造程序引起之差異。因此保證用以產生 fi應S供應電壓之一半電壓之固定電壓電路的穩定操作。 @一步地，依據本發明半導體積體電路之許多典型的 實施例’第六，一組二極體被介於一組NMOS電晶體之輸 mm晶體和一組電源供應之間。輸出電晶體可以可靠地被 驅動至一種非操作狀態，。可以可靠地防止滲透電流流動於 兩組輸出電晶體之間。因此用以產生對應至供應電壓之一 半電壓之固定電壓電路可穩定操作。 進一步地，依據本發明半導體積體電路之許多典型的 實施例，第七，電流鏡電路之運算放大器中PMOS電晶體 之一組輸出端點連接到：NMOS電晶體之一組輸出電晶體的 輸入端點。輸出電晶體可因此被可靠地驅動至一種非操作 狀態。可以可靠地防止滲透電流流動於兩組輸出電晶體之 間。結果，用以產生對應至供應電壓之一半電壓之固定電 壓電路可穩定操作》 (請先閲讀背面之注意事- 裝—— 寫本頁) 訂

線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 543182 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（〇 元件標號對照表 1……第一運算放大器 2……第二運算放大器 3a，3b，3c，4a，4b,4c,4d，5a，5b，5c，6a，6b，6c，6d， 7a，7b，7c，8a，8b,8c，8d，6,7,8……電阻器 3,21a,22a,23a,24a,26a……第一輸·出電晶體 4,21b,22b,23b,24b,26b……第二輸出電晶體 10a,30a,40a,50a,70a……第一電流鏡電路 10b,30b,40b,50b,70b......第二電流鏡電路 10,1 1,15,1630,3 1,35,3 6,4 0,4 1,45, 46,50,5 1,54,55,70,71,77,78,79……PM OS 電晶體 12,13,14,17,18,19,25c,32,33,34,37,38,39,42,43,44,4 7, 48,49,52,53,57,58,72,73,74,75,76 ……NMOS 電晶體 100……記憶體記憶胞陣列 200……感應放大器 2 10,220,230……位元線預充電電晶體 300……主要放大器 400……I/O緩衝器 500……輸入緩衝器 600……解碼器 (請先閱讀背面之注意事項寫本頁) 裝·

、1T

線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐）

Claims (1)

1. 543182 A8 B8 C8 D8六、申請專利範圍 經濟部中央標準局員工消費合作社印製 1. 一種產生給定輸出電壓的半導體積體電路，其包 含： 用以檢測施加至一組輸入端點的電壓以及至少一組參 考電壓之間電壓差量的一組第一運算放大器和一組第二運 算放大器；以及 依據從該第一和第二運算放大器輸出之電壓位準而導 通或者切斷之一組第一電晶體和一組第二電晶體； 其中該第一運算放大器在其輸入端點接收該輸出電 壓，當該輸出電壓位準成爲低於該至少一組參考電壓時， 該第一運算放大器允許該‘第一電晶體操作以提昇該輸出電 壓；並且 .· 該第二運算放大器在其輸入端點接收該輸出電壓，當 該輸出電壓位準超出該至少一組參考電壓時，該第二運算 放大器允許該第二電晶體操作以降低該輸出電壓。 2. 依據申請專利範圍第1項之半導體積體電路，其 中： 該第一和第二運算放大器分別地包含一組第一電流鏡 電路和一組第二電流鏡電路，並且各該第一和第二運算放 大器分別地連接到作用如同一組差分放大器之一對電晶 體； 該參考電壓被施加至各該第一和第二運算放大器中該 組對的電晶體之一的閘極，並且該輸出電壓被施加至該組 對的電晶體之另一電晶體的閘極，並且在各該第一和第二 運算放大器之一組輸出端點的電壓從該組對的電晶體之一 (請先閱讀背面之注意事項再填寫本頁) 訂 «# 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 543182 A8 B8 C8 D8 ^、申請專利乾圍 的吸極被輸出； 該第一電晶體之閘極連接到該第一運算放大器之該輸 出端點，並且其源極和吸極分別地連接到提供較高於參考 電壓之電壓的一組第一電源供應以及一組共同節點； 該第二電晶體之閘極連接到該第二運算放大器之該輸 出端點，並且其吸極和源極分別地連接到該共同節點以及 提供低於參考電壓之電壓的一組第二電源供應；並且 該共同節點輸出該輸出電壓，並且連接到各該第一和 第二運算放大器中該組對的電晶體之另一電晶體的閘極。 3. 依據申請專利範圍第2項之半導體積體電路，其 中該半導體積體電路進一步地包含用以移動該輸出電壓位 準之調整電阻器；並且^ 其中該共同節點經由該調整電阻器連接到各該第一和 第二運算放大器中該組對的電晶體之另一電晶體的閘極。 4. 依據申請專利範圍第2項之半導體積體電路，其 中： 該參考電壓包含具有互相不同位準的第一參考電壓和 第二參考電壓，並且該第一參考電壓施加至該第一運算放 大器中該組對的電晶體之一，並且該第二參考電壓施加至 該第二運算放大器中該組對的電晶體之一。 5. 依據申請專利範圍第4項之半導體積體電路，其 中該半導體積體電路進一步地包含用以移動該輸出電壓位 準之調整電阻器；並且 其中該共同節點經由該調整電晶體連接到各該第一和 60 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----夢——裝丨— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 543182 A8 B8 C8 D8 々、申請專利範圍 第二運算放大器中該組對的電晶體之另一電晶體的閘極； 並且該第一參考電壓位準是永遠被設定爲較小於第二參考 電壓之値。 6. 依據申請專利範圍第2項之半導體積體電路，其 中各該第一和第二運算放大器中該組對的電晶體是一種第 一傳導型式電晶體；並且該第一電晶體是一種第二傳導型 式電晶體，並且該第二電晶體是該第一傳導型式電晶體。 7. 依據申請專利範圍第3項之半導體積體電路，其 中各該第一和第二運算放大器中該組對的電晶體是一種第 一傳導型式電晶體；並且該第一電晶體是一種第二傳導型 式電晶體，並且該第二電晶體是該第一傳導型式電晶體。 8. 依據申請專利範圍第4項之半導體積體電路，其 中各該第一和第二運算放大器中該組對的電晶體是一種第 一傳導型式電晶體；並且該第一電晶體是一種第二傳導型 式電晶體，並且該第二電晶體是該第一傳導型式電晶體。 9. 依據申請專利範圍第5項之半導體積體電路，其 中各該第一和第二運算放大器中該組對的電晶體是一種第 一傳導型式電晶體；並且該第一電晶體是一種第二傳導型 式電晶體，並且該第二電晶體是該第一傳導型式電晶體。 10. 依據申請專利範圍第6項之半導體積體電路，其 中一組滲透電流抑制二極體被介入於該第二電晶體和第二 電源供應之間。 11. 依據申請專利範圍第7項之半導體積體電路，其 中一組滲透電流抑制二極體被介入於該第二電晶體和第二 61 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

   543182 Α8 Β8 C8 D8 經濟部中央標準局員工消費合作社印製 、申請專利範圍 電源供應之間。 12. 依據申請專利範圍第8項之半導體積體電路，其 中一組滲透電流抑制二極體是被介入於該第二電晶體和第 二電源供應之間。 13. 依據申請專利範圍第9項之半導體積體電路，其 中一組滲透電流抑制二極體是被介入於該第二電晶體和第 二電源供應之間。 14. 依據申請專利範圍第2項之半導體積體電路，其 中該第一電流鏡電路中該組對的電晶體是一種第一傳導電 晶體型式，並且該第二電流鏡電路中該組對的電晶體是一 種第二傳導型式電晶體； 該第一電晶體是該等第二傳導型式電晶體，並且該第 二電晶體是該第一傳導型式電晶體；並且 當該第一電晶體操作時，該第二運算放大器控制該第 二電晶體至一種非操作狀態，並且因此防止滲透電流經由 該第一電晶體和第二電晶體從該第一電源供應流動至該第 二電源供應。 15. 依據申請專利範圍第3項之半導體積體電路，其 中該第一電流鏡電路中該組對的電晶體是一種第一傳導型 式電晶體，並且該第二電流鏡電路中該組對的電晶體是一 種第二傳導型式電晶體； 該第一電晶體是該等第二傳導型式電晶體，並且該第 二電晶體是該第一傳導型式電晶體；並且 當該第一電晶體操作時，該第二運算放大器控制該第 62 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇χ297公釐） (請先聞讀背面之注意事項再填寫本頁)

   裝· 訂 線 543182 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 用以提供.一組具有一固定電壓之參考電壓之一組參考 電壓產生電路； 用以提供該固定電壓產生電路之一組輸出信號之一組 輸出端點； 用以反應於在該參考電壓和該輸出信號之一電壓間電 壓差量而輸出一組第一控制信號和一組第二控制信號之一 組第一檢測電路和一組第二檢測電路； 配置在一組較高電壓供應源和該輸出端點之間的一單 一 PMOS電晶體，其傳導性是利用該第一控制信號加以控 制；以及 • 配置在該輸出端點和一組較低電壓供應源之間的一單 一 NMOS電晶體，其傳導性是利用該第二控制信號加以控 制。 19· 一種固定電壓產生電路，其包含： 用以提供一組參考電壓之一組參考電壓產生電路； 用以提供一組輸出信號之一組輸出端點； 用以反應於在該參考電壓和該輸出信號之一電壓間電 壓差量而輸出一組第一控制信號和一組第二控制信號之一 組第一檢測電路和一組第二檢測電路； 配置在一組較高電壓供應源和該輸出端點之間的一 PMOS電晶體，其傳導性是利用該第一控制信號加以控制； 以及 配置在該輸出端點和一組較低電壓供應源之間的一 NMOS電晶體，其傳導性是利用該第二控制信號加以控制。 64 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ·,----------φ 裝--------訂---------· (請先閱讀背面之注意事項再填寫本頁) 543182 經濟部智慧財產局員工消費合作衽印製 A8 B8 C8 D8 六、申請專利範圍 其中各該第一和第二檢測電路包含： 一對的電晶體，其閘極接收該等輸入信號’並且其吸 極共同地耦合至該第二電壓供應源極；以及 配置在該第一電壓供應源和該組對的電晶體之間的一 組電流鏡電路；並且 其中該第一和第二控制信號分別地從在對應的該電流 鏡電路和對應的該組對電晶體之間連接節點被輸出。 20. 依據申請專利範圍第18項之固定電壓產生電路’ 進一步地包含： 配置在該第一和第二檢測電路之該輸出端點和輸入端 •點之間的一組電壓移位電路。 21. 依據申請專利範圍第18項之固定電壓產生電路’ 其中該參考電壓產生電路提供具有不同電壓的第一和第二 ^ 參考電壓，並且該第一檢測電路是反應於該第一參考電壓， 並且該第二檢測電路是反應於該第二參考電壓。 22. 依據申請專利範圍第18項之固定電壓產生電路， 其中各該第一和第二檢測電路包含： 一組電流鏡電路，其耦合至該第一電壓供應源，用以 分別地接收該參考電壓和該輸出信號；並且 其中該第一和第二控制信號分別地從在該第一電壓供 應源和該電流鏡電路之間連接節點被輸出。 23. 依據申請專利範圍第19項之固定電壓產生電路， 其中該第一檢測電路中該組對的電晶體是NMOS電晶體， 並且該第二檢測電路中該組對的電晶體是PMOS電晶體。 65 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί—*—-----裝·-------訂---------^M_w. (請先閱讀背面之注意事項再填寫本頁) ABCD 543182 六、申請專利範圍 24. 依據申請專利範圍第18項之固定電壓產生電路， 其中該輸出端點被耦合至一組動態隨機存取記憶體中至少 一組位元線和記憶胞電容器。 25. 依據申請專利範圍第18項之固定電壓產生電路， 5 其中該輸出信號具有在該第一和第二電壓供應源之間電壓 之一半的電壓。 ____άά_ 本紙張尺度適用中國國家標準（CNS) Α4規格（210Χ297公釐）