TW501202B - Semiconductor wafer manufacturing process - Google Patents

Semiconductor wafer manufacturing process Download PDF

Info

Publication number
TW501202B
TW501202B TW090100273A TW90100273A TW501202B TW 501202 B TW501202 B TW 501202B TW 090100273 A TW090100273 A TW 090100273A TW 90100273 A TW90100273 A TW 90100273A TW 501202 B TW501202 B TW 501202B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
wafer
front surface
annealing
grinding
Prior art date
Application number
TW090100273A
Other languages
English (en)
Inventor
Jiri L Vasat
Andrei Stefanescu
Thomas M Hanley
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Application granted granted Critical
Publication of TW501202B publication Critical patent/TW501202B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

501202 經濟部智慧財產局員Η消費合作社印製 A7 B7 五、發明說明(1 ) 登明背景 本發明係關於一供準備如拋光之第一級半導體晶圓的方 法。本發明係更特別關於一供自低成本單結晶矽,準備如 抛光之半導體晶圓之方法,該方法係可消除通常生產該晶 圓所茜長時間’南成本之抛光步驟。 單結晶矽係多數製造半導體電子組件方法所需之起始材 料及通常係以切克勞斯基(Czochralski)方法準備。在該方法 中,係利用連續以氬氣流清洗之一晶體拉成裝置,藉緩慢 方式拉取石英甘堝中融熔且浸以籽晶之多晶矽(”聚矽”)使之 成形該一單結晶矽錠。 石夕晶圓通常係藉多步驟之方法自成長矽錠製造而成,該 方法係自用線鋸或内徑鋸分割該晶體錠開始。該分割妥之 晶圓通常係接受修平步驟,以減低該晶圓正表面之總厚度 。常規之步驟係包研磨,削磨及蝕刻,以去除機械損傷與 污染。於清洗過程後,該晶圓通常係一面或雙面拋光。通 常包括粗拋光及細拋光步驟之該晶圓拋光係即昴貴又費時 之晶圓製造方法。 爲增加總生產量及減低成本,係希望於限制快速冷卻所 產生各類缺點與數量之同時,盡快地生長該單晶矽錠。但 於快速拉取或連績拉取單晶珍時之快速冷卻(即晶體在多空 穴狀況下生長)所產生的附聚作用係會導致結晶起因之微粒 (COPs),表面缺點,位錯及氧化疊層缺陷(〇SF)核在該晶圓 表體中及在孩晶圓表面之上。數項減低或消除該等問題之 方法係在以如技藝中已有進步,該等方法係包括沉積遮蔽 度適用中國®家標準(CNS)A4規格(210 X 297公釐) 丨 — !_! 裝 ^^丨!!1 訂!! (請先閱讀背面之注意事項再填寫本頁) 線丨1 )υΐ2〇2
發明說明( 經濟部智慧財產局員工消費合作社印製 缺點之高品質磊晶膜(通常簡稱,ΈΡΙ_ΙΙ”層),緩慢冷卻晶體 以控制缺點之大小與數量密度,晶體成長時之缺點抑制, 以及在不同氣體中之不同高溫退火步驟(美國專利編號 5,931,662)。 ; 雖前述方法成功地縮減結晶起因之微粒(C〇Ps),表面缺 點,位錯及氧化疊層缺陷(〇810核,但係筇貴,費時之方法 ’邊方法係會減低總生產量及增加成本。因此在半導體工 業中係存在一高生產量晶圓製造方法之需求,該方法應能 以有效且以具成本效益方式生產如抛光之半導體晶圓成品。 發明概沭 在本發明標的中,係具有高產量晶圓製造方法之規定; 該規定係一可大量簡化拋光方法;減低總成本;減少半導 體晶圓表面上結晶起因之微粒(COPs),表面缺點,及氧化 疊層缺陷(OSF)核;及生產具有無缺陷領域及内部吸氣晶圓 之高產量晶圓製造方法规定。 簡T之,本發明係有關於一自一單結晶錠製造具有一正 表面及一背表面半導體晶圓之方法。該方法係包括首先在 一氣體環境中退火晶圓,以減低晶圓正表面之粗糙度。在 退火步驟之前,正表面之粗糙度係在3毫微米rmS至10亳微 米RMS之間及退火後,該正表面之粗糙度係在1毫微米111^8 至8晕微米RM S之間。最後’该晶圓正表面係抛光至如鏡般 表面光潔度。 本發明係更進一步有關於自一單結晶錠分割半導體晶圓 之製造方法。該半導體晶圓係雙面細磨以改善該晶圓厚度 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) --------------_ 裝^^———訂—I—線— (請先閱讀背面之注意事項再填寫本頁} 5BI202 修第^:^273號專利申請案 年月9;ff兒絶徽爹正頁(91年3月) ^ 五、發明説明(3 ) 均一性及減低受傷與波紋度。其次、,該正表面係微蝕以去 除埋入之顆粒及損傷以及減少該晶圓上之機械應力。該晶 圓最後係在一氣體中退火以改善該正表面之品質及拋光以 ’ 產生在該晶圓正表面上如鏡般之表面光潔度。 本發明係更進一步關於製造自一單結晶錠分割半導體晶圓 之方法。該晶圓首先係自一單結晶錠分割及研磨,粗削磨以 減低波紋度與改善平整度。其次,該晶圓係雙面細磨以改善 厚度均一性及減少損傷與波紋度,並微蝕正表面以去除埋入 之顆粒及損傷。再者係在該晶圓上完成產生無缺陷領域之扭 作,而後在一氣體中退火以改善該晶圓正表面之品質。最 後,該正表面係拋光以產生如鏡般表面光潔度之正表面。 本發明之其他標的與特徵,部份係明顯及部份係於下述 說明。 圖式簡單說明 圖1係說明一根據本發明製造半導體晶圓方法之流程圖; 圖2A及圖2B係根據本發明退火過程前及退火完成後之微 蝕同一半導體晶圓正表面的二圖; 圖3 A至圖3C係晶圓正表面在上之放大200倍半導體晶圓照 片; 圖4係說明於本發明高溫退火過程中以調整參數設計之不 同晶圓表體微缺點密度。 最佳實例詳細說明 根據本發明係披露高品質之如拋光半導體晶圓,該半導 體晶圓係可立即供製造元件用,該半導體晶圓係用低成本 晶體(如快拉型CZ或連續拉取型CZ晶體)以快速且具成本效 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 501202 A7 ..............................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................B7 五、發明說明(4 ) 凰之方式藉最簡化之雙面細磨拋光,微蚀與退火等過程製 造。退火操作係會減少結晶起因之微粒及在該晶圓表面上 及接近該表面之其他表面缺點,以及微蚀後留於該晶圓表 面上及接近該表面的氧化疊層缺陷核密度。該方法係以削 f,微钱及退火以及低成本形成第一級如抛光晶圓而替代 印貴惑拋光步驟。而且,該方法係可生產低成之第—級半 導體晶圓,該晶圓具有以方法參數控制操作之無缺陷領域 及内部吸氣。 參閱圖式,特別參閱圖丨知,係本發明生產如拋光半導體 晶圓詳細方法與步驟之流程圖。如圖i所示,該半導體晶圓 係用常規之内徑鋸或線鋸自一單結晶體分割而成,以生產 一具有預定初始厚度之薄晶圓碟。該晶圓係具有一正表面 及一背表面,本發明之目的係界定該正表面爲印刷元件用 之表面。每一晶圓之初始厚度係大於成品厚度,以使後續 之處理操作可減少該晶圓之厚度而無永久損壞或斷裂之危 險。例如,該晶圓之初始厚度係可在8⑽至12〇〇 μιη之間。 分割後,該半導體晶圓通常係接受清诜操作以去除分割 操作時沉積在該晶圓上之特殊物件。該清洗過程係可包括 依序排列之蚀刻各液容泰’清洗溶液容器及沖洗水容器。 在清洗中,約2至10 μιη之材料係自該半導體晶圓之正表面 與背表面去除。在製造方法之此階段中,該晶圓之周圍邊 緣係可用常规之邊緣削磨器成形,以減低該晶圓在進一步 之方法中損壞之危險。該晶圓通常係於以前述方式形成邊 緣後清洗。该晶圓係以雷射標記,供於下·一操作前辨織之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) !1 丨丨!-裝 ---訂—------線--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501202 A7 B7 五、發明說明(5 ) 用0 參閱圖1知,該半導體晶圓係在下一步驟中接受研磨/粗磨 操作。研磨/粗磨操作合併執行係可減低該晶圓之波紋度與 改善整體之平整度。同時,研磨/粗磨操作合併執行係可去 除以前過程,如分割過程,加諸於該晶圓之半導體晶圓表 面損傷。研磨/粗磨操作合併執行係傳統的及熟知於精此技 藝者之技藝(見Watanabe等之美國專利編號5,429,71 1)。 而後,該晶圓係接受一削磨操作,細磨該半導體晶圓之 正表面與背表面,以改善該晶圓之厚度均一性及減低分割 與研磨/粗磨操作所造成之損傷及波紋度。該削磨操作最好 係雙面同時操作(SDSG)。執行雙面同時操作之適當裝置係 如曰本Koyo機械工業有限公司(Koyo機械)製造之DXSG300 型,或曰本Nippei Toyama公司(NTC機械)製造之MPG-300 型裝置。每一晶圓係定位於對置削磨輪之間,且該晶圓之 一表面係抵於一削磨輪。在操作中,當兩削磨輪及該晶圓 旋轉時,削磨輪之一係向該晶圓進給。通常該進給之削磨 輪係以約0.01至0.45 mm/min之速度進給。該雙面同時操作 係可包括在最後雙面細磨步驟前之粗略及中度削磨步驟。 關於該Koyo機械,該粗磨最好係以約0.15至0.45 mm/min 之進給速度執行,但以約0·3 mm/min爲最佳,該中度步驟 係以約0 · 06至0· 18 mm/min之進給速度執行,但以約0.12 mm/min爲最佳,及該最後步驟係以約0.03至0.09 mm/min之 進給速度執行,但以約0.06 mm/min爲最佳。關於該NTC機 械,該粗削磨最好係以約0.03至0.09 mm/min之進給速度執 -8- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------I!訂 --------線^--i^w— (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 501202 A7 B7_ 五、發明說明(6 ) 行,但以約0.06 mm/min爲最佳,該中度步驟係以约0.025至 0.08 mm/min之進給速度執行,但以約0.055 mm/min爲最佳 ,及該最後步驟係以約0 · 01至0.03 mm/min之進給速度執行 ,但以約0.02 mm/min爲最佳。關於該Koyo機械,該削磨輪 最好係以約1200至3600之每分鐘轉數(rpm)旋轉,但以約 2200至2600 rpm爲最佳及以2380 rpm旋轉則更佳,該轉速係 可使削磨輪邊緣速度達1495 m/min。同時該半導體晶圓最 好係以10至30 rpm轉速旋轉,但以15及25 rpm爲佳,而以21 rpm爲最佳。關於該NTC機械,該削磨輪最好係以約2000至 4000之每分鐘轉數(rpm)旋轉,但以約2800至3200 rpm爲最 佳及以2995至3000 rpm旋轉則更佳,該轉速係可使削磨輪 邊緣速度達1412 m/min。該半導體晶圓最好係以10至30 rpm 轉速旋轉,但以18及22 rpm爲佳,而以20 rpm爲最佳。 該削磨輪最好係具有2至10 μπι大小之磨粒,但以4至6 μπι 大小之磨粒爲最佳。該雙面削磨操作係去除預定厚度之晶 圓材料,最好爲總晶圓厚度之10至90 μπι,但以爲總晶圓厚 度之30至75 μιη爲佳及爲總晶圓厚度之60 μπι最佳。藉此削 磨方法生產之晶圓最好係具有一均方根値之表面粗糙度, 該均方根値係等於1毫米掃瞄長度5-10毫微米。該雙面削磨 操作係能幫助去除,於分割及其他先前操作時,在該半導 體晶圓上所造成之損傷,同時係也去除該半導體晶圓中部 份之表面以下之損傷。精此技藝者當瞭解,該雙面削磨裝 置之削磨輪的對正係必須密切監視與控制,這樣,該晶圓 表面方可削磨均勻。雙面削磨後,該晶圓通常係在精此技 -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I------------------訂 --------線--- (請先閱讀背面之注意事項再填寫本頁) 501202 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7 I者熟知之傳統清洗槽中清洗。 於雙面削磨完成後,該半導體晶圓係接受在該半導體晶 圓正表面上之微蝕操作。該雙面削磨操作係會遺留小刮痕 ^位錯在該半導體晶圓表面上,同時也會露出結晶起因之 械粒及氧化瑩層缺陷核。該微蚀係有助於去除在該半導體 表面上埋入之顆粒與損傷,以及減少在該晶圓表面上該雙 面削磨操作所遺留之機械應力。 在微蝕操作中,該晶圓正表面係用水溶液微蝕,該水溶 液係包括氟酸(HF)及氧化劑,該劑係可產生_經改善之光 澤平滑晶圓表面。供根據本發明微蝕操作用之適合氧化劑 係錳與鉻基之氧化劑,更適合之氧化劑係包括可形成高錳 離子(MnCV),鉻離子(CrO?·)及重鉻離子(Cr〇72-)之溶液, 以及三氧化鉻(Cr〇3)及混合液。氧化劑可形成高錳離子於溶 液,如高錳酸鉀(KMn〇4)或高錳酸鈉(NaMn〇4)係最佳,部 份係由於其低危險之特性。 本發明使用之蚀刻水溶液係包括約1 〇%及約5〇%重量的氟 版’及約0.2%及約6%重量的氧化劑。該水溶液最好係包括 约30%及約40%重量的氟酸,及約1%及2%重量的氧化劑。 最佳係該水溶液包括約3 0 %及約3 5 %重量的氟酸,以及約 1 %及約1 · 5 %重量的氧化劑。在一最佳實例中,該水溶液係 包括約33%重量的氟酸及約1%重量的高錳酸钾。 通常該氟酸及氧化劑係溶解於水形成一 HF水溶液及一氧 化劑水溶液,而後混合成具有所需成分之#刻溶液。例如 ,一標準HF水溶液係包括约50%重量的氟酸,而該氧化劑 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝------訂---------線— (請先閱讀背面之注意事項再填寫本頁) ^1209 ^1209 經濟部智慧財產局員工消費合作社印製 五、發明說明(8 ) 通系係添加於孩蝕刻溶液而成一 1N水溶液。該二溶液係混 合而成一蝕刻溶液,其中氧化劑與氟酸之重量比係約0 比〇·1。氧化劑與氟酸之重量比最好係〇 〇3比〇 〇5。該氧化 劑與氟酸之比係決定一受蝕刻晶圓之蝕刻速度,光=度及 粗輪度。但應瞭解,在本發明使用之蚀刻水溶液中,2酸 及乳化劑的濃度係可不同於前述者,但未脱離本發明 圍。 ★本發明之微㈣程最好係包括使該晶圓部份浸入該餘刻 落液容器中,但以該晶圓全部浸入該蝕刻溶液容器中爲最 佳(見美國專利編號5,340,437)。雖一次可浸一晶圓於蚀刻 ’谷敗中,但最好係以組合於一卡匣中或晶圓承載器上之相 當數量晶圓(如25片或更多)同時浸入該溶液中。當使用一承 載器時,每一靜止不動之晶圓係會有一部份永遠接觸於該 承載器,結果形成該每一晶圓表面蝕刻不均勻。爲消除: 問題及使該晶圓之整個表面得更均勾結果,該晶圓最好係 可在浸入之蚀刻液中旋轉。 爲生產均勻一致之蝕刻晶圓及確保一組晶圓與下一組晶 圓具有一致之結果,該蝕刻溶液最好係於蝕刻方法中不= 地混合或攪拌。混合或攪拌係可以已知技藝之裝置達成, 如用超音波授摔,攪拌裝置及栗。攪拌最好係藉使一氣體 通過該蝕刻溶液方式攪拌(見美國專利編號5,34〇,43乃。2 常凡不作用於該晶圓表面之氣體係皆可使用,包括美本々 體(如氫,氮,氧),貴重氣體(如氦或氬)或化合氣體(如= 氧化碳)。 、 1 —----^---------^---^wi (請先閲讀背面之注意事項再填寫本頁) 11 - 501202 A7 B7 五、發明說明(9 ) 本發明之微蝕操作通常係包括使該晶圓表面與該蝕刻水 溶液接觸1至10分鐘,最好係在室内溫度(即約20cC至25〇C) 下接觸2至5分鐘。一標準之鎳酸基蝕刻劑通常係可自一晶 圓之每一表面去除約1 〇-15 μπι之矽及產生一爲每1毫米掃瞄 長度0.08至0·13 μπιΙΙΑ之表面粗糙度,本發明之方法通常係 可以去除少於8 μπι之結果達成相同之表面粗糙度及每面係 僅去除2 μπι至5 μιη。自表面上少去除矽係一優點,因此可 得一更均句平整之晶圓。於該微蚀操作完成後,該晶圓之 正表面通常具有20至3000,最好具有1500結晶起因之微粒 ’表面缺點及具有每1毫米掃瞄長度3微毫米至1〇微毫米 RMS間之表面粗糙度。 於該微蝕操作完成後,但在更進一步方法之前,該半導 體晶圓最好係接受一建立具有足夠深度無缺陷領域之方法 (即一深度分布不均勻之氧析出)及含於製造元件時所需供内 部吸氣之足夠氧氣析出密度的一晶圓表體。產生具有無缺 陷領域之半導體晶圓及含供内部吸氣之氧氣析出的晶圓表 體係需經數步驟。 該晶圓係接受熱處理步驟,在該步驟中,該晶圓係加溫 至一咼溫溫度,以形成並增加在該晶圓中之晶格空穴密度 。該熱處理步驟最好係在一快速熱退火器内執行,在其中 該晶圓係迅速加熱至目標溫度及在極短時間内以該溫度退 火。一般而言,該晶圓係接受超過1150QC之加熱,但以 1175 °C爲佳,1200〇C更佳,而1200°C及1275°C之間則更理 想。 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝-----丨訂--------—線--- 經濟部智慧財產局員工消費合作社印製 501202 經濟部智慧財產局員工消費合作社印製 A7 _____B7 ______ 一 五、發明說明(1G ) 該快速熱退火步驟係在氬氣或氮氣中執行。整個晶圓之 空穴群聚增加係全靠退火溫度,在氬氣或氮氣中以該溫度 退火晶圓係會更增加空穴群聚。因此,該晶圓通常係保持 於該溫度至少1秒鐘之久,標準時間係至少數秒鐘(如至少3 秒鐘)或甚至數十秒鐘,及視該晶圓所需之特性以及該晶圓 所在退火環境而定,其範圍可達60秒鐘(此係接近商用快速 熱退火器之極限)。 在快速熱退火器之氬氣或氮氣中退火的晶圓係會產生在 該晶圓中具有曝露於氬氣或氮氣中50至100 μιη表面之最高 群聚的不均句空穴群聚(數量密度)分布,及一較少且相對均 勻群聚在該晶圓表體中。如於快速熱退火步驟中,該晶圓 正表面及背表面皆曝露於氣體時,該晶圓係會具有在其截 面中呈U-形之空穴群聚(數量密度)分布,即一最大群聚係會 發生於正表面及背表面數之處及一相對一致且較少之群 聚係會發生於該晶圓之整個表體。 近曰實驗建議,執行快速熱退火步驟之環境中係必須無 氧氣存在,以產生空穴。即該環境係必須完全無氧氣存在 ,否則部份壓力之氧係會影嚮射出充分抑制空穴群聚產生 之石夕間隙原子。氧氣濃度之下限係約500 ρρηι。實驗證明氧 氣濃度達2000 ppm時,空穴群聚係不會增加。 除致使晶格空穴成形外,快速熱退火步驟係會分解在石夕 起始材料中出現之任何不穩定氧氣析出核心作用中心。讀 核心作用中心係可於分割成晶圓之單結晶矽錠成長或該晶 圓或錠於分割晶圓時受熱結果時成形。因此,該起始材料 13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)' ----- C請先閲讀背面之注意事項再填寫本頁) 訂—----丨-線— 經濟部智慧財產局員工消費合作社印製 501202 A7 B7 五、發明說明() 中是否有核心作用中心存在係不重要,除非該中心係可在 快速熱退火步驟中分解。 快速熱退火係可在相當數量之商用快速熱退火(RTA)爐具 中執行,在爐具中,晶圓係個別由高功率燈具組加溫。快 速熱退火爐具係能快速加溫一矽晶圓,即可使速加溫一晶 圓之溫度在數秒間自室溫升至1200°C。商用快速熱退火爐 具之一係 STEAG AST Electronic GmbH (Dornstadt,Germany) 製造之2800型快速熱退火爐具。 晶格空穴係如金屬及其他元素一樣以隨溫度而變之擴散 率通過單晶矽。例如,晶格空穴係可隨快速熱退火步驟中 晶圓退火溫度而相對運動,因此,晶格空穴基本上在商用 之7〇〇°C溫度下係不能運動。近日實驗建議,空穴之擴散率 在700°C以下係相當緩慢,及在800°C,900〇C,或l,000oC 時較快,對商用而言,該空穴係可視爲不運動。 於快速熱退火完成後,該晶圓係以晶格空穴可在單晶矽 中相對運動之溫度範圍迅速冷卻。當該晶圓之溫度低該溫 度範園時,該空穴係擴散至氧化層及並消失,因此導致空 穴群聚分布之改變,改變範圍係視該晶圓在該範圍中保持 一溫度時間之長短而定。如該晶圓係在該溫度範圍中滯留 時間無限,該空穴群聚係會再次在該晶圓表體中形成均勾 一致,即該群聚具有一低於該熱處理完成時之晶格空穴群 聚的平衡値。快速冷卻該晶圓係會使晶格空穴分布不均勻 ,即在該晶圓中心平面或接近該中心平面該晶圓中心平面 或接近該中心平面之空穴群聚最大及該空穴群聚係在該晶 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂---------線---AVI (請先閱讀背面之注音?事項再填寫本頁) 2 A7B7 五、發明說明(12 ) 圓之正表面與背表面方向減少。通常在該溫度範園之平均 冷卻速度係至少每秒5°C,每秒20°C爲佳,每秒5〇°C更佳, 每秒100°C則最佳,而冷卻速度在每秒i〇〇〇c至200°C係最理 想。當该晶圓之冷卻溫度超出該溫度範圍,即晶格空穴係 可在遠早晶珍中相對運動之溫度範圍時,該冷卻速度係不 會顯著影嚮該晶圓之沉澱特性,因此不會出現細密結晶。 爲方便計,該冷卻步驟係可在執行加溫步驟之同一環境 中執行。另一種方式係該晶圓可在一含氧環境中執行。於 *亥晶圓冷卻後’該晶圓係可立即繼續進行晶圓處理及用於 一電子元件製造過程。 該氧氣析出濃度係該加溫步驟之主要函數及該冷卻速度 之次要函數。一般言之,該氧沉澱濃度係隨溫度而增加及 以1 X 107至5 X 101°析出/cm3範圍之析出密度增加該加溫步 驟的退火時間。 正表面及θ表面乳氣析出-游離材料(無缺陷)領域之深度 係該冷卻速度通過該溫度範圍之主要函數,以此該晶格空 穴係矽中作相對運動。通常,該深度係隨冷卻速度之減低 而減少’至少可得20,30’ 40,50,70或甚至1〇〇 μπι之無 缺陷領域深度。該無缺陷領域深度基本上係獨立於電子元 件製造方法,而且尚不依賴傳統之氧氣過度擴散。本方法 採用之熱處理係可導致自該晶圓正表面及背表面之少量氧 氣過度擴散’至少距離晶圓表面5 μπι深度處之該晶圓表體 係會具有一大致均勻之氧氣濃度。無論如何,一較深之無 缺陷領域係可於該冷卻步驗結束時形成,進而形成一晶格 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) Μ0Ι — 訂---------線!· 經濟部智慧財產局員工消費合作社印製 A7 B7
501202 五、發明說明(13 ) 空穴在該晶圓中之不均勻分布。 不同於以前形成無缺陷領域所使用之方法,本發明係不 需使該單晶矽接受高溫步驟以在一接近該矽表面之區域中 致使氧氣過度擴散。因僅爲形成一無缺陷領域目的執行之 #亥南溫步骤係會增加該晶圓之成本。因此,本發明之晶圓 係會具有一無缺陷領域及一大致均勻之氧氣濃度爲自該發 表面深求之函數。例如,該晶圓係會自該晶圓中心至距離 該矽表面15微米處之區域具有一均勻氧氣濃度,自該晶圓 中心至距離該矽表面10微米處之區域具有一均句氧氣濃度 爲佳,自該晶圓中心至距離該矽表面5微米處之區域具有一 均句氧氣濃度爲更佳,自該晶圓中心至距離該矽表面3微米 處之區域具有一均勻氧氣濃度則最佳。在本説明中,均句 之氧氣濃度係指氧氣濃度之變化不超過50%而言,而以不超 過20%爲佳,但以不超過1〇%爲最佳。根據本發明之無缺陷 領域建立係説明於1998年9月3曰頒行之PCT申請編號 W〇/98/38675中及其係已納於本發明作參考之用。 連同前述之無缺陷領域建立及根據本發明,半導體晶圓 之表體微缺點密度(at〇ms/crn3)係可藉調整退火操作參數控 制(於下述討論)。參數,如傾斜升溫/傾斜降溫速度,固持 時間與溫度係可控制,以產生該晶圓表體中之内部吸氣, 俾於元件製造過程早期中吸取不需要之金屬雜質。圖4係説 明四種可得不同半導體晶圓表體微缺點密度之處理順序。 於微餘操作(或可選擇無缺陷領域產生操作)完成後,該半 導體晶圓係在一氣體環境中退火,以改善該半導體晶圓正 -16- 本紙張尺度適用中國國家標準(CNS)A4規格⑽χ挪公楚) -----:—.----------- 訂--------線--- (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製
表面之品質及建立一無缺陷領域(如選擇無缺陷領域處理操 作)。於退火操作時,刮痕,表面缺點,位錯,結晶起因之 微粒及氧化疊層缺陷核係在表面上退火及自接近半導體表 面處消失,以及如於微蝕後,產生一無缺陷領域操作完成 時,一無缺陷領域通常係產生於距離正表面與背表面30 μηι 至100 μπι之處。於退火時,氧氣之過度擴散係導至一接近 表面領域,該處係大致無任何有關缺點之氧氣。氧氣之過 度擴散係產生一小無缺陷領域,通常該領域係在距離該半 導體晶圓正表面20 μπι深之處(無前述之無缺陷領域產生操 作時)。圖3Α至圖3C係三張以200倍放大之半導體晶圓照片 。示於圖3Α至圖3C中之照片,係以正表面向上方式拍攝。 照片圖3 Α係說明一以不含無缺陷領域之傳統方法準備的標 準拋光晶圓。照片圖3B係說明一根據本發明但未使用快速 熱退火所準備之晶圓及說明於根據本發明退火操作時所建 立之淺無缺陷領域。照片圖3C係說明一根據本發明以快速 熱退火步驟與退火操作合併使用所準備之晶圓及說明一深 無缺陷領域。 未專注於一特殊原理,高溫退火係可在結晶起因微粒位 置處導致非常淺之碟形結構。表面整平機構係需以熱加強 矽原子之表面遷移。一相似機構係協助清除細磨及微蝕後 所遺留之表面缺點與刮痕以及位錯。該機構係使該晶圓正 表面不需特意拋光即可得改善。 於退火時在大氣壓力下使用之氣體環境係包括氫氣,氬 氣,氦氣或氫氬混合氣。退火係也可在真空中完成。整個 退火過程係需4至14小時。在整個退火方法中,參數如傾斜 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
升溫/傾斜降溫時間,固持時間,及溫度係可根據處理中之 晶圓所需之BMD密度調整。如前述,圖4係說明可達成不同 BMD密度之四種不同方法。 在整個退火過程中數處,該半導體晶圓係在約1200QC至 1300QC溫度中停留約30秒及約2小時,以改善根據本發明晶 圓晶圓正表面之品質。根據本發明之高溫退火過程係可在 每次處理50至150片晶圓之商用高溫爐中執行。該等商用高 溫爐係可缓慢地自裝載溫度加溫半導體晶圓至處理溫度。 該等商用高溫爐之一係ASM國際公司(荷蘭,Bilthoven)之 Advance 400直立式爐。 參閱圖2A及圖2B知,係用KLA-Tencor 6220檢驗儀(增益 =1)根據本發明準備之二張半導體晶圓正表面圖(圖2A及圖 2B)。圖2A係於根據本發明微蝕操作後,但於根據本發明退 火操作前之晶圓檢查圖及說明表面缺點係均勻分布在該晶 圓表面之上(表面缺點< 50 μπι)。圖2B係該如圖1之同一晶圓 ,但係已接受根據本發明之微蝕及退火操作過程。二圖上 之缺點經計數後顯示圖2Α所呈現之98%表面缺點係已於根 據本發明之退火過程中自該晶圓表面消除。 在退火中,如在過程中,該半導體晶圓接受選擇無缺陷 領域建立操作過早,當溫度達約800°C時,該前已冷卻之晶 圓係會具有不同氧氣析出之分隔領域。在高空穴區域(該晶 圓表體)中,氧氣係會於該晶圓達約800QC時迅速群聚。該 群聚過程係於很短時間内完成及視空穴之初始聚聚而定該 群聚的分布。在低空穴區域(接近該晶圓表面),該晶圓係如 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
經濟部智慧財產局員工消費合作社印製 缺之預先存在氧氣析出成核作用中心,即無氧氣群之正 系晶圓。當溫度升至800〇c以上時,在該空穴眾多領域之群 聚成長而析出並由空穴缺乏領域吸收。藉區分該晶圓爲不 同足空穴聚集領域,一模板即有效地產生,並以其繪製_ 氧氣析出圖形及於該晶圓裝入爐之際固定。該含氧氣群集 之晶圓表體係在整個元件製造中作吸氣盤甩。圖3係根據本 發明利用選擇無缺陷領域建立操作準備之半導體晶圓的放 大200倍照片。圖3之照片係晶圓正表面在上及説明一大致 無氧氣領域(無缺陷領域)係存在於正表面及相當量之氧氣析 出係成形於該晶圓表體中。該晶圓表體中之氧氣析出係於 元件製造時,作用如一金屬雜質吸收盤。 於根據本發明之退火過程完成後,該半導體晶圓表面係 較退火過程前具有至少約50%之結晶起因微粒,但以至少約 70%之結晶起因微粒爲佳,至少約9〇0/〇之結晶起因微粒更佳 ,而至少約95%之結晶起因微粒最佳及至少約98%之結晶起 因樣粒則取理想。該半導體晶圓正表面於退火後係具有約1 至10之結晶起因微粒與表面缺點,但以約1至5之結晶起因 械粒與表面缺點爲取佳’以及具有一等於1亳米掃瞄長度1 至8毫微米均方根値之表面粗糙:度,但以具有一等於1亳米 掃瞄長度1至3毫微米均方根値之表面粗糙度爲最佳。 於退火操作完成後,該半導體晶圓係,,沖洗,,或,,最後接觸,, 拋光以恢復拋光晶圓之半導體晶圓正表面應有的平滑光澤 。該種最後拋光係熟知於精此技藝者及通常僅能在一使用 稀釋氨穩定膠質二氧化矽漿與傳統拋光裝備之化學/機械拋 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----:---·!-----------訂·--------線--- (請先閱讀背面之注意事項再填寫本頁) 501202 Α7 Β7 五、發明說明(17) 光方法中自*亥半導體晶圓正表面去除約〇 25 μπι至0.5 μιη之 材料。一取佳之氨穩定膠質二氧化碎漿係Glanzox 3900,該 產 口口 可自曰本Aichi Pref· 452,Fujimi公司購得。Glanzox 3900係含約8至10%與顆粒大小爲〇 〇25至〇 〇35 二氧化 石夕如氨穩定膠質二氧化矽漿未稀釋,該拋光之晶圓係不會 比用稀釋氨穩定膠質二氧化矽漿處理者光滑。一份二氧化 珍漿對十份去離子水之稀釋液係最佳。精此技藝者當認知 ’在生產供暴晶晶圓用之低成本基板時,於退火後係不執 行最後接觸拋光,而係在磊晶層沉積後執行。同時,於磊 to層沉積後之該最後抛光係可去除〇 2 5 μιη至1 μιη之材料。 最後接觸拋光操作完成後,該半導體晶圓係經標準SC-1 及SC-2濕台清洗操作清洗以去除表面污染。該清洗操作係 使該半導體可立即更進一步接受接受元件製造及完成準備 方法。精此技藝者當認知,其他之清洗方法係也可使用。 鑑於前述,知本發明之數項標的係已達成。前述晶圓製 造方法係可在不脱離本發明範圍下作不同之改變,故含於 前述説明之資料係應視作解説而不應受限於此。 (請先閱讀背面之注意事項再填寫本頁) -1 -----—訂---------線--- 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 501202 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 · 一種自一單結晶錠切割製造一半導體晶圓之方法,該半 導體晶圓係包括一正表面及一背表面,該方法係包括·· 退火,係使該半導體晶圓在一氣體環境中減少該半導 體晶圓正表面之表面粗糙度,於退火前,該晶圓係具有 約在3毫微米RMS至1〇毫微米11%8間之表面粗糙度,及於 退火後’該晶圓係具有約在1毫微米RMS至8亳微米RMs 間之表面粗糙度·,及 拋光,係拋光已退火晶圓之正表面,以該半導體晶圓 正表面產生一如鏡般之表面光潔度。 根據申請專利範圍第1項之方法,其中該正表面,於退火 後,係具有約在1亳微米RMS至3亳微米RMS間之表面粗 糙度。 根據申請專利範圍第1項之方法,其中於退火步驟前,該 半導體晶圓正表面係具有約20至3000之結晶起因微粒及 於退火步驟後,該半導體晶圓正表面係具有約1至10之結 晶起因微粒。 根據申請專利範圍第3項之方法,其中於退火步驟後,該 半導體晶圓正表面係具有約1至5之結晶起因微粒。 根據申請專利範圍第1項之方法,其中於退火步驟後,該 半導體晶圓正表面係至少具有較退火步骤前少9 5 %結晶 起因微粒。 根據申請專利範圍第3項之方法,其中該退火步驟係包括 以約在1200°C至1300°C間之溫度使該晶圓退火约3〇秒至 2小時。 2. 3. 4. 5. 6. -21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----Γ--:------裝^------訂---------線---^wi (請先閲讀背面之注意事項再填寫本頁) C8 -----— D8 —_____ 六、申請專利範圍 7. -種自-單結晶錠切㈣造—半導體晶圓之方法,該半 導體晶圓係包括-正表面及_背表面,該方法係包括: 雙面細磨該半導體晶圓,以改善該晶圓厚度均一性及 減少該半導體晶圓中之損傷與波紋度; 微蚀該半導體晶圓正表面,以去除該半導體晶圓正表 面士埋入〈顆粒及損傷,以及減少該半導體晶圓正表面 與背表面上因雙面細磨所導致之機械應力; 退火藏半導體晶圓,係使該半導體晶圓在一氣體環境 中退火,以改善該半導體晶圓正表面之品質;及 拋光該半導體晶圓正表面,以在該半導體晶圓正表面 上產生如鏡般之表面光潔度。 8·根據申請專利範圍第7項之方法,其中於雙面細磨操作中 ,係去除約10至9〇微米總晶圓厚度。 9· H單結晶錠切割製造-半導體晶圓之方法,該半 導體晶圓係包括-正表面及一背表面,該方法係包括、 切割一半導體晶圓,係自一單結晶錠切割該半晶 圓; 執行研磨/粗磨操作於該半導體晶圓,以減少波紋度及 改善該半導體晶圓之平整度; 又面細磨忒半導體晶圓,以改善該晶圓厚度均一性及 減少孩半導體晶圓中之損傷與波紋度; 微蝕該半導體晶圓正表面,以去除該半導體晶圓正表 面士埋入之顆粒及損傷,以及減少該半導體晶圓正表面 與背表面上因雙面細磨所導致之機械應 22 $氏張尺度適用中關冢標準(CNS)A4規袼⑽X 297公爱) -----:---P-----裝 j (請先閲讀背面之注意事項再填寫本頁) --線· 經濟部智慧財產局員工消費合作社印製 501202 A8 B8 C8 D8 六、申請專利範圍 執行在该半導體晶圓上產生無缺陷領域於該半導體晶 圓中之操作,該操作係在後續製造中完成; 退火該半導體晶圓,係使該半導體晶圓在一氣體環境 中退火,以改善該半導體晶圓正表面之品質;及 拋光该半導體晶圓正表面,以在該半導體晶圓正表面 上產生光澤表面光潔度。 10.根據申請專利範圍第9項之方法,其中該半導體晶圓正表 面係具有約1至10之結晶起因微粒及於退火步驟後係具有 一約在1毫微米RMS至8毫微米尺1^8間之表面粗糙度。 ----rl·-----裝擎 (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090100273A 2000-01-11 2001-01-05 Semiconductor wafer manufacturing process TW501202B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/481,080 US6376395B2 (en) 2000-01-11 2000-01-11 Semiconductor wafer manufacturing process

Publications (1)

Publication Number Publication Date
TW501202B true TW501202B (en) 2002-09-01

Family

ID=23910504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090100273A TW501202B (en) 2000-01-11 2001-01-05 Semiconductor wafer manufacturing process

Country Status (3)

Country Link
US (1) US6376395B2 (zh)
TW (1) TW501202B (zh)
WO (1) WO2001052312A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
WO2001021861A1 (en) * 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
TWI244691B (en) * 2003-05-15 2005-12-01 Siltronic Ag Process for polishing a semiconductor wafer
GB0313402D0 (en) * 2003-06-11 2003-07-16 Shin Etsu Handotai Europ Ltd Semiconductor defect etch
JP4694372B2 (ja) * 2003-12-03 2011-06-08 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ ウェハの表面粗さを改善する方法
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Sumco エピタキシャルウェーハの製造方法
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP2006005063A (ja) * 2004-06-16 2006-01-05 Sharp Corp 半導体装置、半導体装置の製造方法
US20060009011A1 (en) * 2004-07-06 2006-01-12 Gary Barrett Method for recycling/reclaiming a monitor wafer
JP2006100799A (ja) * 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
WO2006035894A1 (ja) * 2004-09-29 2006-04-06 Hoya Corporation 薄膜付基板の支持部材、薄膜付基板の収納容器、マスクブランク収納体、転写マスク収納体、及び薄膜付基板の輸送方法
JP2006191021A (ja) * 2004-12-30 2006-07-20 Siltron Inc シリコンウェハのd−欠陥評価用腐蝕液、及びこれを利用した評価方法
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
CN101371340B (zh) * 2006-01-20 2012-01-11 胜高股份有限公司 晶片的表面平滑方法和其装置
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Sumco シリコンウェーハの製造方法
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法
EP4047635A1 (de) 2021-02-18 2022-08-24 Siltronic AG Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2628424B2 (ja) * 1992-01-24 1997-07-09 信越半導体株式会社 ウエーハ面取部の研磨方法及び装置
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP2839801B2 (ja) 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JPH06232141A (ja) 1992-12-07 1994-08-19 Sony Corp 半導体基板の作成方法及び固体撮像装置の製造方法
US5340437A (en) 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
JP3669378B2 (ja) * 1994-09-08 2005-07-06 株式会社ニコン 光学素材及びその作製方法
JPH08264552A (ja) 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
EP0889510B1 (en) 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
JP3507628B2 (ja) * 1996-08-06 2004-03-15 昭和電工株式会社 化学的機械研磨用研磨組成物
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JPH11154655A (ja) 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5932022A (en) * 1998-04-21 1999-08-03 Harris Corporation SC-2 based pre-thermal treatment wafer cleaning process
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching

Also Published As

Publication number Publication date
US6376395B2 (en) 2002-04-23
WO2001052312A1 (en) 2001-07-19
US20020004305A1 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
TW501202B (en) Semiconductor wafer manufacturing process
JP5256195B2 (ja) シリコンウエハ及びその製造方法
TWI394204B (zh) 鍵合晶圓的製造方法
JP5238251B2 (ja) シリコンウエハ中の金属汚染低減のための方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6376335B1 (en) Semiconductor wafer manufacturing process
JP2004311526A (ja) 半導体基板およびその製造方法
JP5694413B2 (ja) 平滑なウェハの製造方法
JP2010153706A (ja) シリコンウエハ及びその製造方法
TW530325B (en) Semiconductor wafer manufacturing process
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP2003163335A (ja) 貼り合わせウェーハの製造方法
US6599603B1 (en) Silicon wafer
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2013048137A (ja) シリコンウェーハの製造方法
JP2001007063A (ja) シリコンウェーハの研磨方法及びこの方法により研磨されたシリコンウェーハ
JP2013201314A (ja) シリコンウェーハの製造方法
JP2013201303A (ja) シリコンウェーハの製造方法
JP4078822B2 (ja) シリコンウェーハの製造方法
JP2008166721A (ja) シリコンウエハ及びその製造方法
JP2002134516A (ja) シリコンウェーハおよびその製造方法
JP2004031845A (ja) ゲッタリング能力の評価方法