TW201542894A - 由矽構成的半導體晶圓和其製造方法 - Google Patents

由矽構成的半導體晶圓和其製造方法 Download PDF

Info

Publication number
TW201542894A
TW201542894A TW104114560A TW104114560A TW201542894A TW 201542894 A TW201542894 A TW 201542894A TW 104114560 A TW104114560 A TW 104114560A TW 104114560 A TW104114560 A TW 104114560A TW 201542894 A TW201542894 A TW 201542894A
Authority
TW
Taiwan
Prior art keywords
substrate wafer
less
front side
wafer
temperature
Prior art date
Application number
TW104114560A
Other languages
English (en)
Other versions
TWI553172B (zh
Inventor
Timo Mueller
Michael Gehmlich
Frank Faller
Dirk Waehlisch
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201542894A publication Critical patent/TW201542894A/zh
Application granted granted Critical
Publication of TWI553172B publication Critical patent/TWI553172B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種由單晶矽構成的半導體晶圓，其具有一前側並具有一後側，並且具有一剝蝕區，剝蝕區從所述前側向後側延伸，直到所述半導體晶圓的中心與邊緣之間平均不小於8微米且不大於18微米的深度，以及具有一鄰接所述剝蝕區、且在距所述前側30微米的距離處具有密度不小於2×109/立方公分的BMD的區域。一種製造所述半導體晶圓的方法，包括提供一由單晶矽構成的基板晶圓；和對基板晶圓進行RTA處理，該處理再分為一在由氬氣組成的氛圍中對基板晶圓所進行的第一熱處理，和一在由氬氣和氨組成的氛圍中對基板晶圓所進行的第二熱處理。

Description

由矽構成的半導體晶圓和其製造方法
本發明係關於一種由單晶矽構成的半導體晶圓，其具有一前側且具有一後側，並且具有從所述前側朝所述後側的方向延伸的剝蝕區(denuded zone)，以及一鄰接所述剝蝕區並具有特定BMD密度的區域。BMD(bulk micro defects(體微缺陷))是氧在單晶環境下的沉澱物，即所謂的氧沉澱物。本發明還關於一種製造所述半導體晶圓的方法。
剝蝕區是半導體晶圓涵蓋前側的區域，由於其沒有缺陷，其充分適合作為用於建構電子結構的環境。鄰接剝蝕區的具有BMD的區域十分重要，因為氧沉澱物係作為使雜質遠離剝蝕區的吸氣(getter)中心。
剝蝕區通常在高溫下通過熱處理基板晶圓(substrate wafer)來製造。RTA處理，即被稱為快速熱退火(rapid thermal anneal)的熱處理是特別適合的，因為在其過程中將基板晶圓以高的升溫速率加熱到目標溫度，以及在相對短的時間之後以高的降溫速率冷卻。藉助RTA處理來製造剝蝕區的時間花費相對短暫。
如果RTA處理在氮化氛圍(nitriding atmosphere)中 進行，那麼就可以促進接近剝蝕區的氧沉澱物的形成，因為在氮化過程中注入了空穴(vacancies)並且激發氧沉澱物的成核(nucleation)。氬氣和氨的混合物特別適合作為所述氛圍，因為RTA處理的目標溫度由此還可以在滑移(slip)發生頻率顯著降低的範圍中降低。相應的方法描述於例如US 2004/0053516 A1中。
所需基板晶圓的適當來源是由矽構成的單晶體，尤 其是根據CZ方法拉伸的。在所述方法中，將矽在由石英構成的坩堝中熔融，單晶體在種晶的末端生長，其係浸漬到所得熔融物中並且上升。坩堝材料被熔融物部分溶解，並以這種方式提供後續在基板晶圓中形成氧沉澱物所需的氧。
特定缺陷的形成係尤其取決於在製造單晶體期間的 比率V/G，使得更難以形成剝蝕區，或阻止剝蝕區的形成。如果在製造單晶體期間在熔融物與生長單晶之間的相位角下的拉伸速度V與軸向溫度梯度的比率V/G係界於下閾值與上閾值之間，那麼就不會發生所述缺陷的形成。所述缺陷形成是由點缺陷的特定過飽和所引起，這在所提及的條件下是不會實現的。如果比率V/G稍大於下閾值，以矽間隙為主，如果比率稍小於上閾值，則是以做為點缺陷類型的空穴為主。總體而言，可以區分出三個區，其中沒有點缺陷的有害過飽和佔優勢。[Pi]區以矽間隙為主，[Pv]區以空穴為主，OSF區以空穴為主且其中可以在氧氣中氧化之後形成堆積缺陷(stacking faults)。
製造可由其獲得完全由所提及的區中的僅一者組成 的基板晶圓的單晶體是複雜的並且不是非常經濟的。為了實現這一點，僅允許比率V/G在非常窄的界限內波動。這些界限很容易被超過，因為所述比率V/G沿著相介面通常不是恆定的。因此，更經濟的是最大可能程度地使用下閾值與上閾值之間的廊道(corridor)。在此條件下拉伸的單晶體通常會產生包含[Pi]區和[Pv]區的基板晶圓。
本發明之發明人使具有這些性質的基板晶圓在氬氣 和氨的混合物下經歷RTA處理，並且確認剝蝕區的深度在基板晶圓的中心與邊緣之間存在顯著差異。這種不均一的徑向過程是不利的，特別是對於其中的半導體晶圓在進一步加工以形成電子元件的過程中進行回研磨的應用。如果剝蝕區太深地延伸到半導體晶圓的內部，那麼可能發生其中形成氧沉澱物的區域在回研磨(grinding-back)期間被完全去除。那麼半導體晶圓就會缺乏必需的吸氣中心。本發明人更確認，氧沉澱物的密度在朝向半導體晶圓的中心平面的方向上僅適度增加。半導體晶圓的中心平面是半導體晶圓的前側與後側之間的虛擬平面(virtual plane)。因此，在回研磨期間，可能發生儘管保持具有氧沉澱物的區域，但氧沉澱物在所述區域中的密度過低，無法顯現出充分的吸氣效應。
US 2005/0054124 A1描述一種包括二階段RTA處理 的方法，其可得到具有剝蝕區的半導體晶圓，所述剝蝕區的深度從中心到邊緣都是相對恆定的。此外，所述半導體晶圓具有一鄰 接剝蝕區的區域，且在朝半導體晶圓中心平面的方向上具有幾乎恆定的氧沉澱物密度。
本發明的一個目的是提供一種半導體晶圓和其製造 方法，其相較於所引述的現有技術具有尤其關於氧沉澱物形成的優點。
所述目的係藉助一種由單晶矽構成的半導體晶圓來 實現，所述半導體晶圓具有一前側且具有一後側，並且具有一剝蝕區，該剝蝕區從所述前側向所述後側延伸，直至在所述半導體晶圓的中心與邊緣之間平均不小於8微米且不大於18微米的深度，並且具有一鄰接所述剝蝕區、且在距所述前側30微米的距離處具有密度不小於2×109/立方公分的BMD的區域。
所述半導體晶圓之特徵為一在從半導體晶圓的中心 到邊緣之間具有均一深度的剝蝕區。此外，鄰接剝蝕區的區域中的氧沉澱物或其核的密度在朝向半導體晶圓的中心平面的方向上快速上升，並且在接近相對於剝蝕區的邊界時已達到峰值密度。 BMD的峰值密度較佳為不小於4×109/立方公分，特別較佳為不小於7×109/立方公分。在將半導體晶圓回研磨到30微米的殘餘厚度的過程期間，BMD的峰值密度係不小於2×109/立方公分。所述半導體晶圓因此具有一鄰接剝蝕區的區域，其中BMD的密度在深度方向上快速上升。由於可獲得大量具有吸氣能力的直接接近剝蝕區的中心，所述區域係可構成所謂的鄰近的吸氣劑(getter)。
這種半導體晶圓係藉助包括被再區分的RTA處理的 方法製造。
所述目的係藉助一種製造由單晶矽構成的半導體晶 圓的方法來實現，包括：提供一由單晶矽構成的基板晶圓，所述基板晶圓含有濃度不小於4.5×1017個原子/立方公分並且不大於6.0×1017個原子/立方公分的間隙氧；對所述基板晶圓進行RTA處理，該處理再分為一在不低於1160℃並且不高於1190℃的溫度範圍中的第一溫度下對所述基板晶圓進行歷時不少於5秒並且不超過30秒的第一熱處理，其中所述基板晶圓的至少前側係暴露於由氬氣組成的氛圍；以及一在所述不低於1160℃並且不高於1190℃的溫度範圍中的第二溫度下對所述基板晶圓進行歷時不少於15秒並且不超過35秒的第二熱處理，其中所述基板晶圓的至少所述前側係暴露於由氬氣和氨組成的氛圍。
所提供的基板晶圓包含一或多個區，其中以矽間隙 為主，但低於會引起位錯環形成的過飽和。這個區較佳為[Pi]區。 形成位錯環的缺陷也被稱為A缺陷、L坑缺陷(L-pit defects)或位錯簇(dislocation clusters)。此外，所提供的基板晶圓較佳係包含至少一個區，其中以空穴為主，但低於引起空穴凝聚體形成的過飽和。基於空穴凝聚體形成的缺陷通常稱為COP缺陷、GOI缺陷或空隙缺陷(void defects)。以空穴為主並且具有所提性質的區是[Pv]區或OSF區。
如果基板晶圓包含至少一個[Pi]區、至少一個[Pv] 區，或至少一個[Pi]區、至少一個[Pv]區和至少一個OSF區，那麼將是特別較佳的。此外，半導體晶圓還可以具有一個區，其中以空穴為主並且存在GOI缺陷，只要其密度不大於1/平方公分即可。
基板晶圓係含有使用校準因數、根據新ASTM所得之 濃度為不小於4.5×1017個原子/立方公分且不大於6.0×1017個原子/立方公分的間隙氧。所述氧濃度應不小於4.5×1017個原子/立方公分，以便氧沉澱物可以按充足的數目和大小出現，以顯示所努力要實現的吸氣效應。氧濃度不應大於6.0×1017個原子/立方公分，以防止OSF缺陷在OSF區中形成。
單晶體中的間隙氧的濃度較佳為在一加諸於坩堝所 容納的熔融物上的水平磁場或CUSP磁場的幫助下設定。
基板晶圓較佳在RTA處理之前進行第一次拋光。所 述拋光較佳係以雙面拋光(double side polishing)形式實施，其過程中基板晶圓的前側和後側係同時進行拋光。在這種情況下獲得的材料去除(material removal)較佳為每側10微米至30微米。在RTA處理之後的這種拋光原則上是不推薦的，因為剝蝕區的厚度會因此顯著減小。
基板晶圓較佳為在RTA處理之前用氧化劑進行處 理，以在基板晶圓的前側上獲得比自然氧化物層的厚度更厚的化學製造的氧化物層。化學製造的氧化物層的厚度較佳為3奈米到8奈米。所述氧化劑較佳為臭氧。化學製造的氧化物層在RTA處理期間保護前側免於污染，並且防止前側的粗糙度由於RTA處理而 升高到不欲的程度。
基板晶圓的RTA處理包括將基板晶圓加熱到不低於 1160℃並且不高於1190℃的溫度範圍中的溫度、較佳為到1175℃的溫度，並且在第一熱處理期間保持基板晶圓在這個溫度下歷時不少於5秒且不大於30秒。第一熱處理的持續時間具有特別的重要性。持續時間越久，鄰接剝蝕區的區域中的氧沉澱物的峰值密度就會越大，且氧沉澱物密度從相對於剝蝕區的邊界在朝基板晶圓的中心平面的方向上將上升得越快。然而，持續時間不應長於30秒，因為在更長久的持續時間下，氧沉澱物的峰值密度會再次出現在基板晶圓的更內部。
基板晶圓以較佳為不小於50℃/秒且不大於95℃/ 秒的升溫速率從較佳為在550℃到650℃範圍中的起始溫度加熱。 75℃/秒的升溫速率是特別較佳的。所述第一熱處理係以使基板晶圓的前側暴露於第一氛圍，其為氬氣氛圍的方式進行。第一熱處理可以進行以使基板晶圓的後側也暴露於所述第一氛圍。或者，基板晶圓的後側可以暴露於不同於氬氣氛圍而是例如氮氣氛圍的氛圍。
在第一熱處理之後，在所述不低於1160℃並且不高 於1190℃的溫度範圍中的溫度下進行一第二熱處理，且保持基板晶圓在這個溫度下歷時不小於15秒並且不大於35秒。較佳為基板晶圓在第一熱處理期間的溫度係與基板晶圓在第二熱處理期間的溫度相同。較佳地，RTA處理係以使基板晶圓的溫度在第一與第 二熱處理之間不脫離所述的溫度範圍的方式進行。在兩個熱處理之間保持基板晶圓在所述溫度範圍中是有利的，因為這樣防止了基板晶圓暴露於相對大的溫度波動。那樣可保護基板晶圓免於形成滑移、並且免於點缺陷擴散的不利影響。所述第一與第二熱處理之間的時間較佳為不大於1秒。
第二熱處理係以使基板晶圓的前側暴露於第二氛 圍，其由氬氣和氨的混合物組成的方式進行。第二熱處理可以進行以使基板晶圓的後側也暴露於第二氛圍。或者，基板晶圓的後側可以暴露於不同於第二氛圍而是例如氮氣氛圍的氛圍。
在第二氛圍中，氬氣：氨的比率較佳為10：1到10： 20。流速較佳為5至25標準公升/分鐘(standard liter per minute，slm)。
在第二熱處理之後，將基板晶圓快速冷卻到不大於 350℃的溫度。降溫速率較佳為不小於25℃/秒並且不大於50℃/秒。35℃/秒的降溫速率是特別較佳的。
在第二熱處理的過程中，在基板晶圓的前側上產生 一含有氮氧化矽的層。所述層較佳為通過蝕刻而去除。所用蝕刻劑較佳為含有不小於0.5體積%並且不大於1.5體積%氟化氫的水性蝕刻劑。藉助對基板晶圓的前側進行無混濁(haze-free)拋光來去除氮氧化矽(silicon oxynitride)層並非便利的，因為這會增加前側的粗糙度，並且產生顆粒。
亦較佳的是在蝕刻基板晶圓之前拋光基板晶圓的邊 緣。出於拋光邊緣的目的，可以例如經由抽吸裝置(吸盤(chuck))而在前側或後側處固持基板晶圓。氮氧化矽層的存在係保護基板晶圓的表面不會在拋光邊緣的過程中被缺陷損壞，所述缺陷稱為拋光誘導的缺陷(PID，polishing induced defects)。
在蝕刻基板晶圓之後，較佳為對基板晶圓的前側進 行二次拋光。第二拋光較佳為以無混濁拋光形式進行，其中僅對前側拋光，並且材料去除較佳為不大於0.5微米。
以下基於實施例並且參考附圖進一步解釋本發明。
圖1所示為基於兩個實施例(B1和B2)和兩個比較實施例(V1和V2)的剝蝕區深度的徑向分佈輪廓。DZ1表示在經熱處理的基板晶圓的中心與邊緣之間的特定徑向位置r處的剝蝕區的平均深度。
圖2所示為基於實施例(B1和B2)和比較實施例(V1和V2)的BMD的密度分佈，作為其距經熱處理的基板晶圓的前側的距離D的函數，其中說明了各實施例和比較實施例的基板晶圓的中心的分佈。
圖3所示為基於實施例(B1和B2)和比較實施例(V1和V2)的BMD的密度分佈，作為距經熱處理的基板晶圓的中心的徑向位置r的函數。
提供由單晶矽構成的直徑是300毫米的基板晶圓。每 個基板晶圓含有濃度5.3×1017個原子/立方公分的間隙氧，和從中心向外延伸並且以空穴為主的區，以及鄰接所述區並延伸到基板晶圓的邊緣、且以矽間隙為主的[Pi]區。使拋光狀態下的基板晶圓經歷RTA處理，其在兩個實施例的基板晶圓的情況下係根據本發明進行。比較實施例V1係經配置為使得RTA處理在無第一熱處理的情況下並在其它方面相同的條件下進行。比較實施例V2係如實施例B1和B2般配置，但第一熱處理的持續時間更長。
將實施例B1和B2以及比較實施例V2的基板晶圓以 75℃/秒的升溫速率加熱到1175℃的溫度，並且在這個溫度下在氬氣氛圍中熱處理歷時(第一熱處理)15秒(實施例B1)、30秒(實施例B2)和45秒(比較實施例V2)。之後，在相同溫度並且在無間歇溫度變化的情況下在1：1比率的氬氣和氨的氛圍中進行第二熱處理歷時15秒。然後將基板晶圓以35℃/秒的降溫速率冷卻。
為了檢測BMD和其密度，使經熱處理的基板晶圓進行沉澱熱處理，在其過程中BMD呈現為生長到可檢測的大小。沉澱熱處理係在氮氣下進行，且包括首先在歷時3小時中將基板晶圓加熱到780℃的溫度，然後在歷時16小時中加熱到1000℃的溫度。在裂縫(fracture)邊緣處使用來自Raytex Corporation的MO441型檢測儀器藉助鐳射散射進行BMD檢測。
如從圖1可明顯看出的，剝蝕區深度的徑向分佈輪廓 在免除第一熱處理(比較實施例V1)時比在採用根據本發明的程序(實施例B1和B2)時顯著更不均一。
圖2顯示BMD的峰值密度在免除第一熱處理時顯著 更低。此外，第一熱處理的持續時間越久(實施例B1和B2)，BMD密度在深度方向上的初始上升越快。BMD的峰值密度同樣隨第一熱處理的持續時間而上升。然而，45秒的第一熱處理持續時間不再是有利的，因為發現BMD的峰值密度會出現在基板晶圓內的更深處(比較實施例V2)。
圖3揭示BMD密度的徑向分佈輪廓在免除第一熱處 理時處於顯著較低的水準，且第一熱處理的持續時間越久，水準就越高。

Claims (11)

  1. 一種由單晶矽構成的半導體晶圓，其具有一前側且具有一後側，並具有一剝蝕區(denuded zone)，該剝蝕區從所述前側向所述後側延伸，直到在所述半導體晶圓的中心與邊緣之間平均不小於8微米(μm)且不大於18微米的深度，以及具有一鄰接所述剝蝕區、且在距所述前側30微米的距離處具有密度不小於2×109/立方公分(cm3)的BMD的區域。
  2. 如請求項1所述的半導體晶圓，其中在鄰接所述剝蝕區的所述區域中，存在不小於4×109/立方公分的BMD峰值密度。
  3. 一種製造由單晶矽構成的半導體晶圓的方法，其包括：提供一由單晶矽構成的基板晶圓(substrate wafer)，其中所述基板晶圓含有濃度不小於4.5×1017個原子/立方公分並且不大於6.0×1017個原子/立方公分的間隙氧；對所述基板晶圓進行RTA處理，該處理再分為一在不低於1160℃並且不高於1190℃的溫度範圍中的第一溫度下對所述基板晶圓進行歷時不少於5秒且不超過30秒的第一熱處理，其中所述基板晶圓的至少前側係暴露於由氬氣組成的氛圍；以及一在所述不低於1160℃並且不高於1190℃的溫度範圍中的第二溫度下對所述基板晶圓進行歷時不少於15秒且不超過35秒的第二熱處理，其中所述基板晶圓的至少所述前側係暴露於由氬氣和氨組成的氛圍。
  4. 如請求項3所述的方法，其中將所述基板晶圓在所述第一熱處理之前以不小於50℃/秒且不大於95℃/秒的升溫速率加熱到所述第一溫度，並且在所述第二熱處理之後以不小於25℃/ 秒且不大於50℃/秒的降溫速率從所述第二溫度冷卻。
  5. 如請求項3或4所述的方法，其中所述由氬氣和氨組成的氛圍的氬氣對氨的比率不小於10：20且不大於10：1。
  6. 如請求項3或4所述的方法，其中所述第二熱處理係在所述第一熱處理之後不大於1秒的時間內進行，且所述基板晶圓的溫度在第一與第二熱處理之間係保持在不低於1160℃且不高於1190℃的溫度範圍中。
  7. 如請求項3或4所述的方法，更包括在所述RTA處理之前進行雙面拋光(double side polishing)，在雙面拋光過程中基板晶圓的前側和後側係同時拋光，且獲得的材料去除(material removal)在每側為10微米到30微米。
  8. 如請求項3或4所述的方法，更包括在所述RTA處理之前以氧化劑處理所述基板晶圓，以便在基板晶圓的前側上獲得一比自然氧化物層的厚度更厚的化學製造的氧化物層。
  9. 如請求項3或4所述的方法，更包括在所述RTA處理之後經由使用一含有不小於0.5體積%且不大於1.5體積%氟化氫的水性蝕刻劑蝕刻所述基板晶圓，將氮氧化矽層從所述基板晶圓的前側去除。
  10. 如請求項9所述的方法，更包括在去除所述氮氧化矽層之前拋光所述基板晶圓的邊緣。
  11. 如請求項9所述的方法，更包括在去除所述氮氧化矽層之後無混濁(haze-free)拋光所述基板晶圓的前側，其中獲得不大於0.5微米的材料去除。
TW104114560A 2014-05-09 2015-05-07 由矽構成的半導體晶圓和其製造方法 TWI553172B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014208815.1A DE102014208815B4 (de) 2014-05-09 2014-05-09 Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium

Publications (2)

Publication Number Publication Date
TW201542894A true TW201542894A (zh) 2015-11-16
TWI553172B TWI553172B (zh) 2016-10-11

Family

ID=54336593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114560A TWI553172B (zh) 2014-05-09 2015-05-07 由矽構成的半導體晶圓和其製造方法

Country Status (7)

Country Link
US (1) US9230798B2 (zh)
JP (1) JP6293087B2 (zh)
KR (1) KR101653345B1 (zh)
CN (1) CN105097891B (zh)
DE (1) DE102014208815B4 (zh)
SG (1) SG10201503181VA (zh)
TW (1) TWI553172B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
CN108660513A (zh) * 2017-03-28 2018-10-16 上海新昇半导体科技有限公司 一种减少晶片缺陷的设备及方法
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
JP7388434B2 (ja) 2019-04-16 2023-11-29 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
EP3929334A1 (de) * 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430499B2 (ja) * 1996-08-09 2003-07-28 三菱住友シリコン株式会社 半導体ウェ−ハおよびその製造方法
JPH10180747A (ja) * 1996-12-24 1998-07-07 Tokyo Seimitsu Co Ltd ウェーハ製造システム
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
JP3614071B2 (ja) * 2000-02-10 2005-01-26 三菱住友シリコン株式会社 半導体ウェーハの表面処理方法及び半導体ウェーハ
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
JP2003257882A (ja) * 2002-03-07 2003-09-12 Shin Etsu Handotai Co Ltd 半導体ウエーハの熱処理装置および熱処理方法
JP4366956B2 (ja) * 2003-02-19 2009-11-18 株式会社Ｓｕｍｃｏ 高品質ウェーハおよびその製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5205840B2 (ja) * 2007-07-06 2013-06-05 信越半導体株式会社 半導体基板の製造方法
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
DE102009025243B4 (de) * 2009-06-17 2011-11-17 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
JP2012119528A (ja) * 2010-12-01 2012-06-21 Tokyo Electron Ltd 窒化シリコン膜のエッチング方法、エッチング装置及び記憶媒体
JP2012142455A (ja) * 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP5641537B2 (ja) * 2011-03-22 2014-12-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013201314A (ja) * 2012-03-26 2013-10-03 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
DE112013005512B4 (de) * 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung

Also Published As

Publication number Publication date
JP2015216375A (ja) 2015-12-03
TWI553172B (zh) 2016-10-11
DE102014208815B4 (de) 2018-06-21
US20150325433A1 (en) 2015-11-12
DE102014208815A1 (de) 2015-11-12
US9230798B2 (en) 2016-01-05
SG10201503181VA (en) 2015-12-30
CN105097891B (zh) 2018-05-29
KR20150128574A (ko) 2015-11-18
CN105097891A (zh) 2015-11-25
KR101653345B1 (ko) 2016-09-02
JP6293087B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR101657351B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
US20020127766A1 (en) Semiconductor wafer manufacturing process
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
CN114182355B (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP2010003922A (ja) シリコンウェーハの製造方法
JP5565079B2 (ja) Ｓｏｉウェーハの製造方法
JP6052188B2 (ja) シリコン単結晶ウェーハの熱処理方法
TWI694183B (zh) 由單晶矽製成的半導體晶圓
JP2013030723A (ja) シリコンウェーハの製造方法
CN106048732A (zh) 硅晶片的制造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2001284362A (ja) シリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法