JP4240403B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP4240403B2
JP4240403B2 JP2005516206A JP2005516206A JP4240403B2 JP 4240403 B2 JP4240403 B2 JP 4240403B2 JP 2005516206 A JP2005516206 A JP 2005516206A JP 2005516206 A JP2005516206 A JP 2005516206A JP 4240403 B2 JP4240403 B2 JP 4240403B2
Authority
JP
Japan
Prior art keywords
silicon wafer
cleaning
epitaxial
wafer
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005516206A
Other languages
English (en)
Other versions
JPWO2005057640A1 (ja
Inventor
泰夫 福田
誠 竹村
幸一 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2005057640A1 publication Critical patent/JPWO2005057640A1/ja
Application granted granted Critical
Publication of JP4240403B2 publication Critical patent/JP4240403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/913Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明はエピタキシャルウェーハの製造方法、詳しくはシリコンウェーハの表面にエピタキシャル膜を成膜するエピタキシャルウェーハの製造方法に関する。
エピタキシャルウェーハは、シリコンウェーハの表面にエピタキシャル成長によるエピタキシャル膜が成膜されたものである。近年、MOSメモリデバイスの高集積化に伴い、α粒子によるメモリの誤動作(ソフトエラー)やCMOS・ICにおけるラッチアップが無視できなくなっている。これらの問題解決に、エピタキシャル膜を有するエピタキシャルウェーハが有効であることが認識されており、最近ではCMOS・ICの製造にエピタキシャルウェーハが積極的に使用されている。
エピタキシャル膜の成膜の前に実施される洗浄には、非特許文献1に記載の通り、H/NHOH液に代表されるアルカリ洗浄およびH/HCl液に代表される酸洗浄が実施されている。これにより、シリコンウェーハの表裏面のパーティクルおよび金属不純物が除去される。
また、これらの洗浄は、数十枚の単位で洗浄可能なバッチ式の洗浄装置を使用して実施されている。バッチ式の洗浄装置を使用しての洗浄は、短時間でシリコンウェーハの表裏面の洗浄が処理できるメリットがある。
志村忠夫著、半導体シリコン結晶工学、初版、日本国、丸善株式会社、1993年9月30日発行、p125−p128
上記バッチ式の洗浄装置を使用して、シリコンウェーハについて上記洗浄液を用いると、この液による自然酸化膜が残存する。このときの自然酸化膜の厚みは15Åである。そして、自然酸化膜が形成されたシリコンウェーハについて、エピタキシャル成膜前の水素ベークを施す。これにより、シリコンウェーハの表面の自然酸化膜は、水素と反応してエッチングされる。
しかしながら、この水素ベーク時においては、シリコンウェーハの裏面は、サセプタと接触している。しかも、このシリコンウェーハの最外周部から裏面に対しては水素ガスの流れが悪くなっている。このため、シリコンウェーハ裏面のサセプタとの接触部およびシリコンウェーハの最外周部に残存する自然酸化膜はエッチングされない。しかも、この部分の自然酸化膜は粗い形状を有する状態で残存している。この結果、鏡面加工されたシリコンウェーハの上記部分にくもりがかかったような白いむら(以下クモリという)が発生する。
また、シリコンウェーハの表面においても自然酸化膜が残存していることがある。そして、この状態でシリコンウェーハ表面にエピタキシャル膜を成膜すると、シリコンの原子配列が崩れ、積層欠陥(Stacking Fault)が発生してしまう。
さらに、上記バッチ式の洗浄装置を使用すると、洗浄液中に大量のシリコンウェーハが浸漬される結果として、洗浄液に汚れが生じ、シリコンウェーハの表面にパーティクルなどが残存してしまうことがある。この後、シリコンウェーハの表面にエピタキシャル膜を成膜すると、エピタキシャルウェーハ表面に、異物を中心に突起状に異常成長したマウンド(Mound)が発生してしまう。これらの積層欠陥およびマウンドは、デバイス作製時の不良の原因となる。
この発明は、このような問題点に鑑みなされたもので、デバイス作製時の不良の原因となるマウンドおよび積層欠陥の発生数を低減するエピタキシャルウェーハの製造方法を提供することを目的とする。
また、この発明は、エピタキシャルウェーハの製造方法において、エピタキシャルウェーハの裏面に発生する円周状のクモリの発生を防止するエピタキシャルウェーハの製造方法を提供することを目的とする。
さらに、シリコンウェーハの表裏面について、それぞれ異なる状態に処理できるエピタキシャルウェーハの製造方法を提供することを目的とする。
第1の発明は、シリコンウェーハの表裏面をSC−1液およびSC−2液で洗浄する洗浄工程の後に、このシリコンウェーハの裏面を撥水面となるように洗浄する撥水面洗浄と、このシリコンウェーハの表面を親水面となるように洗浄する親水面洗浄とを同時に実施し、この後、このシリコンウェーハの表面にエピタキシャル成長によりエピタキシャル層を成膜するエピタキシャルウェーハの製造方法である。
SC(Standard Cleaning)−1液は、アンモニア水溶液(NH OH)と過酸化水素水(H )と水(H O)との混合液である。また、SC−2液は、塩酸水溶液(HCl)と過酸化水素水(H )と水(H O)との混合液である。
シリコンウェーハの表面にエピタキシャル成長によりエピタキシャル層を成膜する前に、洗浄工程の後に撥水面洗浄と親水面洗浄とを実施する。
撥水面洗浄は、シリコンウェーハの裏面を撥水面になるように洗浄する。
親水面洗浄は、シリコンウェーハの表面を親水面となるように洗浄する。親水面となるような洗浄には、例えば、スポンジブラシによる洗浄と純水洗浄との組み合わせ等のSi表面が親水性となる洗浄が挙げられる。又、親水性となる洗浄であればHF溶液と純水とO 水等の組み合わせ等洗浄種は問わない。
第1の発明に係るエピタキシャルウェーハの製造方法にあっては、エピタキシャル膜成長前に、シリコンウェーハの表裏面に対してSC−1液およびSC−2液による洗浄を行う。
そして、シリコンウェーハの裏面は撥水面となるように洗浄する。これにより、シリコンウェーハの裏面の自然酸化膜が除去され、シリコンウェーハの裏面のクモリ発生も低減できる。
また、シリコンウェーハの表面を親水面になるように洗浄する。これにより、シリコンウェーハの表面は、パーティクルを吸着せず、このパーティクルから成長するマウンドの発生も低減することができる。
したがって、表面と裏面とで接触角が異なるシリコンウェーハを得ることができる。
接触角とは、水などの静止液体の自由表面が、シリコンウェーハの面に接触している時に、液面とシリコンウェーハの面とのなす角をいう。
また、撥水面洗浄および親水面洗浄を同時に実施する。これにより、エピタキシャルウェーハの製造のスループットが向上する。
撥水面洗浄および親水面洗浄を同時に実施するためには、枚葉式の洗浄装置を使用する。
第2の発明は、上記親水面の接触角は20°以下、上記撥水面の接触角は30°以上とする請求項1に記載のエピタキシャルウェーハの製造方法である。
親水面の接触角は20°以下である。また、撥水面の接触角は30°以上であれば、最大接触角は特に限定されない。
第2の発明に係るエピタキシャルウェーハの製造方法にあっては、シリコンウェーハの表面を親水面になるように洗浄する。これにより、シリコンウェーハ表面にはパーティクルが付着しにくくなる。よって、このパーティクルから成長してマウンドの発生を低減することができる。
また、シリコンウェーハの裏面を撥水面になるように洗浄する。これにより、シリコンウェーハの裏面には、自然酸化膜が形成されにくい。よって、この自然酸化膜の形成によるクモリ(白いむら)の発生を低減することができる。
第3の発明は、上記親水面洗浄は、スポンジブラシでの洗浄と純水洗浄とを組み合わせた洗浄である請求項1または請求項2に記載のエピタキシャルウェーハの製造方法である。
スポンジブラシとは、ブラシの柄に植え付けられたブラシ材がスポンジであるものをいう。
第3の発明に係るエピタキシャルウェーハの製造方法にあっては、スポンジブラシを用いて純水を供給して洗浄すると、シリコンウェーハの表面の自然酸化膜はそのまま残存し、パーティクルは除去される。これにより、シリコンウェーハの表面が親水面となる。親水面となったシリコンウェーハの表面にはパーティクルが付着しにくくなる。これにより、エピタキシャルを成膜したときのマウンドの発生を低減することができる。
第4の発明は、上記撥水面洗浄は、HF溶液またはBHF溶液を用いる洗浄である請求項1〜請求項3のいずれか1項に記載のエピタキシャルウェーハの製造方法である。
第4の発明に係るエピタキシャルウェーハの製造方法にあっては、シリコンウェーハの裏面は、HF溶液またはBHF溶液により洗浄される。これにより、シリコンウェーハの裏面の自然酸化膜が除去され、その表裏面が撥水面となる。そして、エピタキシャル膜成膜時のシリコンウェーハ裏面のクモリおよびその表面の積層欠陥発生を低減することができる。
これらの発明によれば、シリコンウェーハの表面にエピタキシャル膜を成膜する前に、シリコンウェーハの表面を親水面になるように洗浄する。また、シリコンウェーハの裏面は撥水面となるように洗浄する。これにより、シリコンのエピタキシャル膜を成膜した後のシリコンウェーハの表面に発生するマウンドを低減することができる。また、シリコンウェーハの裏面のクモリ発生を低減することができる。しかも、表面と裏面とで接触角が異なるシリコンウェーハ、すなわち、表面が親水面であり、裏面が撥水面であるシリコンウェーハを得ることができる。
以下、この発明の一実施例を、図1から図4を参照して説明する。
まず、この発明の実施例1を図1および図2を参照して説明する。
ここでは、シリコンウェーハの表面を撥水面、裏面も撥水面となるように洗浄した後、エピタキシャル成長によりエピタキシャル膜を成膜するエピタキシャルウェーハの製造方法について説明する。本実施例に係るエピタキシャルウェーハの製造方法は、図1に示すフローチャートに基づいて行われる。
まず、図1のS101工程に示すように、CZ(チョクラルスキー)法により育成されたシリコンインゴットからスライスした口径8インチのシリコンウェーハを準備する。
次に、図1のS102工程に示すように、スライスされたシリコンウェーハは面取り工程で、その周縁部が面取り用の砥石を用いて所定形状に面取りされる。その結果、シリコンウェーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。
続く図1のS103工程に示すラッピング工程においては、ラップ盤により面取りウェーハについてのラップ加工を施す。
そして、次の図1のS104工程に示すエッチング工程では、ラップドウェーハを所定のエッチング液(混酸またはアルカリ+混酸)に浸漬し、ラップ加工での歪み、面取り工程などの歪みなどを除去する。この場合、通常片面で20μm、両面で40μm程度をエッチングする。
その後、図1のS105工程に示すように、必要に応じシリコンウェーハにドナーキラー熱処理工程を施す。
次いで、図1のS106工程に示すように、このシリコンウェーハを、両面研磨法を使用してシリコンウェーハ11の表面および裏面に鏡面研磨を施す。
そして、図1のS107工程から図1のS109工程に示す下記の第1の洗浄工程、第2の洗浄工程および第3の洗浄工程を順次実施する。
この後、図1のS110工程に示すように、平坦化されたシリコンウェーハの表面にシリコンのエピタキシャル膜を成長させる。すなわち、原料ガスであるトリクロルシランを、キャリアガスであるHガスと必要に応じたドーパントガスとともに反応炉へ導入し、1000〜1200℃の高温に熱せられたシリコンウェーハ上に、原料ガスの熱分解または還元によって生成されたシリコンを、反応速度0.5〜6.0μm/分で成長させる。
最後に、図1のS111工程に示すように、エピタキシャル成長の後処理洗浄工程を行う。具体的には、エピタキシャル成長前の第1の洗浄工程と同じRCA洗浄(SC−1液による洗浄およびSC−2液による洗浄)である。
以上の工程により、エピタキシャルウェーハを完成させる。
次に、図2を参照して、第2の洗浄工程および第3の洗浄工程について詳細に説明する。
第1の洗浄工程は、まず、シリコンウェーハの表裏面をSC−1液(アルカリ洗浄)で洗浄し、この後、SC−2液(酸洗浄)で洗浄する工程である。
SC−1液は、アンモニア水溶液:過酸化水素水:水=1:5:50の比(容量比)で作製し、50〜85℃で洗浄する。このSC−1洗浄により、シリコンウェーハの表裏面に付着したパーティクルが除去される。
また、SC−2液は、塩酸水溶液:過酸化水素水:水=1:1:100〜1:1:5の比(容量比)で作製し、常温(室温)〜70℃で洗浄する。このSC−2洗浄により、シリコンウェーハの表裏面の金属不純物が除去される。
次に、図2に示すように、シリコンウェーハの表裏面について第2および第3の洗浄工程を実施する。これらの工程は、図5に示す枚葉式の洗浄装置を用いて実施する。
図5に示す枚葉式の洗浄装置には、シリコンウェーハ11の表面をブラシ洗浄するためのスポンジブラシ13と、シリコンウェーハ11の表面または裏面に純水を供給する純水供給管14、16と、シリコンウェーハ11の表面または裏面にHF溶液を供給するHF溶液供給管15、17などを備えている。また、シリコンウェーハ11のエッジ部分を固定するエッジチャック12が設けられている。バキュームチャック方式ではシリコンウェーハの裏面を吸着する際にその裏面に汚れを生じさせる。しかし、エッジチャック12であれば、チャックとの接触部分がシリコンウェーハ11のエッジ部であるため、シリコンウェーハ11の表裏面を汚染させることはない。さらに、シリコンウェーハ11の周囲にはカバー18が設けられている。
次に、シリコンウェーハ11裏面の第2の洗浄工程について具体的に説明する。
まず、シリコンウェーハ11を図5に示す枚葉式の洗浄装置にセットし、エッジチャック12でシリコンウェーハ11を固定する。そして、図2のS201工程に示すように、シリコンウェーハ11の裏面について、純水供給管16から純水を噴出して、純水で10秒間リンスする。
次いで、図2のS202工程に示すように、シリコンウェーハ11の裏面について、HF溶液供給管17からHF溶液を噴出して、3wt%の20℃のHF溶液で洗浄する。
この後、図2のS203工程に示すように、シリコンウェーハ11の裏面について、純水供給管16から純水を噴出して、純水で30秒間リンスする。
最後に、図2のS204工程に示すように、シリコンウェーハ11の裏面について、スピン乾燥させて、第2の洗浄工程を完了させる。
以上の第2の洗浄工程により、シリコンウェーハ11の裏面は撥水面になる。このときの撥水面(裏面)の接触角は30°以上である。
次いで、シリコンウェーハ11表面の第3の洗浄工程について具体的に説明する。
まず、図2のS211工程に示すように、枚葉式の洗浄装置にセットされているシリコンウェーハ11の表面について、純水供給管14から純水を噴出して、純水で10秒間リンスする。
次いで、図2のS212工程に示すように、純水供給管14から純水を噴出して、シリコンウェーハ11の表面を純水で30秒間リンスする。このとき、スポンジブラシ13を使用して、シリコンウェーハ11の表面をスクラブしながら純水でリンスする。
この後、図2のS213工程に示すように、純水供給管14から純水を噴出して、純水で10秒間リンスする。このときは、スポンジブラシ13を使用せず、純水でリンスする。
さらに、図2のS214工程に示すように、シリコンウェーハ11の表面について、HF溶液供給管15からHF溶液を噴出して、3wt%の20℃のHF溶液で洗浄する。
さらに、図2のS215工程に示すように、シリコンウェーハ11の表面について、純水供給管14から純水を噴出して、純水で30秒間リンスする。
最後に、図2のS216工程に示すように、シリコンウェーハ11の表面にスピン乾燥を2分実施させて、第3の洗浄工程を完了させる。
以上の第3の洗浄工程により、シリコンウェーハ11の表面も撥水面になる。このときの撥水面の接触角(表面)は30°以上である。
図5に示す枚葉式の洗浄装置を使用すれば、上記第2の洗浄工程および第3の洗浄工程は同時に実施することもできる。第2の洗浄工程および第3の洗浄工程を同時に実施することにより、エピタキシャルウェーハ製造のスループットは向上する。
また、上記洗浄装置内にシリコンウェーハ11の表裏面を反転させる機構を付加するなどしてもよい。これにより、シリコンウェーハ11の表裏面が逆転した状態でも洗浄できる。また、第2の洗浄工程を、第3の洗浄工程の後に変更することも可能となる。
以上の第1から第3の洗浄工程により、シリコンウェーハ11の表裏面のパーティクルおよび金属不純物が除去されるとともに、シリコンウェーハ11の表裏面のそれぞれが撥水面となる。シリコンウェーハ11が撥水面になると、自然酸化膜が少なくなる。このときの自然酸化膜の厚さは10Å以下である。この後、シリコンウェーハ11の表面にシリコンのエピタキシャル成長によりエピタキシャル層を成膜すると、シリコンウェーハ11の表面に発生する積層欠陥を低減することができる。また、シリコンウェーハ11の裏面に発生するクモリ(白いむら)を低減できる。
次に、上記の製造方法により製造されたエピタキシャルウェーハの実験の結果を報告する。
上述の図1のS101工程〜図1のS111工程を経て作製されたエピタキシャルウェーハ表裏面の欠陥評価を、第2の洗浄工程および第3の洗浄工程を行わない従来のエピタキシャルウェーハと比較して報告する。この結果を表1に示す。
なお、表1のパーティクル数、マウンドの欠陥数、積層欠陥の数は、25枚のシリコンウェーハ11を測定し、これらの総数をシリコンウェーハ1枚あたりにそれぞれ徐した数である。パーティクル数は、SP−1(パーティクルカウンタ)を使用し、しきい値を0.1μmとして測定した。マウンドの欠陥数、積層欠陥の数、クモリも、SP−1を使用して測定した。
Figure 0004240403
以上の実験の結果より、本発明のエピタキシャルウェーハの製造方法について、シリコンウェーハ11表面のパーティクル数および積層欠陥数が低減することが明らかとなった。また、シリコンウェーハ11裏面側のクモリ発生率が低減することも明らかとなった。
次に、この発明の実施例2を図3および図4を参照して説明する。
本実施例に係るエピタキシャルウェーハの製造方法は、上記実施例1に係るエピタキシャルウェーハの製造方法に対して以下の変更を加えたものである。すなわち、エピタキシャル膜の成長前に、シリコンウェーハ11の表面を親水面となるように洗浄したことである。
具体的には、図3のS301工程〜図3のS306工程まで上記実施例1と同様の工程を実施する。この後、図3のS307工程〜図3のS309工程に示す第4の洗浄工程、第5の洗浄工程および第6の洗浄工程を順次実施する。第4の洗浄工程は、上記実施例1の第1の洗浄工程と同じである。次いで、シリコンウェーハ11の裏面に対して第5の洗浄工程を行う。なお、第5の洗浄工程(図4に示すS401工程〜S404工程)は、上記実施例1の第2の洗浄工程(図2に示すS201工程〜S204工程)と同じである。この後、シリコンウェーハ11の表面について下記の第6の洗浄工程を実施する。
次いで、図3のS310工程に示すように、シリコンウェーハ11の表面にエピタキシャル膜を成長させる。最後に、図3のS311工程に示すように、エピタキシャル成長の後処理洗浄工程を行い、エピタキシャルウェーハを完成させる。
ここで、シリコンウェーハ11表面の第6の洗浄工程について詳細に説明する。
図5に示す枚葉式の洗浄装置にセットされているシリコンウェーハ11の表面について、図4のS411工程に示すように、純水で10秒間リンスする。
次いで、図4のS412工程に示すように、シリコンウェーハ11の表面について、純水供給管14から純水を噴出して30秒間リンスする。このとき、スポンジブラシ13を使用して、シリコンウェーハ11の表面をスクラブしながら純水でリンスする。
この後、図4のS413工程に示すように、シリコンウェーハ11の表面について、純水供給管14から純水を噴出して10秒間リンスする。このときは、スポンジブラシ13を使用せずに、純水でリンスする。
最後に、図4のS414工程に示すように、シリコンウェーハ11の表面について、スピン乾燥させて、第6の洗浄工程を完了させる。
以上の第6の洗浄工程により、シリコンウェーハ11の表面が親水面になる。このときの親水面(表面)の接触角は20°以下である。
以上の第4から第6の洗浄工程により、シリコンウェーハ11の表裏面のパーティクルおよび金属不純物が除去されるとともに、シリコンウェーハ11の表面は親水面となり、その裏面は撥水面となる。シリコンウェーハ11の表面が親水面になると、パーティクルは吸着しない。また、シリコンウェーハ11の裏面が撥水面になると、自然酸化膜も少なくなる。このときの自然酸化膜の厚さは10Å以下である。
そして、シリコンウェーハ11の表面にエピタキシャル成長によりエピタキシャル層を成膜すると、シリコンウェーハ11の表面にパーティクルから成長するマウンドを低減することができる。また、シリコンウェーハ11裏面のクモリ発生も低減することができる。
次に、上記の製造方法により製造されたエピタキシャルウェーハの実験の結果を報告する。
上述の図3のS301工程〜図3のS311工程を経て作製されたエピタキシャルウェーハ表裏面の欠陥評価を、第5の洗浄工程および第6の洗浄工程を行わない従来のエピタキシャルウェーハと比較して報告する。この結果を表2に示す。
なお、測定の条件は、上記実施例1と同様である。
Figure 0004240403
以上の実験の結果より、本発明のエピタキシャルウェーハの製造方法について、シリコンウェーハ11表面のパーティクル数およびマウンド数が低減することが明らかとなった。また、シリコンウェーハ11裏面側のクモリ発生率が低減することも明らかとなった。
この発明の実施例1に係るエピタキシャルウェーハの製造方法を示すフロー図である。 図1に示すエピタキシャルウェーハの製造方法における詳細な洗浄工程を示すフロー図である。 この発明の実施例2に係るエピタキシャルウェーハの製造方法を示すフロー図である。 図3に示すエピタキシャルウェーハの製造方法における詳細な洗浄工程を示すフロー図である。 この発明の実施例1および実施例2に係るエピタキシャルウェーハの製造方法における枚葉式洗浄装置の構成の一部を示す側面図である。
符号の説明
11 シリコンウェーハ、
13 スポンジブラシ、
14,16 純水供給管、
15,17 HF溶液供給管

Claims (4)

  1. シリコンウェーハの表裏面をSC−1液およびSC−2液で洗浄する洗浄工程の後に、このシリコンウェーハの裏面を撥水面となるように洗浄する撥水面洗浄と、このシリコンウェーハの表面を親水面となるように洗浄する親水面洗浄とを同時に実施し、
    この後、このシリコンウェーハの表面にエピタキシャル成長によりエピタキシャル層を成膜するエピタキシャルウェーハの製造方法。
  2. 上記親水面の接触角は20°以下、上記撥水面の接触角は30°以上とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 上記親水面洗浄は、スポンジブラシでの洗浄と純水洗浄とを組み合わせた洗浄である請求項1または請求項2に記載のエピタキシャルウェーハの製造方法。
  4. 上記撥水面洗浄は、HF溶液またはBHF溶液を用いる洗浄である請求項1〜請求項3のいずれか1項に記載のエピタキシャルウェーハの製造方法。
JP2005516206A 2003-12-11 2004-12-10 エピタキシャルウェーハの製造方法 Active JP4240403B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003413737 2003-12-11
JP2003413737 2003-12-11
PCT/JP2004/018512 WO2005057640A1 (ja) 2003-12-11 2004-12-10 エピタキシャルウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005057640A1 JPWO2005057640A1 (ja) 2007-12-13
JP4240403B2 true JP4240403B2 (ja) 2009-03-18

Family

ID=34675071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005516206A Active JP4240403B2 (ja) 2003-12-11 2004-12-10 エピタキシャルウェーハの製造方法

Country Status (4)

Country Link
US (1) US7648576B2 (ja)
JP (1) JP4240403B2 (ja)
KR (1) KR100753740B1 (ja)
WO (1) WO2005057640A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006556B2 (ja) * 2006-02-23 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびウェット処理装置
JP4827587B2 (ja) * 2006-03-31 2011-11-30 Sumco Techxiv株式会社 シリコンウェーハの製造方法
KR100846271B1 (ko) * 2006-12-29 2008-07-16 주식회사 실트론 실리콘 웨이퍼 세정 방법
US20100237470A1 (en) * 2007-11-08 2010-09-23 Sumco Corporation Epitaxial wafer
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Sumco エピタキシャルウェーハおよびその製造方法
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
KR100969161B1 (ko) 2008-07-23 2010-07-08 주식회사 실트론 에피텍셜 웨이퍼 비저항 표준 샘플 제조방법 및 이방법으로 제조된 비저항 표준 샘플을 이용한 비저항 측정장비 보정 방법
KR101322969B1 (ko) * 2009-04-13 2013-12-19 가부시키가이샤 섬코 실리콘 에피택셜 웨이퍼의 제조 방법
JP5120335B2 (ja) * 2009-05-21 2013-01-16 株式会社Sumco シリコンウェーハの加工方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP5849674B2 (ja) * 2011-12-12 2016-02-03 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
KR20170003026A (ko) * 2015-06-30 2017-01-09 세메스 주식회사 기판 처리 장치 및 방법
JP2017077528A (ja) * 2015-10-20 2017-04-27 信越化学工業株式会社 フォトマスク関連基板に用いる基板洗浄装置及び基板洗浄方法
CN109196656B (zh) * 2016-06-03 2022-04-19 株式会社半导体能源研究所 金属氧化物及场效应晶体管
JP2018164006A (ja) * 2017-03-27 2018-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP6784237B2 (ja) * 2017-07-14 2020-11-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
CN108493097A (zh) * 2018-03-21 2018-09-04 上海华力集成电路制造有限公司 晶圆的清洗方法
JP7111062B2 (ja) * 2019-05-29 2022-08-02 信越半導体株式会社 半導体シリコンウェーハの製造方法
US11600484B2 (en) * 2019-08-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Cleaning method, semiconductor manufacturing method and a system thereof
JP7300433B2 (ja) 2020-10-28 2023-06-29 信越半導体株式会社 エピタキシャルウェーハの洗浄方法
CN112103224A (zh) * 2020-11-17 2020-12-18 西安奕斯伟硅片技术有限公司 用于清洗经历抛光的硅片的清洗装置、方法及相关设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JPH0786220A (ja) 1993-09-16 1995-03-31 Hitachi Ltd 半導体ウエハの洗浄方法
JPH0817815A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JP3359434B2 (ja) 1994-09-07 2002-12-24 三菱マテリアルシリコン株式会社 エピタキシャルウェーハの製造方法
JPH0969557A (ja) * 1995-08-30 1997-03-11 Shin Etsu Handotai Co Ltd ウエーハの保管/輸送方法
JPH09190979A (ja) 1996-01-10 1997-07-22 Nec Corp 選択シリコンエピタキシャル成長方法及び成長装置
JPH1116844A (ja) 1997-06-23 1999-01-22 Sumitomo Metal Ind Ltd エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JPH11111661A (ja) 1997-09-30 1999-04-23 Shibaura Mechatronics Corp 基板の洗浄処理方法
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
JP3319397B2 (ja) * 1998-07-07 2002-08-26 信越半導体株式会社 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP3317247B2 (ja) 1998-09-14 2002-08-26 松下電器産業株式会社 結晶成長装置および半導体素子の製造方法
US6277657B1 (en) * 1998-09-14 2001-08-21 Matsushita Electric Industrial Co. Ltd. Apparatus for fabricating semiconductor device and fabrication method therefor
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
JP2000288490A (ja) 1999-04-01 2000-10-17 Furontekku:Kk ウェット処理装置
US6454852B2 (en) * 1999-07-14 2002-09-24 Seh America, Inc. High efficiency silicon wafer optimized for advanced semiconductor devices
US6431959B1 (en) * 1999-12-20 2002-08-13 Lam Research Corporation System and method of defect optimization for chemical mechanical planarization of polysilicon
US6376395B2 (en) * 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
JP3865602B2 (ja) 2001-06-18 2007-01-10 大日本スクリーン製造株式会社 基板洗浄装置
JP2003182615A (ja) 2001-12-18 2003-07-03 Nok Corp シール部材
US7163018B2 (en) * 2002-12-16 2007-01-16 Applied Materials, Inc. Single wafer cleaning method to reduce particle defects on a wafer surface
KR100678468B1 (ko) * 2005-01-14 2007-02-02 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법

Also Published As

Publication number Publication date
JPWO2005057640A1 (ja) 2007-12-13
KR100753740B1 (ko) 2007-08-31
KR20060100462A (ko) 2006-09-20
WO2005057640A1 (ja) 2005-06-23
US7648576B2 (en) 2010-01-19
US20070093072A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
JP4240403B2 (ja) エピタキシャルウェーハの製造方法
JP2008153545A (ja) 歪Si基板の製造方法
JP2007005472A (ja) 基板の表面処理方法およびiii−v族化合物半導体の製造方法
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JP4164816B2 (ja) エピタキシャルウェーハの製造方法
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP2006303089A (ja) シリコン基板の洗浄方法
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP7003904B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
CN111095487A (zh) 外延晶片的制造方法
JP4182818B2 (ja) 半導体基板の製造方法
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JP6784237B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007123383A (ja) 半導体ウエーハの製造方法及び半導体ウエーハの洗浄方法
JP4158610B2 (ja) 半導体基板の製造方法
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
TWI581321B (zh) A method of manufacturing a bonded wafer
JP6996488B2 (ja) シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
JP4061989B2 (ja) 半導体ウェーハのウエット処理方法
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4240403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250