JP5256195B2 - シリコンウエハ及びその製造方法 - Google Patents

シリコンウエハ及びその製造方法 Download PDF

Info

Publication number
JP5256195B2
JP5256195B2 JP2009513022A JP2009513022A JP5256195B2 JP 5256195 B2 JP5256195 B2 JP 5256195B2 JP 2009513022 A JP2009513022 A JP 2009513022A JP 2009513022 A JP2009513022 A JP 2009513022A JP 5256195 B2 JP5256195 B2 JP 5256195B2
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
less
silicon wafer
bmd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009513022A
Other languages
English (en)
Other versions
JPWO2008136500A1 (ja
Inventor
克彦 中居
真行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2009513022A priority Critical patent/JP5256195B2/ja
Publication of JPWO2008136500A1 publication Critical patent/JPWO2008136500A1/ja
Application granted granted Critical
Publication of JP5256195B2 publication Critical patent/JP5256195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体ウエハ製造技術分野において、特に、デバイス製造プロセスにおいてスリップ転位及び反りの発生を共に抑制することができるシリコンウエハ及びその製造技術に関する。
半導体デバイスなどの基板として用いられるシリコンウエハは、シリコン単結晶インゴットをスライスして、熱処理や鏡面加工等を行うことにより製造される。こうしたシリコン単結晶インゴットの製造方法としては、たとえば、チョクラルスキ法(以下、「CZ法」とする。)が挙げられる。CZ法は、大口径の単結晶インゴットを得やすいことや、欠陥の制御が比較的容易であるなどの理由により、シリコン単結晶インゴットの製造の大部分を占める。
CZ法によって引き上げられたシリコン単結晶(以下、「CZ−Si」とする)は、grown−in欠陥と呼ばれる結晶欠陥が存在する。またCZ−Siは、酸素を格子間に過飽和に取り込んでいるが、こうした過飽和酸素は、その後の熱処理(アニール)で、Bulk Micro Defect(以下、「BMD」とする。)と称される微小欠陥を誘起する原因となる。
シリコンウエハに半導体デバイスを形成するには、半導体デバイス形成領域に結晶欠陥がないことが求められる。回路を形成する面に結晶欠陥が存在すると、その欠陥部分から回路破壊等を引き起こす原因となるためである。一方でシリコンウエハ内部には適度なBMDが存在することが求められる。このようなBMDは半導体デバイス動作不良の原因となる金属不純物などをゲッタリングする作用があるためである。
上記要求を満たすため、シリコンウエハを高温アニールすることによって、シリコンウエハの内部にBMDを誘起してIntrinsic Gettering層(以下、「IG層」とする。)を形成するとともに、シリコンウエハの表面に存在するgrown−in欠陥を消滅させ、結晶欠陥の限りなく少ないDenuded Zone(以下、「DZ層」とする。)層を形成する手法が用いられる。
具体例として、窒素添加したサブストレートを高温アニールすることで、表面のgrown−in欠陥を低減するとともに、窒素を核としたBMDを内部に形成させる方法(特許文献1)が提案されている。
ところが、前記の高温アニール過程によりシリコンウエハ表裏面に形成したDZ層は、熱処理中の酸素の外方拡散により酸素濃度が極端に低下している。その結果、ウエハ表裏面の転位欠陥伸展の抑制力が著しく低下するため、アニール工程で導入された表裏面の微小傷から、転位欠陥(以下、「スリップ」とする。)がバルク中に伸展しやすく、こうしたスリップ転位の伸展によってシリコンウエハの強度が低下するという問題があった。たとえば、熱処理ポート等によって支持した状態でアニールをおこなうと、ウエハの裏面周辺の支持されている部分からスリップ転位が伸展することがしばしばある。また、シリコンウエハエッジ部からスリップ転位が伸展することもある。
シリコンウエハの強度が低下すると、製造工程中にウエハが損傷したり、ウエハの破壊といった事態が生じる懸念がある。しかしながら、DZ層は半導体デバイス形成には不可欠であり、DZ層を有しつつ強度特性に優れたシリコンウエハが求められていた。
下記特許文献1に記載の従来技術ではシリコンウエハの強度低下に関する配慮がなされておらず、このような方法で作ったシリコンウエハはスリップ転位の伸展を避けることができなかった。
一方で、このようなスリップ転位の発生を防止するために、高密度にBMDを発生させる方法も提案されている。
具体的には、シリコン単結晶インゴットから切り出したサブストレートを、窒素ガスまたは不活性ガスあるいはアンモニアガスと不活性ガスとの混合ガスの雰囲気下で、温度500〜1200℃、時間1〜600分の範囲内で急速昇降温熱処理することにより、BMD層に20nm以下のサイズの酸素析出核を1×1010atoms/cm 以上形成するシリコンウエハ製造方法が提案されている(特許文献2)。また、熱処理を数工程繰り返すことにより、高濃度(1×1010/cm〜1×1012/cm)のBMDを発生させたシリコンウエハも提案されている(特許文献3)。
特開平10−98047号公報 特開2006−40980号公報 特開平08−213403号公報
しかし、近年シリコンウエハが大径化し、かつ半導体デバイスパターンの集積度が大きくなるにつれて、スリップ転位の発生に加えて、ウエハに発生する反りが問題となってきた。
熱処理によって導入されるスリップと反りの典型的な例を模式図を図1に示す。熱処理炉には大きく分けてバッチ式熱処理炉とRTA(Rapid Thermal Annealer)の二種類が存在する。熱歪みのかかり方は両者で異なるため、ウエハに発生する反り、およびスリップの発生の仕方が異なる。スリップはウエハ裏面とウエハ保持部の接点、あるいはウエハエッジ部から導入される。導入されたスリップは{110}方向に伸び、場合によってはウエハ損傷や破壊を引き起こす。反りは、熱処理時の熱歪みによりウエハが変形する現象である。たとえば{100}面のウエハでは、図1に示すように山形と谷型になる箇所が現れる。通常、所望の特性を付与するための熱処理が行われる前のシリコンウエハの反りは10μm以下に抑えられている。しかし、RTAのような熱処理が加わると、シリコンウエハの山と谷の高さの差は数十μmに達する場合もある。反りが大きくなると、ウエハ表面に半導体デバイスパターンを正確に露光できなくなり、半導体デバイス歩留まり低下の原因となる。
反りの問題はウエハ径が200mm以上になると顕著であり、BMDの密度を上記のように単に高濃度に規定するのみでは回避不可能であった。
そこで本発明が解決しようとする課題は、デバイス製造プロセスにおけるスリップ転位及び反りの発生を共に抑制することができるシリコンウエハ及びその製造方法を提供することにある。
バッチ式熱処理炉、およびRTAで発生するスリップ、反りの問題を回避するためには、両者の特性に応じた対策が必要となる。
本発明者らは鋭意研究した結果、バッチ式熱処理炉で発生する反りを回避するためには、BMDとは別にシリコンウエハ中に発生するBSF(Bulk Stacking Fault)と呼ばれる積層欠陥を低減することが有効であることを見いだした。
また、RTAで発生する反りを回避するためには、シリコンウエハ内に存在するBMDのうち、比較的大きなサイズのBMDの密度を低減することが有効であることを見いだした。
さらに、バッチ式熱処理炉及びRTAで発生するスリップを回避するためには、シリコンウエハ内に存在するBMDのうち、比較的小さなサイズのBMDの密度をある値以上にすることが有効であることを見いだし、本発明を完成するに至った。
すなわち、本発明は、小さなサイズのBMDが高密度に形成されるとともに、大きなサイズのBMDの密度が低減され、さらに、BSFの密度が低減されたシリコンウエハに関する。
より具体的には、本発明のシリコンウエハは、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハ表面から深さ50μm以上の位置に存在しているBMDのうち、対角長が10nm以上50nm以下のBMDの密度が、1×1012/cm以上であり、サイズが1μm以上のBSFの密度が1×10/cm以下である、という特徴を有するものである。
本発明のシリコンウエハにおいて、その格子間酸素濃度は6×1017atoms/cm以下であることが望ましい。また、対角長が200nm以上のBMDの密度は1×10/cm以下であるであることが望ましい。
また、本発明の製造方法は、上記本発明のシリコンウエハを製造する方法であって、サブストレートに、
A:700℃以上800℃以下で30分以上5時間以下熱処理を行う低温熱処理工程と、
B:低温熱処理工程の後、1000℃まで0.5℃/分以上2℃/分の昇温速度で昇温させる熱処理を行う昇温工程と、
C:昇温工程の後、1000℃以上1250℃以下の温度で、かつ、格子間酸素の拡散長が20μm以上になるように熱処理を行う高温熱処理工程と、
を含む熱処理を施すことを特徴としている。
さらに、本発明の製造方法は、上記本発明のシリコンウエハを製造する方法であって、
サブストレートに、
A:700℃以上800℃以下で30分以上5時間以下熱処理を行う低温熱処理工程と、
B:低温熱処理工程の後、900℃以上1000℃以下の温度まで0.5℃/分以上2℃/分以下の昇温速度で昇温させる昇温工程と、
C:昇温工程の後、1℃/分以上10℃/分以下の降温速度で炉の温度を下げて、600℃以上800℃以下の温度でサブストレートを炉外に取り出し、サブストレートを室温まで冷却する降温・取出工程と、
D:降温・取出工程の後、炉の温度を600℃以上800℃以下にしてサブストレートを挿入し、サブストレート挿入温度から1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定温度のまま保持し、格子間酸素の拡散長が20μm以上になるようにする高温熱処理工程と、
を含む熱処理を行うことを特徴としている。
本発明の製造方法において、Dの工程における格子間酸素の拡散長は20um以上であることが望ましい。また、前記サブストレートの窒素濃度は5×1014atoms/cm〜1×1016atoms/cmであることが望ましい。また、前記サブストレートの炭素濃度は2×1016atoms/cm〜2×1017atoms/cmであることが望ましい。
ここで、本発明において、八面体形態であるBMDとは、図2に示すように、複数の{111}面とそれ以外の面で囲まれた形のBMDのことを意味する。通常、図2(1)や図2(3)に示すように、八面の{111}面で囲まれるものと、図2(2)に示すように、{111}面と共に{100}面で囲まれているものがある。また、{111}面や{100}面以外の面が現れる場合もある。
ウエハに存在するBMDの形状には、八面体の他に板状のものもあり、板状のBMDは、図2(4)や図2(5)に示すように、比較的大きな二面の{100}面とその他の面で囲まれた形のBMDである。なお、BMDの内部が、図2(5)に示すように樹状になっている場合もある。八面体と板状の区別としては、図3に示すように、{001}方向から見た時の{100}方向と{010}方向のサイズのうち、長い方をA、短い方をBとした時のA/B(以下、「扁平率」とする。)が1.5以下のものを八面体、1.5を越えるものを板状とする。シリコンウエハ中のBMD形態にはばらつきがあるので、ウエハ内に存在するBMDが八面体であるか板状であるかの判定は、ウエハ内の位置が異なる複数のBMDのA/Bを測定し、それらの平均値(以下、「平均扁平率」とする。)を求め、その値が1.5を越えるか否かにより行えば良い。この値が1.5を超えると、BMD周囲の結晶格子に加わる歪みの状況が異なるため、スリップおよび反りの発生を抑制するための最適BMDサイズ分布が本発明の範囲とは異なるものになってしまう。
さらに、本発明において、八面体BMDの対角長とは、上記{100}方向と{010}方向のうち、長い方Aを意味する。
また本発明において、BSFとは、熱処理したときにシリコンウエハの内部に発生する円盤状の積層欠陥である。この積層欠陥は、格子間原子が凝集することにより形成されたものである。積層欠陥の中にはBSF核となる酸素析出核が存在する。BSFは、熱処理中にBMDから放出された格子間原子がBSF核の周囲に円盤状に凝集することにより形成される。BSF核となる酸素析出核は、他のBMDとは異なり、格子間原子をその周囲に凝集させる能力を備えている。これは他のBMDとはその形態及びサイズが異なるためであると考えられる。通常、酸素析出核のうちの何割かはBSF核となってBSFを形成し、残りはそのままBMDとして観察される。よって、一般的には、BMDの密度が増加するとBSFの密度も増加する。
なお、BSFはOSFとは異なる欠陥である。OSFはウエハを酸化するときにウエハ表面に発生する円盤状の積層欠陥である。この場合、積層欠陥を形成する格子間酸素はウエハ表面の酸化膜から供給される。また、OSF核は結晶育成の過程で既に存在した酸素析出物であると考えられている。よって、OSFの発生は結晶育成条件によって決まる。
本発明のシリコンウエハは、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハ表面から深さ50μm以上の位置に存在しているBMDのうち、対角長が10nm〜50nmのBMDの密度が、1×1012/cm以上であり、BSFの密度が1×10/cm以下であることで、デバイス製造プロセスにおけるスリップと反りの発生を共に極小さく抑え、DZ層を有しながらも強度低下を防止でき、さらには、大径(典型的には200mm以上)、且つ、高品質なデバイスの製造を可能とする。なお、本発明のシリコンウエハは、ウエハ内部にBMDを持たないミラーウエハよりも、スリップ転位、反りが発生しにくく、また高いゲッタリング能力を有する。
本発明の製造方法によれば、デバイス製造プロセスにおけるスリップと反りの発生を共に極小さく抑え、DZ層を有しながらも強度低下を防止できる高品質のシリコンウエハを製造することができる。
本発明のシリコンウエハは、ウエハ内部にBMDを持たないミラーウエハよりも、スリップ転位、反りが発生しにくく、また高いゲッタリング能力を有する。
熱処理で導入されるスリップと反りを説明する図 八面体形状のBMDと板状BMDの区別を示す模式図
以下、本発明を実施の形態に即して詳細に説明する。
(シリコンウエハ)
本発明のシリコンウエハは、デバイス製造プロセスにおけるスリップや反りの発生を、共にごく小さく抑制することができることを特徴とするものである。
ここで、本発明が実現されるウエハの大きさ(直径、厚さ)、種々の元素のドープの有無に関しての制限は特になく、これらの特徴は要求される半導体シリコンウエハの種類に応じて適宜選択することができる。
また、本発明のシリコンウエハを使用して製造される半導体デバイスに関しての制限も特になく、種々の半導体デバイス製造に応用することができる。具体的には、本発明のシリコンウエハは、表面にエピタキシャル層を形成したエピタキシャルウエハ、貼り合わせSOIウエハ、SIMOX(Separation By Implanted Oxygen)処理をしたSIMOXウエハ、あるいは表面にSiGe層を形成したSiGeウエハの製造などに広く適用できるものである。
本発明のシリコンウエハの特徴は、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハ表面から深さ50μm以上の位置に存在しているBMDのうち、対角長が10nm〜50nmのBMDの密度が、1×1012/cm以上であることである。これは、本発明者等による下に説明する知見に基づく。
すなわち、BMDの形態が八面体であるシリコンウエハにおいて、表面から深さ50μm以上の位置に存在しているBMDが、スリップや反りの特性に影響を与え、さらに、それらのうち、対角長が10nm〜50nmのBMDのスリップ抑制効果が大きく、それらが1×1012/cm以上の高密度で形成されたシリコンウエハでは、一般的デバイス製造プロセスにおいて、極めてスリップの発生を小さく(典型的には10mm以下)抑えられたことである。また、これにより、デバイス製造プロセスにおいてウエハ支持部からスリップが発生した場合でも、シリコンウエハ表面に突き抜けることを防止でき、ウエハエッジ部にスリップが発生した場合においても、半導体デバイス作成領域にまでスリップが到達することを防止でき、デバイスへの悪影響を防止できたことである。
また、かかる範囲において、対角長は大きいほど、密度は高いほどスリップ抑制の効果が高くなり好ましい。一方で、一般のCZ単結晶育成条件で含まれる固溶酸素は、1×1018atoms/cm程度であり、高密度でBMDが形成された状態では、ほぼそれらのすべてが析出している状態になる。このため、かかる範囲の対角長を有するBMDの密度を5×1012/cmを超えて形成するのは一般的に難しいと言える。
本発明のシリコンウエハのもう一つの特徴は、上で説明した特徴に加えて、サイズ1μm以上のBSFの密度が、1×10/cm以下であることである。これは、本発明者等による以下の知見に基づくものである。
すなわち、ウエハに熱応力がかかると、ウエハ内部のBSFがアンフォールトして環状の転位に変化し、この環状の転位が運動・拡張した結果、ウエハが塑性変形を起こして反りが引き起こされるということである。ここで述べる環状の転位は、ウエハ内部に発生する閉じた環状の微小転位欠陥であり、ウエハ支持部、あるいはウエハエッジから導入される転位欠陥を総称したスリップとは本質的に異なるものである。特にサイズが1μm以上のBSFが転位ループに変化しやすく、そのようなBSFを1×10/cm以下に抑える事で、バッチ式熱処理炉における反りの発生を著しく小さく、典型的には熱処理前後の反りの増加量を10μm以下に抑える事ができたことである。ここでBSFのサイズは、円盤状であるBSFの直径のことである。本発明者等の実験によると、この現象はバッチ式熱処理で特に起こりやすい。RTAの場合、ウエハ内部のBSFが転位に変化する現象は確認されず、BSFが原因で反りが大きくなる事はなかった。
通常、BSF密度はBMD密度と相関があり、BSF密度はBMD密度の1/10〜1/1000程度になる事が知られている。そのため、1×1012/cmといった高密度のBMDを発生させ、かつBSFを1×10/cm以下に抑えるのは一般的に難しいと言える。
本発明のシリコンウエハのもう一つの特徴は、上で説明した特徴に加えて、表面から深さ50μm以上の位置に存在するBMDのうち、対角長が200nm以上のBMDの密度が、1×10/cm以下であることであり、これは本発明者等による以下の知見に基づくものである。
すなわち、ウエハに熱応力がかかると、表面から深さ50μm以上の位置に存在しているBMDのうち、大きなサイズのBMDが起点となってウエハ内部に高密度の転位が発生し、その結果、ウエハが塑性変形を起こして反りが引き起こされるということである。また、そのうちでも、特に、200nm以上の対角長であるBMDが転位の発生源になりやすく、そのようなBMDの密度を1×10/cm以下に抑えることで、一般的なデバイス製造プロセスにおける反りの発生を著しく小さく、典型的には20μm以下に抑えることができたことである。
本発明のシリコンウエハにおいて、上で説明した特徴に加えて、さらに、格子間酸素濃度の平均値が低減されていることが好ましい。
ここで、格子間酸素濃度は、通常シリコンウエハの全体に関して測定され、測定領域の中にはBMD層の他、DZ層も含まれる。しかし、DZ層はBMD層に比べて極めて薄いので、シリコンウエハ全体で測定された格子間酸素濃度は、BMD層の中の格子間酸素濃度と同じであると考えてよい。
このようにシリコンウエハの全体の格子間酸素濃度を規定するのは、デバイス製造プロセスにおける熱処理の条件によっては、上で説明した最適BMD分布(サイズ及び密度)が、格子間酸素の析出によって変化し、それに起因するスリップや反りが発生することがあるという本発明者等の予想外の知見に基づくものである。
この目的のため、格子間酸素濃度は、6×1017atoms/cm以下であることが好ましい。一方で、格子間酸素濃度の下限は、4×1017atoms/cm程度であると考えて良い。これは、それよりも低減するためには、低温で極めて長時間の熱処理を要することとなるため、実現が難しいからである。
本発明のシリコンウエハにおいて、上で説明した特徴に加えて、更に炭素濃度が1×1016atoms/cm以上であることが好ましい。炭素がかかる範囲未満であると、BMDが1×1012/cm以上になった場合のBSF密度が1×10/cmを超えてしまうので好ましくない。
上で説明したBMDサイズ分布、および格子間酸素濃度は、ウエハ全面に渡って実現していることが望ましいが、用途によっては一部の領域で実現できていてもよい。例えば、ウエハのエッジ部から導入される典型的なスリップのみを防止する場合は、ウエハ中心からウエハ半径の80%以上離れた領域で、上記BMDサイズ分布、および格子間酸素濃度が実現できていればよい。これは、ウエハのエッジ部から導入されるスリップは主にウエハ半径の80%以上離れた領域に発生することが多いためである。また、典型的なウエハの反りのみを防止するためには、ウエハ半径の80%より内側の領域で上記BMDサイズ分布、および格子間酸素濃度が実現できていればよい。これは、反りを引き起こす典型的なウエハ内部の高密度転位は、ウエハ半径の80%以内の領域で多く発生するためである。
本発明のシリコンウエハは、デバイス製造プロセスにおいて発生するスリップと反りが小さいという点で極めて優れている。より具体的には、本発明に係るシリコンウエハ、特に、上記のようにBMDが制御され、かつ、格子間酸素濃度が低減されたシリコンウエハでは、下記の熱処理においても発生するスリップの長さが極めて小さい(典型的には、スリップが10mm以下であり、且つ、熱処理後のウエハの反り増加量が10μm以下)ことを特徴とする。
なお、上で説明したBMDの形態、対角長、個数の測定を目的としては、通常公知の測定方法により測定が可能である。より具体的には、透過型電子顕微鏡(以下、「TEM」とする。)及び赤外干渉法(Optical Precipitate Profiler:以下、「OPP」とする。)による測定があげられる。また、BSFのサイズ、個数の測定を目的としては、選択エッチングによる測定などがあげられる。
また、ウエハのスリップ転位、反り量の測定、評価方法に関しても制限はなく、通常公知の方法により測定可能である。より具体的には、スリップ転位の測定としてX線トポグラフ、反り量としては、NIDEK社製FT−90Aなどを用いて観測することで評価することが可能である。
さらに、格子間酸素濃度を測定する目的としては、フーリエ変換赤外吸収分光法(FTIR)を用いることができる。
(シリコンウエハの製造方法)
本発明に係るシリコンウエハは、上に説明した特徴を有する。したがって、かかる特徴を有するシリコンウエハを製造するための方法であれば特に制限はない。具体的には、単結晶育成条件(結晶引上速度、結晶冷却速度、坩堝回転、ガス流など)や熱処理条件(熱処理温度、時間、昇降温など)を適切に制御することで、上の特徴を有するシリコンウエハを作製することができる。
本発明では、特に、サブストレートを段階的に熱処理することが好ましい。
ここで、サブストレートとは、未熱処理のシリコンウエハを意味し、単結晶インゴットから切り出され、適宜、面取りなどの熱処理以外の工程が施されたものを含む意である。
また、サイズ(直径、厚さ等)に関しての制限、種々の元素のドープの有無に関しての制限は特になく、要求されるシリコンウエハの種類・性能に合わせて適宜選択することが可能である。
また、サブストレートに含まれる格子間酸素としては、通常の条件のCZ法によるシリコン単結晶育成で含まれる酸素濃度であれば良く、下に説明する熱処理により製造する場合には、好ましくは、6.5×1017〜8.5×1017atoms/cmの範囲である。酸素濃度がかかる範囲未満であると、高密度にBMDが形成されないことや、酸素濃度が係る範囲を越えると、BSF、あるいは大きなサイズのBMDが高密度になるといったことが生じるため好ましくない。
本発明では、より好ましくは、前記熱処理が、(A):700℃から800℃まで30分〜5時間で昇温させる第1熱処理と、(B):さらに、1000℃まで0.5〜2℃/分の昇温速度で2.5〜10時間で昇温させる第2熱処理と、(C):さらに、1000℃〜1250℃の温度範囲で、かつ、格子間酸素の拡散長が20μm以上となるように保つ第3熱処理と、を含むことである。
(A)の工程において、熱処理の温度が700℃未満であると酸素の拡散が十分起こらないため、BMD形成が十分に起こらなくなり好ましくなく、一方、700℃を超えてもBMD最適化にほとんど影響を与えないため、無駄が多くなり好ましくない。また、この熱処理の時間が30分未満であるとBMD核形成のための時間が不十分であり、5時間を超えると生産性の極端な低下が生じ、好ましくない。
さらに、(B)の工程において、低速昇温の昇温レートが0.5℃/分未満であると、安定した昇温レートが確保できなくなり、2℃/分を超えると析出したBMDが消滅するおそれがあり好ましくない。また、格子間酸素濃度が6×1017atoms/cm以下とするのは、後続する高温熱処理を行った後のシリコンウエハで、格子間酸素濃度が6×1017atoms/cm以下となりやすく、200nm以上のBMDの密度が1×10/cmを超えないようにするためにも好ましい。これは、(C)の高温熱処理で、格子間酸素を外方拡散させている間に、シリコンウエハ内部の格子間酸素がBMDに集まるためと推測される。
さらに、(C)の工程は、格子間酸素を外方拡散させ、DZ層を形成することを目的とする。この工程において、温度が1000℃未満であると格子間酸素の外方拡散に長時間要すこととなり生産性低下の観点から好ましくなく、温度が1250℃を超えると、アニール炉の部材劣化が激しくなり好ましくない。また、格子間酸素の拡散長とは、この工程における温度、および時間に基づいて計算される数値であり、具体的には(C)の温度パターンに従って下記式(i)を積分して求めることができる。
Figure 0005256195
ここで、
oxygen(cm/秒)=0.17×exp(−2.53÷8.62×10−5÷温度(K))
このように、格子間酸素の拡散長を20μm以上となる熱処理は、5μm以上といった広いDZ層を形成するうえで好ましい。
(B)の工程から(C)の工程に至る昇温に関しての制限は特になく、通常の昇温レートを好ましく使用することができる。最も一般的な昇温速度としては、1000℃以上1100℃未満の温度範囲は5℃/分以上10℃/分以下であり、1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下である。
本発明では、より好ましくは前記熱処理が(A):低温熱処理工程として、700℃以上800℃以下、30分以上5時間以下で行う低温熱処理工程と、(B):さらに低温熱処理工程後の昇温工程として、900℃以上1000℃以下の温度まで0.5℃/分以上2℃/分以下の昇温速度で行う昇温を含む工程と、(C)さらに昇温工程後の降温・取出工程として、1℃/分以上10℃/分以下の降温速度で炉の温度を下げて、600℃以上800℃以下の温度でサブストレートを炉外に取り出し、サブストレートを室温まで冷却する工程と、(D):さらに高温熱処理工程として、炉の温度を600℃以上800℃以下にしてサブストレートを挿入し、サブストレート挿入温度から1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定温度のまま保持し、かつ格子間酸素の拡散長が20μm以上となる熱処理を含む工程、を含むことである。
(C)の降温・取出工程を追加するのは、熱処理炉が二台あり、(A)〜(C)の熱処理と、(D)の熱処理をそれぞれ別の熱処理炉で行う場合である。生産性を上げるために、それぞれの熱処理を別々の炉で行ったほうが有利な場合は、(C)の工程を追加して、熱処理を(A)〜(C)、および(D)に分割することが好ましい。
この場合、アニールウエハのBMD密度を1×1012/cm以上にするためには、(B)において0.5以上2℃/分以下の昇温速度で昇温する工程の終了温度は900℃以上が好ましい。900℃未満になると、昇温中に形成されたBMDが次の(D)の工程中に消滅してしまうため好ましくない。(B)において0.5以上2℃/分以下の昇温速度で昇温する工程の終了温度は1000℃以下まででよい。1000℃を超える温度域での昇温はBMD密度に影響を及ぼさないためである。なお、分割熱処理の場合、(C)においてサブストレートを一度室温に冷却することで、(C)が終わった段階で形成されているBMDがその後の高温熱処理工程(D)においても収縮・消滅しないBMDに変容しているためと考えられる。そのため、連続熱処理の場合と異なり、0.5以上2℃/分以下の昇温を1000℃まで行う必要はない。さらに、(B)および(C)の工程を経た場合、(D)の工程で1000℃に昇温した段階での格子間酸素濃度は6×1017atoms/cm以下となり、200nm以上のBMD密度が1×10/cmを超えないようにするためにも好ましい。ここで、(B)における昇温速度が0.5℃/分未満であると、安定した昇温レートが確保できなくなり、2℃/分を超えると析出したBMDが消滅するおそれがあり好ましくない。
(C)における降温速度は、一般的な炉で実現できる1℃/分以上10℃/分以下が好ましい。サブストレートを炉外に取り出すときの炉の温度は、600℃未満にすると炉のヒーターの寿命低下を招くため好ましくなく、800℃超にすると炉の部材が劣化するため好ましくない。
(D)におけるサブストレートを挿入するときの炉の温度は、(C)と同じ理由から、600℃未満と800℃超は好ましくない。昇温速度は、一般的な炉で実現でき、かつ全体の熱処理時間が短くなる昇温速度として、サブストレート挿入温度から1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温することが好ましい。1000℃以上の熱処理における温度、酸素の拡散長の範囲は前述した通りである。高温熱処理を行った後の降温速度、引出温度には特に制限はない。
また、上で説明した一連の熱処理において使用する装置に関しての制限は特になく、従来公知の装置が好ましく使用可能である。具体的には、通常のバッチ式の縦型炉、酸素パージ機能のついたバッジ式の縦型炉などがあげられる。
本発明の製造方法において、前記サブストレートは窒素を含有していることが好ましい。これは、前記サブストレートが窒素を含有することで、反り増加量がさらに小さく(典型的には5μm以下)抑えられるためである。このように、反り増加量がを更に抑えることにより、より高性能なデバイス製造が可能となる。
この目的で添加される窒素の濃度は、5×1014atoms/cm〜1×1016atoms/cmであることが好ましい。窒素濃度が係る範囲未満であると、反り増加量を10μm以下に抑える事はできても、5μm以下に抑える事は困難となるため、好ましくない。また、窒素濃度が係る範囲を超えると、多結晶化が起こって、歩留まりが低下するおそれがあるため好ましくない。
また、本発明の製造方法において、前記サブストレートは炭素を含有していることが好ましい。これは、前記サブストレートが炭素を含有することで、炭素濃度が1×1016atoms/cm以上であるシリコンウエハを製造することが可能であるためである。
この目的で添加される炭素の濃度は、2×1016atoms/cm以上2×1017atoms/cm以下であることが好ましい。炭素濃度がかかる範囲未満であると、シリコンウエハの炭素濃度が1×1016atoms/cm未満になってしまうので好ましくない。また、炭素濃度がかかる範囲を超えると、多結晶化が起こって、歩留まりが低下する恐れがあるため好ましくない。
なお、サブストレートに窒素や炭素を添加する方法に関しては特に制限はなく、従来公知の方法が好ましく使用可能である。より具体的には窒素の添加方法として、窒化膜付きの基板を単結晶引き上げの融液に添加して、得られるサブストレートの窒素濃度を調節すること、炭素の添加方法として、炭素粉を単結晶引き上げの融液に添加して、得られるサブストレートの炭素濃度を調節することができる。
また、サブストレートに含まれる窒素、炭素、及び酸素濃度の測定方法に関しても特に制限はなく、従来公知の方法で好ましく測定可能である。より具体的には、窒素濃度の測定として二次イオン質量分析装置(SIMS)を使用して求めることができる。また、酸素及び炭素濃度の測定として赤外吸収法により測定し、換算係数としてJEITA(電子情報技術産業協会)の値により求めることができる。
以下、本発明を実施例をあげながら詳細に説明するが、本発明はこれらに何ら制限されるものではない。
(アニールウエハの作製方法)
単結晶インゴットを種々の条件(ウエハ径、伝導型、酸素、窒素、炭素濃度)で作製し、それぞれの単結晶インゴットの直胴部の同一部位を、ワイヤソーを用いて切り出し、ミラー加工して作成した厚さ725〜750μmの基板をサブストレートとした。さらにサブストレートから、以下に示す(1)、(2)の方法により、アニールウエハを作製した。
(1)熱処理1
得られたサブストレートをバッチ式の縦型熱処理炉内に投入し、同じ炉内で第一熱処理(A、BおよびC)、第二熱処理(D)をアルゴン雰囲気中にて行った。第二熱処理の格子間酸素の拡散長は、第二熱処理の温度パターンに従って上記式(i)を温度および時間について積分する事で得た。
第一熱処理:700℃で4時間保持の後、700℃〜1000℃の間を1℃/分で昇温
第二熱処理:1000℃〜1100℃の間を5℃/分で昇温、1100℃〜1200℃の間を1℃/分で昇温、1200℃にて1時間保持後、1200℃〜1100℃の間を1℃/分で降温、1100℃〜1000℃を5℃/分で降温、1000℃〜700℃を2℃/分で降温、700℃でサブストレートを取出し
(2)熱処理2
得られたサブストレートをバッチ式の第一縦型熱処理炉内に投入し、第一熱処理(A、B、C)を行った後、第二縦型熱処理炉内に投入し、第二熱処理(D)をアルゴン雰囲気中にて行った。第二熱処理の格子間酸素の拡散長は、熱処理1と同じ方法で得た。
第一熱処理:700℃で4時間保持の後、900℃まで1℃/分で昇温、その後700℃まで3℃/分で降温して700℃で炉から取出し、室温まで冷却
第二熱処理:700℃で挿入、700〜1100℃の間を5℃/分で昇温、1100〜1200℃の間を1℃/分で温、1200℃にて1時間保持後、1200℃〜1100℃の間を1℃/分で降温、1100℃〜1000℃を5℃/分で降温、1000℃〜700℃を2℃/分で降温、700℃でサブストレートを取出し
また、作製したシリコンウエハの作製条件(ウエハ径、伝導型、サブストレート中の各濃度(炭素、窒素、酸素)、各熱処理における格子間酸素の拡散長)を表1にまとめた。なお、表中でp型はボロンドープである。また、各含有物(酸素等)の濃度の調整・測定は通常公知の方法に従った。
Figure 0005256195
(アニールウエハの測定及び評価)
上記作製条件で得られたそれぞれのアニールウエハについて以下の(1)、(2)、(3)、(4)、(6)に関する測定及び評価を行った。また、窒素添加したウエハに関しては、(5)窒素濃度も測定した。また、(1)及び(2)の測定に使用するサンプルのうちTEMサンプルは、各ウエハを所定深さ(50μm、100μm、300μm)まで、精密研磨機により削り、ウエハの中心部と、エッジから10mmの二箇所から採取した。OPPは、各ウエハの所定深さ(50μm、100μm、300μm)、所定位置(中心、エッジから10mm)にフォーカスを設定して測定を行った。
(1)BMD形状の判定:BMD扁平率は、同じ測定サンプルをOPPのスキャン方向を{110}方向と{100}方向に変えて二回測定し、両測定で得られたシグナル強度の比から判定した。すなわち、シグナル強度の比とBMD扁平率との関係を予め調べておき、シグナル強度の比から扁平率を求めた。また、TEMによっても測定し、その際は、{001}方向から見た顕微鏡像から扁平率を測定し求めた。これらの結果からBMD形態判定を行った。なお、それぞれのサンプルで少なくとも10個以上のBMDを測定し、それによって得られた扁平率をすべて平均することで平均扁平率を求め、それらが1.5を超えるか否かで行った。
(2)BMDサイズおよび密度:各サンプルに関して、OPP及びTEMを用いて測定することで得た。下記1)と下記2)の方法で得られたBMDの観察結果から、所定のサイズを有するBMDの密度を求めた。なお、所定のサイズを有するBMDの密度は、所定深さ(50μm、100μm、300μm)三箇所の平均値とした。
1)OPPによる測定:アクセント社のOPPを用い、BMDに起因する透過レーザーの位相差を電気的に信号処理したシグナル強度を測定した。予め、サイズがわかっているBMDをOPPで測定し、シグナル強度とBMDサイズの校正曲線を作成した。その校正曲線は下記の通りである。
八面体形状のBMD対角長(nm)=153×(OPPシグナル)0.43
なお、サイズを求める際は、ゴーストシグナル除去処理(K. Nakai Review of Scientific Instruments, vol. 69 (1998) pp. 3283)を行った。検出感度は、対角長80nm以上のBMDが測定できる感度に設定した。
2)TEMによる測定:測定で得られた顕微鏡像から所定サイズのBMDの密度を求めた。なお、密度は視野内で観察されたBMDの個数と、観察した領域にあたる試料の体積から求めた。
(3)BSFサイズ、および密度
各サンプルに関して、斜め研磨を行った後に研磨面をライトエッチ液で2μm選択エッチングし、BSFのピットを光学顕微鏡で観察した。ここで、BSFは線状、あるいは楕円形状のピットとして観察される。BSFのサイズは、線状ピットの長さ、あるいは楕円形状ピットの長軸方向のサイズとした。サイズが1μm以上のBSFピット個数と、観察した領域の面積から、BSFピットの面積密度を求め、面積密度をエッチング量2μmで割ってBSF密度(/cm)を算出した。各ウエハの所定深さ(50μm、100μm、300μm)三箇所の測定値の平均値をBSF密度とした。
(4)アニールウエハの格子間酸素濃度、炭素濃度
アニールウエハの格子間酸素濃度は赤外吸収法により測定し、換算係数としてJEITA(電子情報技術産業協会)の値を使用した。すなわち、格子間酸素濃度の換算係数は3.03×1017/cm、炭素濃度の換算係数は8.1×1016/cmである。
(5)アニールウエハの窒素濃度
アニールウエハからサンプルを採取し、表面の窒素外方拡散層を除去するために20μmのポリッシュを行った後、SIMSを用いて窒素濃度を測定した。
(6)アニールウエハのスリップ長さ、及び反り耐性評価
アニールウエハに対して、下記(6)−A、(6)−Bの熱処理(以下、「疑似デバイスプロセス熱処理」とする。)を行った。そして、疑似デバイスプロセス熱処理前、および疑似デバイスプロセス熱処理後のアニールウエハの反りをNIDEK社製FT−90Aで測定し、反り増加量=熱処理後の反り−熱処理前の反り、を求めた。また、疑似デバイスプロセス熱処理後のアニールウエハをX線トポグラフで観察し、観察されたスリップの長さのうち最大の長さを代表値とした。
(6)−A:バッチ式熱処理炉を使った熱処理
(I):炉温を900℃に保持してウエハを挿入
(II):酸素雰囲気で900℃30分保持した後、900℃でウエハを引出
(6)−B:RTAを使った熱処理
下記条件の熱処理を10回繰り返す。
挿入 室温
昇温 50℃/分
保持 1100℃1分
降温 30℃/分
引出 室温
雰囲気 アルゴン
(アニールウエハの各測定結果並びに評価結果)
表2には、実施例および比較例として、表1に示した作製条件により作製されたアニールウエハについて、測定された所定サイズのBMDの密度および格子間酸素濃度と、擬似デバイスプロセス熱処理により発生したスリップと反り量をまとめた。また、いずれの条件により作製されたウエハでも、BMDの平均扁平率は1.5以下であった。
Figure 0005256195
ここで、表2中のBMD密度(1)は、対角長10〜50nmのBMDの密度であり、(2)は対角長200nm以上のBMDの密度を意味する。
なお、窒素添加されたアニールウエハの窒素濃度は、asgrownで測定された窒素濃度と変わらなかった。
これらの結果より、BMD密度(1)が1×1012/cm以上となり、かつ、BMD密度(2)が1×10/cm以下になり、かつ、BSFの密度が1×10/cm以下になることで、バッチ炉熱処理、およびRTA熱処理後のスリップの長さが10mm以下になり、反り増加量が10μm以下に抑えられていることが分かる。
さらに、比較例より、BMD密度(1)が1×1012/cm未満となる場合、バッチ炉熱処理、およびRTA熱処理後のスリップは10mmを越える結果となった。
また、BMD密度(2)が1×10/cmを越える場合は、RTA熱処理後の反り増加量が10μmを越えた。
また、BSFの密度が1×10/cmを越える場合は、バッチ炉熱処理後の反り増加量が10μmを越えた。
また、本実施例では、格子間酸素の析出を伴うスリップ、反り耐性評価試験を行ったため、格子間酸素濃度が低減されていない場合の本発明に係るシリコンウエハにおいて、スリップおよび反り抑制の効果が顕著ではないが、熱処理が格子間酸素の析出をあまり伴わない熱処理(たとえば、比較的低温、短時間の熱処理)である場合には、格子間酸素濃度の低減がされていない本発明のシリコンウエハでも、スリップおよび反りの発生が著しく抑えることが可能である。

Claims (7)

  1. BMDの形態が八面体であるシリコンウエハであって、
    該シリコンウエハ表面から深さ50μm以上の位置に存在しているBMDのうち、対角
    長が10nm〜50nmのBMDの密度が1×1012/cm以上であり、かつ、前記シリコンウエハの表面から深さ50μm以上の位置に存在しているBSFのうち、サイズが1μm以上のBSFの密度が1×10/cm以下であることを特徴とする、シリコンウエハ。
  2. 格子間酸素濃度が4×1017atoms/cm以上6×1017atoms/cm以下、かつ炭素濃度が1×1016atoms/cm以上であることを特徴とする、請求項1のシリコンウエハ。
  3. 前記シリコンウエハの表面から深さ50μm以上の位置に存在しているBMDのうち、対角長が200nm以上のBMDの密度が1×10/cm以下であることを特徴とする、請求項1または2のシリコンウエハ。
  4. 請求項1〜3のいずれかに記載のシリコンウエハの製造方法であって、
    サブストレートに、
    A:700℃以上800℃以下で30分以上5時間以下熱処理を行う低温熱処理工程と、
    B:低温熱処理工程の後、1000℃まで0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理を行う昇温工程と、
    C:昇温工程の後、1000℃以上1250℃以下の温度で、かつ、格子間酸素の拡散長が20μm以上になるように熱処理を行う高温熱処理工程と、
    を含む熱処理を施すことを特徴とする、製造方法。
  5. 請求項1〜3のいずれかに記載のシリコンウエハの製造方法であって、
    サブストレートに、
    A:700℃以上800℃以下で30分以上5時間以下熱処理を行う低温熱処理工程と、
    B:低温熱処理工程の後、900℃以上1000℃以下の温度まで0.5℃/分以上2℃/分以下の昇温速度で昇温させる昇温工程と、
    C:昇温工程の後、1℃/分以上10℃/分以下の降温速度で炉の温度を下げて、600℃以上800℃以下の温度でサブストレートを炉外に取り出し、サブストレートを室温まで冷却する降温・取出工程と、
    D:降温・取出工程の後、炉の温度を600℃以上800℃以下にしてサブストレートを挿入し、サブストレート挿入温度から1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定温度のまま保持し、格子間酸素の拡散長が20μm以上になるようにする高温熱処理工程と、
    を含む熱処理を行うことを特徴とする、製造方法。
  6. 前記サブストレートの窒素濃度が、5×1014atoms/cm以上1×1016atoms/cm以下であることを特徴とする、請求項4〜5いずれか一項に記載のシリコンウエハの製造方法。
  7. 前記サブストレートの炭素濃度が、2×1016atoms/cm以上2×1017atoms/cm以下であることを特徴とする、請求項4〜6いずれか一項に記載の製造方法。
JP2009513022A 2007-05-02 2008-05-01 シリコンウエハ及びその製造方法 Active JP5256195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009513022A JP5256195B2 (ja) 2007-05-02 2008-05-01 シリコンウエハ及びその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007121773 2007-05-02
JP2007121773 2007-05-02
JP2007338842 2007-12-28
JP2007338842 2007-12-28
JP2009513022A JP5256195B2 (ja) 2007-05-02 2008-05-01 シリコンウエハ及びその製造方法
PCT/JP2008/058359 WO2008136500A1 (ja) 2007-05-02 2008-05-01 シリコンウエハ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008136500A1 JPWO2008136500A1 (ja) 2010-07-29
JP5256195B2 true JP5256195B2 (ja) 2013-08-07

Family

ID=39943605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513022A Active JP5256195B2 (ja) 2007-05-02 2008-05-01 シリコンウエハ及びその製造方法

Country Status (8)

Country Link
US (1) US8382894B2 (ja)
EP (1) EP2144280B1 (ja)
JP (1) JP5256195B2 (ja)
KR (1) KR101043011B1 (ja)
CN (1) CN101675507B (ja)
AT (1) ATE493755T1 (ja)
DE (1) DE602008004237D1 (ja)
WO (1) WO2008136500A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537802B2 (ja) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
CN102460658B (zh) * 2009-06-03 2016-02-10 环球晶圆日本股份有限公司 硅晶片及硅晶片的热处理方法
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
JP2012001379A (ja) * 2010-06-15 2012-01-05 Sharp Corp 太陽電池モジュール、シリコンリボンの製造方法および球状シリコンの製造方法
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2013239474A (ja) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP6101565B2 (ja) * 2013-05-27 2017-03-22 シャープ株式会社 窒化物半導体エピタキシャルウェハ
US20150132931A1 (en) * 2013-07-01 2015-05-14 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105280491A (zh) * 2015-06-17 2016-01-27 上海超硅半导体有限公司 硅片及制造方法
JP6413952B2 (ja) * 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
KR20170119155A (ko) * 2016-04-18 2017-10-26 주식회사 스탠딩에그 벌크 실리콘 멤스의 제조 방법
US10032663B1 (en) * 2017-05-24 2018-07-24 Texas Instruments Incorporated Anneal after trench sidewall implant to reduce defects
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
US11515158B2 (en) 2020-03-11 2022-11-29 Globalfoundries U.S. Inc. Semiconductor structure with semiconductor-on-insulator region and method
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07508613A (ja) * 1992-03-31 1995-09-21 ミテル・コーポレーション 良好なイントリンシックゲッタ作用を有する半導体の製造方法
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP2005086195A (ja) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc シリコンウェーハ及びその製造方法
JP2005203575A (ja) * 2004-01-15 2005-07-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198047A (ja) 1987-10-09 1989-04-17 Nec Corp 割込み処理方式
JPH08213403A (ja) 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP4970724B2 (ja) * 2002-07-17 2012-07-11 株式会社Sumco 高抵抗シリコンウエーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07508613A (ja) * 1992-03-31 1995-09-21 ミテル・コーポレーション 良好なイントリンシックゲッタ作用を有する半導体の製造方法
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP2005086195A (ja) * 2003-09-05 2005-03-31 Hynix Semiconductor Inc シリコンウェーハ及びその製造方法
JP2005203575A (ja) * 2004-01-15 2005-07-28 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006032799A (ja) * 2004-07-20 2006-02-02 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
US8382894B2 (en) 2013-02-26
ATE493755T1 (de) 2011-01-15
CN101675507A (zh) 2010-03-17
KR20090129443A (ko) 2009-12-16
WO2008136500A1 (ja) 2008-11-13
US20100047563A1 (en) 2010-02-25
JPWO2008136500A1 (ja) 2010-07-29
CN101675507B (zh) 2011-08-03
EP2144280A1 (en) 2010-01-13
DE602008004237D1 (de) 2011-02-10
EP2144280B1 (en) 2010-12-29
KR101043011B1 (ko) 2011-06-21
EP2144280A4 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JP5537802B2 (ja) シリコンウエハの製造方法
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
KR100945767B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
JP2010147248A (ja) アニールウェハおよびアニールウェハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP2009164155A (ja) シリコンウエハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法
JP6555217B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP5227586B2 (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5256195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250