JP2003163335A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法

Info

Publication number
JP2003163335A
JP2003163335A JP2001360267A JP2001360267A JP2003163335A JP 2003163335 A JP2003163335 A JP 2003163335A JP 2001360267 A JP2001360267 A JP 2001360267A JP 2001360267 A JP2001360267 A JP 2001360267A JP 2003163335 A JP2003163335 A JP 2003163335A
Authority
JP
Japan
Prior art keywords
wafer
etching
acid
bonded
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001360267A
Other languages
English (en)
Inventor
Masatake Nakano
正剛 中野
Shinichi Tomizawa
進一 富澤
Kiyoshi Mitani
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001360267A priority Critical patent/JP2003163335A/ja
Priority to KR10-2004-7007976A priority patent/KR20040060990A/ko
Priority to EP02783568.5A priority patent/EP1460691B1/en
Priority to CNB028233719A priority patent/CN1326247C/zh
Priority to PCT/JP2002/012039 priority patent/WO2003046994A1/ja
Priority to TW091133694A priority patent/TWI251875B/zh
Priority to US10/495,102 priority patent/US7531425B2/en
Publication of JP2003163335A publication Critical patent/JP2003163335A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 貼り合わせウェーハの製造において、ボンド
ウェーハとベースウェーハとの未結合領域を減少させ
る。 【解決手段】 本発明は、シリコン単結晶からなるボン
ドウェーハ31とベースウェーハ32とを酸化膜33を
介して貼り合わせた後、ボンドウェーハ31を減厚加工
する貼り合わせウェーハ39の製造方法である。ボンド
ウェーハ31およびベースウェーハ32として、以下の
改良ケミカルエッチウェーハを使用すると、接合熱処理
後の未結合領域UAを削減できる。改良ケミカルエッチ
ウェーハ:エッチング工程において、アルカリエッチン
グのあと酸エッチングを行い、その際、アルカリエッチ
ングのエッチング代を酸エッチングのエッチング代より
も大きくしたウェーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、貼り合わせウェー
ハの製造方法に関する。
【0002】
【従来の技術】携帯電話等の移動体通信においては、数
100MHz以上の高周波信号を取り扱うのが一般的と
なっており、高周波特性の良好な半導体デバイスが求め
られている。例えば、CMOS−ICや高耐圧型IC等
の半導体デバイスには、シリコン単結晶基板(ベースウ
ェーハ)上にシリコン酸化膜絶縁体層を形成し、その上
に別のシリコン単結晶層をSOI(Silicon on Insulat
or)層として積層形成した、いわゆるSOIウェーハが
使用されている。
【0003】SOIウェーハの代表的な製造方法として
貼り合わせ法がある。この貼り合わせ法は、ベースウェ
ーハとなる第一のシリコン単結晶基板と、デバイス形成
領域であるSOI層となる第二のシリコン単結晶基板
(ボンドウェーハ)の鏡面同士を、シリコン酸化膜を介
して貼り合わせた後、ボンドウェーハを所望の厚さまで
減厚し、薄膜化することによりボンドウェーハをSOI
層とするものである。ボンドウェーハを減厚する方法と
しては、貼り合わせ後のボンドウェーハの裏面から研削
・研磨を行う方法や、後述する水素イオン等を注入した
後に貼り合わせて剥離する方法(イオン注入剥離法)な
どがある。
【0004】
【発明が解決しようとする課題】貼り合わせの工程にお
いては、重ね合わせ済みのボンドウェーハとベースウェ
ーハとを接合するための熱処理を行なう。この際、鏡面
研磨面の周縁部に生じる研磨ダレの影響により、ウェー
ハの周縁部が幾らか結合せずに未結合領域として残って
しまうのが普通である。この領域は、製品として取り扱
われることのない無駄になってしまう部分だから、なる
べく少ない方がよい。これまで、ウェーハの面取り精度
を向上させるなどして未結合領域を減らす方法はいくつ
か提案されているものの、まだまだ不十分であり、僅か
でも減らす新しい技術が望まれている。
【0005】本発明は上記要望に鑑みてなされたもので
あり、貼り合わせウェーハの製造に際して、ボンドウェ
ーハとベースウェーハとの未結合領域を減少させること
を課題としている。
【0006】
【課題を解決するための手段及び作用・効果】上記課題
を解決するために本発明は、シリコン単結晶からなるボ
ンドウェーハとベースウェーハとを絶縁層を介して、あ
るいは直接貼り合わせた後、ボンドウェーハを減厚加工
する貼り合わせウェーハの製造方法において、シリコン
単結晶棒をスライスして、面取り、ラッピング、エッチ
ング、鏡面研磨および洗浄する各工程を経て作製された
ウェーハであって、エッチング工程において、アルカリ
エッチングのあと酸エッチングを行い、その際、アルカ
リエッチングのエッチング代を酸エッチングのエッチン
グ代よりも大きくしたウェーハを、ボンドウェーハおよ
びベースウェーハとして用いること特徴とする。
【0007】ここで、貼り合わせを行う鏡面研磨ウェー
ハを作製するために、シリコン単結晶棒をスライスし
て、面取り、ラッピング、エッチング、鏡面研磨および
洗浄する各工程は、その一部の工程が入れ替えられた
り、複数回繰り返されたり、あるいは、熱処理、研削等
の他の工程が付加、置換されたりして行われる場合もあ
る。
【0008】ボンドウェーハの薄膜化に研削・研磨を用
いて貼り合わせウェーハを作製する場合、一般的に、貼
り合わせ用のベースウェーハには、アルカリエッチング
液でエッチングしたケミカルエッチウェーハを鏡面研磨
したものが用いられている。それは、ボンドウェーハを
研削・研磨により薄膜化する場合の膜厚均一性はベース
ウェーハの平坦度に影響され、アルカリエッチウェーハ
は、平坦度だけを見れば酸エッチウェーハよりも優れる
からである。その反面、アルカリエッチングはエッチン
グ速度の異方性が高いため、局所的に深いピットが残り
やすく、表面の凹凸も鋭利になり易い。このように、深
いピットが残ったり、表面が鋭利であったりすると、パ
ーティクルの発生や汚染を招く。また、面取り部を鏡面
加工する場合にも、酸エッチングに比べ装置への負担が
大きい。このように、アルカリエッチウェーハにはいく
つかの不利な点もある。
【0009】一方、イオン注入剥離法によりボンドウェ
ーハの薄膜化を行う場合には、その膜厚均一性はイオン
注入深さの精度に依存し、ベースウェーハの平坦度には
ほとんど影響を受けない。また、イオン注入剥離法で
は、前記研削・研磨による方法では達成が困難な0.1
±0.01μmレベルをしのぐ薄膜化と膜厚均一性が得
られるので、次世代向けの貼り合わせウェーハを作製す
ることができる。このような高精度の薄膜を有する貼り
合わせウェーハを用いて最先端のデバイスを作製する場
合には、パーティクルの発生が問題となり易い。従っ
て、イオン注入剥離法を用いて貼り合わせウェーハを作
製する場合は、少なくともそのベースウェーハとして
は、パーティクル発生が少ない酸エッチウェーハが用い
られ、かつ、その面取り部を鏡面研磨したものが好適に
用いられていた。
【0010】ところが近年、本出願人は、アルカリエッ
チングと酸エッチングとを、ある条件にもとで組み合わ
せることによって、アルカリエッチウェーハの高平坦度
を保ちつつ、ピットの発生を抑制した改良ケミカルエッ
チウェーハを作製することに成功し、その技術を特開平
11−233485号公報のもとに開示した。
【0011】そして今回、その改良ケミカルエッチウェ
ーハ同士を貼り合わせてみたところ、酸エッチウェーハ
同士を貼り合わせたもの(従来品)に比べて、未結合領
域が著しく減少していることを発見し、本発明を完成さ
せるに至ったのである。上記した改良ケミカルエッチウ
ェーハは、元はといえば、ウェーハの高平坦度化を主眼
としたものである。つまり、本発明者らにより、貼り合
わせウェーハの未結合領域を削減できるという、新たな
知見が得られたのである。面取りの取り代がどうとか、
研摩代がどうとか、いちいち勘案しなくても簡単に従来
品に比べて未結合領域の少ない貼り合わせウェーハを作
れるのである。
【0012】具体的には、酸エッチウェーハ同士を貼り
合わせる場合に比べ、径方向において平均0.5mm程
度、未結合領域を削減することが可能である。高々0.
5mmであってもあなどれない。たとえば、貼り合わせ
SOIウェーハに素子を作り込んでいく場合を考えてみ
る。素子は、一定の大きさのエリア毎に分けて作りこま
れるので、ほんの僅かSOI層からはみ出るだけでもそ
のエリアは製品として成り立たない。すなわち、1枚の
ウェーハから得られる素子の数が減る。そうだとすれ
ば、たとえ0.1mmであっても未結合領域を削減する
ことには相当の意義があるし、それが0.5mmともな
れば、効果は絶大といっても過言でない。
【0013】また、改良ケミカルエッチウェーハは、ピ
ットの発生や表面の鋭利性が抑制されているので、面取
り部を鏡面加工する場合においても、アルカリエッチウ
ェーハの様に長時間を要することもない。
【0014】さて、改良ケミカルエッチウェーハは、ア
ルカリエッチングした後に酸エッチングを行なって作製
されるウェーハである。その際に、アルカリエッチング
でのエッチング代を、酸エッチングのそれよりも大きく
するのが、改良ケミカルエッチングたる所以である。具
体的に、エッチング代は、アルカリエッチングで10〜
30μm、酸エッチングで5〜20μm程度に調整する
とよい。なお、本発明におけるエッチング代の具体的な
数値は、全てウェーハの両表面のエッチング代を足し合
せたトータルの値を示すものである。
【0015】ところで、本発明には、ボンドウェーハに
イオン注入層を形成してから貼り合わせを行うととも
に、熱処理によりイオン注入層にてボンドウェーハに割
れを生じさせて減厚加工を行うイオン注入剥離法(いわ
ゆるスマートカット法:登録商標)を好適に採用でき
る。イオン打ち込みには、水素だけでなく、希ガスおよ
びアルカリ金属より選ばれる軽元素も使用できる。この
イオン注入剥離法によれば、膜厚均一性の極めて高い貼
り合わせSOIウェーハが得られることはよく知られて
いる。改良ケミカルエッチウェーハ同士を貼り合わせる
本発明の方法に加え、上記イオン注入剥離法を用いれ
ば、未結合領域が極めて少ない高精度の貼り合わせSO
Iウェーハを提供できることになり、益々好ましい。
【0016】なお、本発明によれば、ボンドウェーハと
ベースウェーハとの未結合領域が、径方向においてベー
スウェーハの外周縁から平均して1.3mm以下となる
ように調整することができる。
【0017】
【発明の実施の形態】以下、本発明にかかる貼り合わせ
ウェーハの製造方法について説明する。まず、FZ法あ
るいはCZ法等の公知の方法にてシリコン単結晶インゴ
ットを製造する。こうして得られる単結晶インゴット
は、一定の抵抗率範囲のブロックに切断され、さらに外
径研削が施される。外径研削後の各ブロックには、オリ
エンテーションフラットあるいはオリエンテーションノ
ッチが形成される。このように仕上げられたブロック
は、内周刃切断等によりスライシングされる。スライシ
ング後のシリコン単結晶ウェーハの両面外周縁にはベベ
ル加工により面取りが施される。
【0018】面取り終了後のシリコン単結晶ウェーハ
は、遊離砥粒を用いて両面がラッピングされ、ラップウ
ェーハとなる。次に、そのラップウェーハをエッチング
液に浸漬することにより、両面が化学エッチング処理さ
れ、ケミカルエッチウェーハとなる。化学エッチング工
程は、機械加工工程においてシリコン単結晶ウェーハの
表面に生じたダメージ層を除去するために行われる。こ
のダメージ層の化学エッチングによる除去は、たとえば
水酸化ナトリウム水溶液または水酸化カリウム水溶液に
よるアルカリエッチングと、フッ酸、硝酸および酢酸を
含む混酸水溶液による酸エッチングとの両方により行わ
れる。
【0019】ラッピング工程において、砥粒がウェーハ
表面に突き刺さることでピットが形成された場合、ラッ
ピング後に砥粒を除去するために行うアルカリ洗浄によ
りその直径や深さが増大して、局所的に深いピット(例
えば深さ10μm程度)に成長することがある。その不
具合を解消するために、アルカリエッチングと酸エッチ
ングとの両方をこの順に行う。その際に、アルカリエッ
チングでのエッチング代を、酸エッチングのそれよりも
大きくする。具体的に、エッチング代は、アルカリエッ
チングで10〜30μm、酸エッチングで5〜20μm
程度に調整するとよい。
【0020】また、エッチング工程において、ウェーハ
をアルカリエッチングした後、過酸化水素水溶液に浸漬
し、次いで酸エッチングを行うようにするとよい。これ
は、アルカリエッチング後のウェーハ表面は活性であ
り、疎水性となって異物が付着し汚れ易いため、過酸化
水素水溶液に浸漬することによって表面を酸化して親水
性にすれば、パーティクルが付着しにくくなるからであ
る。ここで、使用する過酸化水素水の濃度は、0.1〜
30質量%が好ましい。0.1質量%未満では表面が十
分に親水性にならないことがあるし、30質量%もあれ
ば十分であり、これを越えても経済上不利であるからで
ある。
【0021】アルカリエッチング液としては、たとえば
水酸化ナトリウム水溶液または水酸化カリウム水溶液を
使用でき、酸エッチング液には、フッ酸、硝酸、酢酸お
よび水からなる混酸水溶液を使用できる。このようなエ
ッチング液とすると、アルカリエッチングにおいても、
酸エッチングにおいても、エッチング処理効果が確実に
発揮され、エッチング代の制御も比較的容易に行える
し、低コストである。
【0022】また、酸エッチングに使用するエッチング
液には、前述の混酸水溶液にシリコンを20〜30g/
リットル溶解させて使用するとよい。シリコンを含まな
い通常の酸エッチング液である混酸水溶液の反応速度
が、拡散速度律速であるのに対して、上記のようにシリ
コンを溶解させた酸エッチング液は、反応速度が律速と
なるので反応律速型酸エッチング液と呼ぶ。この反応律
速型酸エッチングをアルカリエッチングの後に行うと、
先ず、アルカリエッチングによって、ラッピング後の平
坦度を維持しつつ機械的加工歪み層を除去し、次いで反
応律速型酸エッチングを行うことにより、アルカリエッ
チング後に残る局所的な深いピットや、表面の鋭利な凹
凸を滑らかな形状にし、表面粗さを改善し、ステイン発
生率を抑制するとともに、拡散律速型酸エッチングに比
べ、うねりが抑えられるので好ましい。
【0023】以上述べた本発明のアルカリエッチング+
酸エッチングの二段階化学エッチングによれば、先ず、
アルカリエッチングによって、ラッピング後の平坦度を
維持しつつ機械的加工歪み層を除去し、次いで酸エッチ
ングを行うことにより、アルカリエッチング後に残る局
所的な深いピットや、表面の鋭利な凹凸を滑らかな形状
にし、表面粗さを改善し、ステイン発生率を抑制するこ
とができる。
【0024】そして、エッチング条件を調整することに
より、たとえばTTVが1μm以下であって、セルサイ
ズ20×20mmにおけるLTVmax が0.3μm以下
の平坦度を有し、かつピット深さの最大値が6μm以下
であるウェーハを安定して製造することができる。ま
た、これらの要件を兼ね備えたウェーハを改良ケミカル
エッチウェーハとすることができる。さらに、うねりの
平均値が0.04μm以下という大面積で見ても平坦性
に優れたウェーハに加工できる。
【0025】なお、TTV[Total Thickness Variatio
n](μm)は、1枚のウェーハの中で最も厚い箇所と
最も薄い箇所の厚さの差をいう数値で、ウェーハの平坦
度の指標である。また、LTV[Local Thickness Vari
ation](μm)は、1枚のウェーハをセル(通常、2
0×20mmまたは25×25mm)に分割し、そのセ
ルの中で最も厚い箇所と最も薄い箇所の厚さの差をいう
数値で、各セルのLTVをLTVcbc、1枚のウェーハ
の中での最大値をLTVmax と呼んでおり、ウェーハの
平坦度の指標である。また、うねりの測定方法は、たと
えば200mmウェーハの場合だと、まずウェーハの表
面の中央部60mmを触針によりなぞり、細かい表面粗
さ成分を除いた形状成分のみを測定する。そして、測定
開始地点と測定終了地点の高さを一致させて高さの原点
とし、2mm間隔で原点からの変位量の絶対値を測定
し、その平均値をうねりと定義することができる。
【0026】以上のようにして化学エッチング工程を行
った後に、鏡面研磨工程が行われる。具体的には、研磨
ヘッドに支持させたウェーハを、研磨クロスを接着した
回転研磨定盤上に所定の圧力にて押し付ける。そして、
研磨クロスに、例えばSiO を主成分としたアルカリ
性コロイダルシリカ等の研磨液を供給しながら定盤を回
転させ、研磨を行う。この研磨は、コロイダルシリカ等
を砥粒とした機械的研磨と、アルカリ液による化学エッ
チングとの複合作用による、いわゆる機械的化学的研磨
(メカノケミカルポリッシング)である。なお、鏡面研
磨はウェーハハンドリングを容易にするために片面のみ
行うのが望ましい。
【0027】また、本発明の方法においては、化学エッ
チング工程のあと、少なくともベースウェーハ32の面
取り部を鏡面加工する工程を行っても良い。すなわち、
化学エッチング工程終了後のベースウェーハ32に対
し、必要に応じてその面取り部を鏡面加工(鏡面研磨)
する。本発明の化学エッチング工程(アルカリエッチン
グ工程+酸エッチング工程)後のベースウェーハ32
は、その面取り部においても凹凸形状が滑らかであるの
で、面取り部を鏡面化する際の効率を向上させることが
できる。
【0028】具体的には、通常の酸エッチングのみを行
ったウェーハの面取り部の鏡面仕上げ(鏡面面取り研
磨)に要する時間を1とすれば、アルカリエッチングの
みでは2以上の時間を要し、場合によってはエッチング
後に面取り部分を再研削してから鏡面面取り研磨を行う
必要があったのに対し、上記アルカリエッチング+酸エ
ッチングであれば、1.1〜1.3程度の時間しかかか
らず、その研磨代の正確な測定は困難であるが、およそ
1μm〜数μm程度で鏡面化できることを確認した。
【0029】また、面取り部の鏡面加工はベースウェー
ハ32だけでなく、ボンドウェーハ31にも施すことが
できる。さらに、それぞれのウェーハの主表面(貼り合
わせ面)を鏡面研磨する工程の前後、いずれの段階で行
ってもよい。ベースウェーハ32をボンドウェーハ31
に貼り合わせる前に行っても良いし、貼り合わせウェー
ハを作製してから行うこともできる。
【0030】続いて、貼り合わせの工程について説明す
る。本実施形態においては、前述したイオン注入剥離法
(スマートカット法)を採用している。図1に示すよう
に、片面ポリッシング済みの改良ケミカルエッチウェー
ハ(ボンドウェーハ31)に、公知の熱酸化法やCVD
法により酸化膜33を形成する。酸化膜33を形成した
ボンドウェーハ31に、水素イオンを貼り合わせの主表
面側から注入し、イオン注入層41を形成する。貼り合
わせ側主表面は鏡面研磨された面である。酸化膜33
は、ベースウェーハ31に形成することもできるし、両
ウェーハに形成することもできる。
【0031】次に、内部にイオン注入層41が形成され
たボンドウェーハ31と、SOI層40が形成される予
定のベースウェーハ32とを、酸化膜33を介して密着
させた状態で熱処理を行う。該熱処理により、イオン注
入層41にて割れが生じ剥離層41’が形成され、ボン
ドウェーハ31の貼り合わせ側主表面表層部をSOI層
40として剥離するとともに、ベースウェーハ32に接
合することによりSOIウェーハ39が得られる。な
お、イオン注入量を極めて高くしたり、貼り合わせ面を
プラズマ処理することにより、剥離のための熱処理を省
略することも可能である。
【0032】ボンドウェーハ31の残部である残存ウェ
ーハ38とSOIウェーハ39との分離は、真空チャッ
クを用いて行なうことができ、残存ウェーハ38または
SOIウェーハ39の裏面側からチャックして、これを
回収する。回収後のSOIウェーハ39を、タッチポリ
ッシュ(取り代の極めて少ない研磨)や高温アニールに
より、ダメージ層の除去や表面粗さを改善すれば、高品
質の貼り合わせSOIウェーハが得られる。
【0033】
【実施例】(実施例)まず、前述した方法により作製し
た直径200mmのラップウェーハ(ラップ砥粒番手:
#1200)を使用し、次のエッチング処理を行った。
なお、使用したラップウェーハは、面取り部を#150
0の砥粒で研磨加工したものを用いた。まず、アルカリ
エッチングとして、エッチング代の目標を20μmと
し、50質量%濃度の水酸化ナトリウム水溶液に85℃
で450秒浸漬した。次に、親水化処理として0.3質
量%の過酸化水素水に浸漬した後、酸エッチングとし
て、エッチング代の目標を10μmとし、市販の50%
フッ酸、70%硝酸、99%酢酸を用いて、体積比が
1:2:1になるように混合した混酸でエッチングを行
った。そして、平坦度(TTV,LTVmax)、ピット
深さを測定し、前述した範囲内に各値が収まっているこ
とを確認して、これを改良ケミカルエッチウェーハとす
るとともに、測定した側とは反対側の面(貼り合わせ側
となる面)を鏡面研磨して、貼り合わせ用のボンドウェ
ーハ31およびベースウェーハ32を作製した。さら
に、ベースウェーハ32の面取り部には鏡面加工を施し
た。
【0034】次に、前述したイオン注入剥離法によって
貼り合わせSOIウェーハ39を作製するために、ボン
ドウェーハ31を酸化雰囲気で熱処理して約150nm
の熱酸化膜33を形成した。そして、貼り合わせの主表
面側より、加速電圧56keV、ドーズ量5.0×10
16cm−2の条件でHイオン注入を行い、イオン注
入層41を形成した。このボンドウェーハ31を、貼り
合わせ用のベースウェーハ32と密着させて、500℃
の温度で30分間熱処理した。熱処理炉から取り出し
て、SOIウェーハ39と残存ウェーハ38とを分離さ
せて貼り合わせSOIウェーハ39を得た。
【0035】このようにして得た貼り合わせSOIウェ
ーハ39について、径方向における未結合領域UAの幅
Duaを測定した。結果を図2(a)に示す。貼り合わせ
SOIウェーハ39の全サンプル数は32枚である(以
下の比較例でも同様)。図2は、横軸が各サンプルにお
ける未結合領域UAの幅Duaを示し、縦軸が頻度(サン
プル数)を表すヒストグラムである。この結果より、未
結合領域UAの幅Duaの平均値を求めると1.26mm
であった。
【0036】(比較例)次に、エッチング代30μmの
酸エッチングのみを行って通常のケミカルエッチウェー
ハ(酸エッチウェーハ)を作製した。この酸エッチウェ
ーハと、実施例で使用した改良ケミカルエッチウェーハ
を用い、組み合わせの異なる3種の貼り合わせSOIウ
ェーハを作製した。貼り合わせの条件等は実施例と同様
である。結果を図2(b)〜(d)に示す。なお、組み
合わせは以下の通りである。
【0037】・図2(b)…酸エッチウェーハ(ボンド
ウェーハ)+改良ケミカルエッチウェーハ(ベースウェ
ーハ)。 ・図2(c)…改良ケミカルエッチウェーハ(ボンドウ
ェーハ)+酸エッチウェーハ(ベースウェーハ)。 ・図2(d)…酸エッチウェーハ(ボンドウェーハ)+
酸エッチウェーハ(ベースウェーハ)。
【0038】また、これら各組み合わせにおける未結合
領域UAの幅Duaの平均値を求めると、図2(b)の組
み合わせが1.55mm、図2(c)の組み合わせが
1.60mm、図2(d)の組み合わせが1.75mm
であった。
【0039】このように、本発明の方法、すなわち改良
ケミカルエッチウェーハ同士を貼り合わせてSOIウェ
ーハを作る方法によれば、従来の酸エッチウェーハ同士
を貼り合わせたものに比べ、未結合領域UAの幅Duaを
約0.5mm減少させることができる。また、いずれか
一方に使用するだけでも効果は認められる。以上、実施
例は200mmウェーハについて行なったものである
が、300mmウェーハについても全く同様の効果が得
られることはもちろんである。
【図面の簡単な説明】
【図1】イオン注入剥離法による貼り合わせSOIウェ
ーハの製造方法を示す説明図。
【図2】実施例の結果を示すヒストグラム。
【符号の説明】
31 ボンドウェーハ 32 ベースウェーハ 33 シリコン酸化膜(絶縁層) 39 貼り合わせウェーハ(貼り合わせSOIウェー
ハ) 41 イオン注入層 UA 未結合領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三谷 清 群馬県安中市磯部二丁目13番1号 信越半 導体株式会社半導体磯部研究所内 Fターム(参考) 5F032 AA06 AA91 CA17 CA24 DA24 DA33 DA53 DA60 DA71 DA74

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶からなるボンドウェーハ
    とベースウェーハとを絶縁層を介して、あるいは直接貼
    り合わせた後、前記ボンドウェーハを減厚加工する貼り
    合わせウェーハの製造方法において、 シリコン単結晶棒をスライスして、面取り、ラッピン
    グ、エッチング、鏡面研磨および洗浄する各工程を経て
    作製されたウェーハであって、前記エッチング工程にお
    いて、アルカリエッチングのあと酸エッチングを行い、
    その際、アルカリエッチングのエッチング代を酸エッチ
    ングのエッチング代よりも大きくしたウェーハを、前記
    ボンドウェーハおよび前記ベースウェーハとして用いる
    こと特徴とする貼り合わせウェーハの製造方法。
  2. 【請求項2】 前記ボンドウェーハにイオン注入層を形
    成してから貼り合わせを行うとともに、熱処理により前
    記イオン注入層にて前記ボンドウェーハに割れを生じさ
    せて減厚加工を行うことを特徴とする請求項1記載の貼
    り合わせウェーハの製造方法。
  3. 【請求項3】 前記エッチング工程のあと、少なくとも
    前記ベースウェーハの面取り部を鏡面加工する工程を有
    することを特徴とする請求項1または2記載の貼り合わ
    せウェーハの製造方法。
  4. 【請求項4】 前記ボンドウェーハと前記ベースウェー
    ハとの未結合領域が、径方向において前記ベースウェー
    ハの外周縁から平均1.3mm以下となるように調整す
    ることを特徴とする請求項1ないし3のいずれか1項に
    記載の貼り合わせウェーハの製造方法。
JP2001360267A 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法 Pending JP2003163335A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001360267A JP2003163335A (ja) 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法
KR10-2004-7007976A KR20040060990A (ko) 2001-11-27 2002-11-19 접합 웨이퍼의 제조 방법
EP02783568.5A EP1460691B1 (en) 2001-11-27 2002-11-19 Method for producing cemented wafer
CNB028233719A CN1326247C (zh) 2001-11-27 2002-11-19 贴合晶片的制造方法
PCT/JP2002/012039 WO2003046994A1 (fr) 2001-11-27 2002-11-19 Procede de fabrication d'une tranche collee
TW091133694A TWI251875B (en) 2001-11-27 2002-11-19 Manufacturing method of bonding wafer
US10/495,102 US7531425B2 (en) 2001-11-27 2002-11-19 Method of fabricating bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360267A JP2003163335A (ja) 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2003163335A true JP2003163335A (ja) 2003-06-06

Family

ID=19171116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360267A Pending JP2003163335A (ja) 2001-11-27 2001-11-27 貼り合わせウェーハの製造方法

Country Status (7)

Country Link
US (1) US7531425B2 (ja)
EP (1) EP1460691B1 (ja)
JP (1) JP2003163335A (ja)
KR (1) KR20040060990A (ja)
CN (1) CN1326247C (ja)
TW (1) TWI251875B (ja)
WO (1) WO2003046994A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2955697B1 (fr) 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN112951716A (zh) * 2021-03-22 2021-06-11 上海中欣晶圆半导体科技有限公司 一种通过混腐蚀改善平坦度与粗糙度的方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226031A (ja) 1990-05-18 1992-08-14 Fujitsu Ltd 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JP2678218B2 (ja) 1991-08-07 1997-11-17 株式会社日立製作所 貼りあわせ基体とその製造方法
JP3449492B2 (ja) 1993-02-10 2003-09-22 三菱住友シリコン株式会社 ウェーハエッチングの前処理方法
JPH1092777A (ja) * 1996-09-12 1998-04-10 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH1126337A (ja) 1997-07-02 1999-01-29 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JP3441979B2 (ja) 1997-12-09 2003-09-02 信越半導体株式会社 半導体ウエーハの加工方法および半導体ウエーハ
US6239039B1 (en) 1997-12-09 2001-05-29 Shin-Etsu Handotai Co., Ltd. Semiconductor wafers processing method and semiconductor wafers produced by the same
JP3491523B2 (ja) 1998-04-15 2004-01-26 信越半導体株式会社 半導体ウエーハの加工方法
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP2000349265A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2001085648A (ja) 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
KR100701342B1 (ko) 1999-07-15 2007-03-29 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP4529036B2 (ja) 1999-09-24 2010-08-25 Sumco Techxiv株式会社 半導体用薄膜ウェハの製造方法
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2001073831A1 (fr) 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2001284559A (ja) 2000-04-03 2001-10-12 Mitsubishi Materials Silicon Corp 張り合わせ基板の製造方法

Also Published As

Publication number Publication date
US7531425B2 (en) 2009-05-12
EP1460691A4 (en) 2005-12-14
CN1592970A (zh) 2005-03-09
WO2003046994A1 (fr) 2003-06-05
KR20040060990A (ko) 2004-07-06
EP1460691B1 (en) 2016-04-27
EP1460691A1 (en) 2004-09-22
US20050020030A1 (en) 2005-01-27
CN1326247C (zh) 2007-07-11
TW200300575A (en) 2003-06-01
TWI251875B (en) 2006-03-21

Similar Documents

Publication Publication Date Title
EP1408551B1 (en) Method for producing bonding wafer
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
TWI394204B (zh) 鍵合晶圓的製造方法
US6583029B2 (en) Production method for silicon wafer and SOI wafer, and SOI wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
EP1710836A1 (en) Method for manufacturing soi wafer
EP1134808B1 (en) A method of producing a bonded wafer
JP2007053178A (ja) シリコンウェーハの製造方法
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
JP2007317988A (ja) 貼り合わせウエーハの製造方法
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
EP1936664A1 (en) Method for producing bonded wafer
JP2003163335A (ja) 貼り合わせウェーハの製造方法
JP2003197602A (ja) ウェーハ製造方法
JP2004055752A (ja) Soiウェーハの製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
JP2022167477A (ja) Soiウェーハの製造方法およびsoiウェーハ
JPH11340443A (ja) Soiウエーハの作製方法およびsoiウエーハ
JP2005101446A (ja) 半導体ウェーハの製造方法
JPH05234985A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081020