TW486810B

TW486810B - Semiconductor integrated circuit and method generating internal supply voltage in semiconductor integrated circuit

Info

Publication number: TW486810B
Application number: TW090100213A
Authority: TW
Inventors: Yoshiharu Kato; Nobuyoshi Wakasugi
Original assignee: Fujitsu Ltd
Priority date: 2000-01-27
Filing date: 2001-01-04
Publication date: 2002-05-11
Also published as: US6492850B2; KR100648537B1; KR20010077975A; US20010010480A1; JP2001210076A; US20020140468A1

Description

五、發明說明（1 ) 經濟部智慧財產局員工消費合作社印製發明領域本發明係關於具有使用一外部電源供應電壓來產生一内部供應電壓的電源供應器電路之半導體積體電路，及用來在半導體積體電路中產生内部供應電壓之方法。相關技術之ia π 近來，由電池驅動的可攜式設備已被廣泛使用。據要求安裝在可攜式設備中的半導體積鱧電路須為低電力消耗型，以確保電池之長期使用。在許多情形中，此型之半導體積體電路具有一電壓產±器，纟藉由㈣自纟外部供應的外部供應電壓來產生電壓比外部供應電壓低的一内部供應電壓，且已藉由把内部供應電壓供應到預定電路中而達成低電力消耗。近來，一半導體積體電路内部設有多個電壓產生器，其中多種内部供應電壓分別供應到主要電路方塊中。第1圖顯示在半導體積體電路中產生一内部供應電壓的主要電路之例子。 >考電壓產生器1具有一電流鏡電路la，且藉由使用外部供應電壓VEX 丁來產生參考電壓VREF。開機重置電路2 在外邓供應電源VEXT超過一預定值時解除開機重置信號 OR動作（亦即，使開機重置信號進入低位準）。電流鏡電路la具有參考電壓VREF在接收高位準之開機重置信號 P〇R時藉其來強迫變為外部供應電壓VEXT的功能。參考產生器1在外部供應電壓VEXT為低且參考電壓VREF無法由電流鏡電路la產生時藉開機重置信號POr，隨著外部供應

(請先間讀背面之注意事項再填寫本頁)

五、發明說明（2 ) 電壓VEXT而產生參考電壓VREF。亦即，參考電壓VREF 可在外部供應電壓VEXT為低處來穩定產生。電壓產生器3具有由一電流鏡電路組成的一差動放大器3a、及由PM0S電晶體組成的一調節器3b。差動放大器 3&在接收參考電壓VREF和館回的内部供應電壓viN丁時控制調節器3b。調節器3b產生具有預定驅動能力的一内部供應電壓。在曰本未審查專利申請案第Hei-130170號中揭露有由開機重置信號POR來控制參考產生器的例子。然而’相較於一般電源供應器之電流供應能力，由電池產生的供應電壓VEXT之電流供應能力較低。因此，例如，當安裝在可攜式設備中的半導體積體電路之個別電路在打開電源時一起操作時，有供應電壓νΕχτ短暫下降的情形。第2圖顯示在供應電壓vext下降時的電壓波形。當外部供應電壓VEXT在打開電源時短暫下降時，第】圖中顯示的電壓產生器之差動放大器“不正常操作，且發生一饋過電流。結果，發生内部供應電壓VIN丁不升至正常位準的問題。特別是，上述問題在差動放大器33由復〇§ 電路組成的場合容易發生。理由係所供應外部供應電壓 VEX 丁需要比電晶體之臨界電壓大兩或更多倍，以穩定致動差動放大器3a(電流鏡電路）。亦即，CM〇s差動放大器在其低電壓側具有較小操作邊限。再者，一般在安裝在可攜式設備的半導體積體電路 486810 A： B7 五、發明說明（經濟部智慧財產局員工消費合作社印製中，把可操作電壓減小以降低電力消耗（例如，外部供應電壓係2.5 V)。因為電晶體之臨界電壓很少依賴外部供應電壓，故電晶體之臨界電壓對外部供應電壓νΕχτ之比率增大，其中上述問題仍易於發生。另外，如第2圖中顯示的，内部供應電壓VINT之產生時序移變，其中當在内部供應電壓VIN 丁提升到正常電壓前開機重置信號POR被解除動作（變為低位準）時，在半導體積體電路中要被重置的電路將在正常内部供應電壓VINT 被供應前即致動。結果，這些電路不被正確重置，則可攜式設備可能被掛斷。另一方面，如上述的，參考電壓產生器1在打開電源時藉由開機重置信號POR，隨著外部供應電壓VEXT來產生參考電壓VREF。然而，當用來接收參考電壓VREF的電壓產生器3具有CMOS差動放大器3a時，即使電壓產生器3接收跟隨外部供應電壓VEXT的參考電壓，電壓產生器仍無法在外部供應電壓VEXT為低的區域中正確地操作。因此，電壓產生器3不能產生正常的内部供應電壓Vint。發明概晷本發明之一目的係在供應至半導體積體電路的外部供應電壓為低時來可靠地產生一内部供應電壓，且特別在打開電源時能迅速提升跟隨外部供應電壓的内部供應電壓。本發明之另一目的係即使在供應至CMOS電流鏡電路的供應電壓為低時仍可在具有該CMOS電流鏡電路的電壓產生器中穩固地產生一内部供應電壓。請先閱讀背面之注意事項再填寫本頁) 裝訂·- --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 6 486810 A7

五、發明說明（4 ) 本發明之又一目的係把供有内部供應電壓的一内部電路可靠地重置。根據本發明中的半導體積體電路之一層面，半導體積體電路具冑^壓產生器及_開機電路。該電壓產生器藉由使用由外部供應的一外部供應電壓，在參考電壓的控制下產生供應至内部電路的一内部供應電壓。開機電路把一開機重置信號解除動作，該信號在外部供應電壓和内部供應電壓都超過一預定值時把内部電路（經預定内部電路 (等））的至少一個重置。該電壓產生器在該開機重置信號被致動時把該外部供應電壓強迫供應為内部供應電壓。因此，當外部供應電壓為低且該電壓產生器在打開電源的情形中不正常操作時内部供應電壓跟隨該外部供應電壓而產生。 ^--------訂·· (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財臺局員工消費合作社印製根據本發明中的半導體積體電路之另一層面，電壓產生裔具有一差動放大器及一調節器。該差動放大器在接收參考電壓和依據内部供應電壓而變動的一電壓時把一經差動放大k號輸出。在差動放大器之輸出的控制下，該調節器藉由使用外部供應電壓來產生一内部供應電壓。因為該開機重置信號控制該差動放大器或該調節器，當開機重置信號被致動時該調節器被強迫打開。結果，因外部電源電壓為低使該差動放大器不正常操作或該參考電壓不正常地產生時，内部供應電壓跟隨外部供應電壓而產生。根據本發明中的半導體積體電路之另一層面，差動放大器具有一 CMOS電流鏡電路。該CMOS電流鏡電路一般在

本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

經濟部智慧財產局員工消費合作社印製 A： -----~_B7_ _ 五、發明說明（5 ) 刼作上需要比電晶體之臨界電壓大兩倍或更多的一外部供 ^電i亦即，由CM〇S電流鏡電路組成的該差動放大器在低供應電壓側具有小的操作邊限。即使在此種CMOS電氣鏡使用在β玄電壓產生器的場合仍能可靠產生内部供應電壓。根據本發明中的半導體積體電路之另一層面，電壓產生裔具有用來把供有一外部供應電壓的外部供應線連接至供有一内部供應電壓的内部供應線之一電晶體。該電晶體在開機重置彳§號被致動時被強迫導通來連接該外部供應線和該内部供應線。因此，當在電壓產生器中用來產生内部供應電壓的一電路因低的外部供應電壓（當開機重置信號被致動時）而不正常操作時，内部供應電壓跟隨外部供應電壓而產生。根據本發明中的半導體積體電路之另一層面，該半導體積體電路具有多個電壓產生器。開機電路具有分別對應於由該等電壓產生器產生的内部供應電壓和外部供應電壓之夕個重置信號產生器。各重置信號產生器在外部供應電壓或内部供應電壓超過一預定值時把一重置信號解除動作。開機重置信號響應於已最後致動的一重置信號而解除動作、同時響應於已最早致動的一重置信號而致動。結果，用來接收一開機重置信號的内部電路能可靠供有操作上需要的一預定值之供應電壓，且在開機重置信號被解除動作時可重置於一預定狀態。再者，該内部電路在開機重置信號被致動時立即終止操作。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

裝一請先閱讀背面之;i意事項再填寫本頁) 丄 . •線· 486810 A7

濟部智，慧財產· 局員工消費合作社印製根據本發明中的半導體積體電路之另一層面，該半導體積體電路具有絲產生比外部供應電壓㈣一内部供應電C之電壓產生器。該開機電路具有一邏輯運算電路及一位準移變器。該邏輯運算電路邏輯地運算該等重置信號並輸出運算結果作為一開機重置信號。該位準移變器接收對應於比外部供應電壓低的内部供應電壓之重置信號，以提升高電壓側上的重置信號之邏輯位準，並把經提升重置信號供應至該邏輯運算電路。因此，可能藉由使用邏輯運算電路而簡單地產生開機重置信號。高位準之重置信號被位準移變器提升至一預定值，其使高位準能可靠地傳輸到邏輯運算電路，並能穩固地運算邏輯運算電路。特別是，在運异電路由CMOS組成的情形中，可防止饋過電流之流動。根據在本發明中的半導體積體電路中產生内部供應電壓的方法之一層面，在一參考電壓之控制下，藉由使用由外部供應的一外部供應電壓來產生要供應到一内部電路的一内部供應電壓。用來把内部電路（經預定内部電路（等之至少一個重置的開機重置信號在外部供應電壓和内部供應電壓都超過一預定值時被解除動作。再者，當開機重置信號被致動時把外部供應電壓強迫供應為内部供應電壓。因此’即使用來產生一内部供應電壓的電壓產生器因如打開電源的情形中之低的外部供應電壓而不正常操作時，内部供應電壓仍跟隨外部供應電壓而產生。根據在本發明中的半導體積體電路中產生内部供應電本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 9 486810 A7 B7 五、發明說明（經濟部智慧財產局員工消費合作社印製壓的方法之另一層面，多種内部供應電壓被產生來供應到内部電路中。分別與供應電壓對應的重置信號在外部供應電壓和各内部供應電壓都超過一預定值時被解除動作。開機重置信號響應於已最後解除動作的重置信號而解除動作’同時響應於已最早致動的重置信號而致動。結果，用來接收一開機重置信號的内部電路能可靠供有操作上需要的一預定值之供應電壓，且在開機重置信號被解除動作時可重置於一預定狀態。再者，該内部電路在開機重置信號被致動時立即終止操作。邏式之簡單4¾心十〔當與其中相同元件由相同參考標號指定的附圖連結讀取時從下列詳細描述，本發明之本質、原理和利用將變得更明顯，其中：第1圖係顯示習知技術半導體積體電路中的内部供應電壓之產生器的電路圖；第2圖係習知技術中在打開電源時一供應電壓和一機重置信號之波形圖；第3圖係顯示本發明之第一實施例的方塊圖；第4圖係顯示在第3圖中顯示的一電壓產生器之細節電路圖；第5圖係顯不被顯不在第3圖中的一重置信號產生一位準移變器之細節的電路圖；第6圖係顯示在打開電源時的供應電壓、重置信號、開機重置信號之波形圖；開的和和 (請先閱讀背面之注意事項再填寫本頁) 裝 ;線· 486810 A7 B7

濟部 - 智、慧財產局員工消費合作社印製五、發明說明（8 ) 第7圖係顯示根據本發明之第二實施例的一電壓產生器之細節的電路圖；及第8圖係顯示根據本發明之第三實施例的一重置信號產生器和一邏輯運算電路之電路圖。較佳實施例之描沭此後，參考附圖式來描述本發明之實施例。第3圖顯示根據本發明的半導體積體電路和用來在半導體積體電路中產生内部供應電壓的方法之第一實施例。半導體積體電路係藉由使用CMOS程序而形成在如 DRAM之矽基體上。 DRAM具有電壓產生器1〇和12，重置信號產生器14、 16和18，一位準移變器2〇，及一邏輯運算電路22。除了那些顯示在圖中者外，DRAM更具有包括一記憶體晶胞、一感測放大器等的一記憶體核心單元，及用來控制記憶體核心單元的多個控制電路或類似者。DRAM接收來自外部的一外部供應電壓VEXT(例如，3V)。外部供應電壓νΕχ 丁被供應到如輸入緩衝器、輸出緩衝器（未顯示）等的内部電路。電壓產生器1 〇接收外部供應電壓VEX丁和一開機重置信號POR，並產生比外部供應電壓VEXT低的一内部供應電壓VINT1(例如，2V)。電壓產生器12接收外部供應電壓 VEXT和開機重置彳§號p〇R，並產生比外部供應電壓νΕχ丁高的一内部供應電壓VINT2(例如，4V)。内部供應電壓 VINT1被供至記憶體核心等的内部電路。内部供應電壓 VINT2被供至一字組解碼器或類似者的内部電路，以供控

11 4^6810 A：五、發明說明（9 ) 經濟部智慧財產局員工消費合作社印製制記憶體晶胞之傳輸閘的一字組線之高位準電壓使用。重置信號產生器14接收外部供應電壓VEXT並產生一重置信號（/> EXT。重置信號φ EXT在外部供應電壓VEXT 超過一預定值時被解除動作（變為低位準）。重置信號產生器16接收内部供應電壓VINTi並產生一重置信號φ INT〇。重置信號(/) INTO在内部供應電壓VINT1超過一預定值時被解除動作（變為低位準）。同樣的，開機重置信號產生器i 8 接收内部供應電壓VINT2並產生一重置信號p INT2。重置信號p INT2在内部供應電壓VINT2超過一預定值時被解除動作（變為低位準）。位準移變器20把高位準之重置信號p INTO(與内部供應電壓VINT1者相同的位準）轉換至外部供應電壓νΕχτ之位準’並把它們輸出作為重置信號φ ΙΝΤ1。邏輯運算電路22由一反相器和一NAND閘組成，且接收外部供應電壓VEXT。邏輯運算電路22響應於最後解除動作的重置信號φ EXT、</> INT1和（/) INT2而把開機重置信號POR解除動作，同時響應於最早致動的重置信號$ EXT、plNTl和plNT2而致動開機重置信號p〇r。亦即，在本實施例中，位準移變器2〇和邏輯運算電路22構成一〇R 邏輯電路。因為高位準之重置信號φ ΙΝχβ由饵準移變器2〇轉換至外部供應電壓VEXT，可能在重置信號（/)£)(丁、$ INT1和ρ INT2都處在高位準時來防止饋過電流之流至邏輯運算電路22之NAND閘。第4圖顯示電壓產生器10之細節。在下面描述中，供有

(請先閱讀背面之;1意事項再填寫本頁) 裝訂. ;線· 486810 A： B7 經濟部智- 慧財產- 局員工消費合作社印製五、發明說明（l〇 ) 外部供應電壓VEXT的電源供應線稱為一 ”電源供應線 VEXT”、供有接地電壓VSS的接地線稱為一”接地線VSS”、及供有内部供應電壓VINT1和VINT2的電源供應線稱為" 内部供應線VINT1和VINT2”。另外，為了簡單pMOS電晶體稱為”pMOS”，且nMOS電晶體稱為”nMOS”。電壓產生器10具有一參考電壓產生器24、由電流鏡組成的一差動放大器26、一調節器28、控制差動放大器26的反相器 30a和30b、一NOR閘 30c、一pMOS 30d、及一nMOS 30e 〇參考電壓產生器24具有包括pMOS 24a和24b、nMOS 24c和24d、和一電阻器24e的一電流鏡電路，及包括串聯連接的pMOS 24f和24g的一電壓產生器。pMOS 24a、24b、和24f之源極連接至電源供應線VEXT。nMOS 24c之源極、 pMOS 24g之閘極和汲極及電阻器24e之一端連接至接地線 VSS。pMOS 24a之閘極、pMOS 24b之閘極和汲極、nMOS 24d之汲極、和pMOS 24f之閘極彼此連接。pMOS 24&之汲極、nMOS 24c之閘極和汲極、和nMOS 24d之閘極彼此連接。nMOS 24d之源極連接至電阻器24e之另一端。pMOS 24f 和nMOS 24g之汲極彼此連接來輸出參考電壓VREF。差動放大器26具有pMOS 26a和26b，nMOS 26c、26d 和26e。pMOS 26a和26b之源極連接至電源供應線VEXT。 nMOS 26e之源極連接至接地線VSS。nMOS 26e之閘極連接至NOR閘30c之輸出。pMOS 26a之閘極和汲極、pMOS 26b 之閘極、和nMOS 26c之没極連接至nMOS 30d之汲極。本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 486810 A7 __ B7 五、發明說明（11 ) pMOS 26b之汲極和nMOS 26d之汲極連接至nMOS 30e之沒極和調節器28的口1^0828&之閘極。111^10826(：之閘極接收參考電壓VREF。nMOS 26d之閘極連接至調節器28之電阻器28b和28c，並接收跟隨内部供應電壓VINT1而改變之電壓。nMOS 26c和26d連接至nMOS 26e之汲極。調節器28具有pMOS 28a、串聯連接的電阻器28b和 28c。pMOS 28a使源極連接至電源供應線VEXT並使汲極連接至電阻器28b之一端。pMOS 28a之沒極把内部供應電壓 VINT1輸出。電阻器28b之另一端連接於電阻器28c之一端，且電阻器28c之另一端連接至接地線VSS。反相器30a接收開機重置信號POR，並把經反相信號輸出到pMOS 30d之閘極。反相器30b接收外部供應電壓 VEXT，並把經反相信號輸出到NOR閘30c之輸入。反相器 30a、30b和NOR閘30c的pMOS(未顯示）之源極與電源供應線VEXT連接。pMOS 30d之源極連接至電源供應線VEXT 而nMOS 30e之源極連接於接地線VSS。另一方面，雖然未特別顯示，電壓產生器12具有例如一昇高電路，用來藉從一振盪電路輸出的脈波信號而推高電容，並用來藉由利用連接於一個二極體的電晶體而產生高電壓。第5圖顯示重置信號產生器14、16、和1 8及位準移變器 20之細節。重置信號產生器14具有串聯連接的電阻器14a和14b及串聯連接的電阻器14c和nMOS 14d。電阻器14a和14b之一本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） --------.---l·!裝 f· (請先閱讀背面之;i意事項再填寫本頁) 訂： -線· 經濟部智慧財產局員工消費合作社印製 14 B7 五、發明說明（l2 ) (請先閱讀背面之注意事項再填寫本頁) 端分別連接於電源供應線VEXT和接地線VSS。電阻器14c 之一端連接至電源供應線VEXT，且nMOS 14d之源極連接至接地線VSS。電阻器14a和nMOS 14b之連接節點被連接至nMOS 14d之閘極。一重置信號（/> EXT由電阻器14c和 nMOS 14d之連接節點輸出。nMOS 14d在外部供應電壓 VEXT小於一預定值時截止，且此時重置信號φ EXT變為低位準。nMOS 14d在外部供應電壓VEXT超過該預定值時導通。此時，重置信號P EXT變為高位準。重置信號產生器16和18具有與重置信號產生器14者相同的邏輯。重置信號產生器16接收内部供應電壓VINT1並輸出一重置信號P INTO。重置信號產生器1 8接收内部供應電壓VINT2並輸出一重置信號p INT2。經濟部智慧財1-局員工消費合作社印製位準移變器20係由串聯連接的pMOS 20a和nMOS 20b、串聯連接的pMOS 20c和nMOS 20d、及反相器20e和 20f組成。pMOS 20a和20c之源極連接至電源供應線 VEXT。nMOS 20b和20d之源極連接至接地線VSS。nMOS 20b之閘極經由反相器20e而接收重置信號φ INTO之經反相信號。nMOS 20d之閘極經由反相器20e和20f而接收與重置信號p INTO相同相位之信號。pMOS 20a之閘極連接至 pMOS 20c之沒極，且pMOS 20c之閘極連接至pMOS 20a之沒極。重置信號φ INTI由pMOS 20c之汲極輸出。反相器20e 和20f的pMOS(未顯示）之源極連接於内部供應線VINT 1。

第6圖顯示個別供應電壓VEXT、VINT1和VINT2，重置信號pEXT、pINTl、和（/)INT2,及一開機重置信號POR 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486810 Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（13 ) 之波形。首先’開機重置信號POR之電壓在外部供應電壓VEXT 上升（第6(a)圖）時上升。隨著開機重置信號p〇R之電壓的上升，第4圖中顯示的pMOS 30d和nMOS 30e即導通而nMOS 26e截止。藉由使pM〇S 30d導通且nMOS 26e載止而讓差動放大器26解除動作。藉nMOS 30e之導通，使pMOS 28a導通’且把外部供應電壓VEXT強迫供應為内部供應電壓 VINT1。亦即，内部供應電壓viNTl跟隨外部供應電壓 VEXT(第6(b)圖）。接收内部供應電壓VINT1的内部電路以最短時間進入可操作狀態。第5圖中顯示的重置信號產生器丨4和16藉外部供應電壓VEXT和内部供應電壓VINT1 (第6(c)圖）之上升來提升重置信號φ EXT和φ INTO之電壓。第3圖中顯示的電壓產生器12不操作直到外部供應電壓VEXT超過一預定值為止，故它不產生任何内部供應電壓VINT2(第6(d)圖）。因此，一重置電壓φ INT2不被產生（第6(e)圖）。當電壓產生器12開始操作時，内部供應電壓VINT2迅速上升（第6(f)圖）。第5 圖中顯示的重置信號產生器18在它藉内部供應電壓 VINT2(第6(g)圖）之上升來提升（致動）重置信號ρ ΙΝΤ2之電壓後被解除動作。其後，重置信號產生器14和16在藉外部供應電壓 VEXT和内部供應電壓VINT1(第6(h)圖）之上升來提升（致動）重置信號φ EXT和（/> INT1之電壓後被解除動作。重置信號p INTO經由位準移變器而轉換至重置信號$ ΙΝΤ1。第3 (請先閱讀背面之注意事項再填寫本頁) 裝一 -線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 16 486810 A7 五、發明說明（l4 ) 圖中顯不的邏輯運算電路POR響應於重置信號p EXT和（/) INT1 (第6(i)圖）之最近解除動作信號來解除開機重置信號 POR動作。亦即，開機重置信號POR響應於最後上升的供應電壓VEXT、VINT1和VINT2而解除動作。重置所需的内部電路能夠在開機重置信號P0R解除動作前可靠地接收操作上所需的一預定值之供應電壓。結果，内部電路在打開電源時總是處在一預定的重置狀態中。藉由邏輯運算重置信號來控制開機重置信號P〇R之產生及控制重置信號之邏輯電壓的轉換在包括產生多種供應電壓的一供應電壓產生器之如新近DRAM的半導體積體電路中特別重要。另一方面，開機重置信號P0R響應於已最早致動的重置信號pEXT、pINTl、和φΙΝΤ2(未顯示）而被致動。因此，開機重置信號POR響應於已最早下降的供應電壓 VEXT、VINT1和VINT2而致動。結果，接收開機重置信號 POR的内部電路迅速停止操作。如上述的，在根據本發明的半導體積體電路和用來在半導體積體電路中產生内部供應電壓的方法中，電壓產生器10在接收開機重置信號POR之致動時把差動放大器解除動作，且同時把低位準供應到調節器28的1)1^05 28a之閘極，藉此把外部供應電壓VEXT強迫供應為内部供應電壓 VINT1。因此，在外部供應電壓VEXT為低且差動放大器％不正常操作之情形下，内部供應電壓VINT1可跟隨外部供應電壓VEXT而產生。這產生顯著效果，特別是在由CM〇s 電流鏡電路組成的差動放大器26中。本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱—

經濟部智慧財產局員工消費合作社印製五、發明說明（ls ) 開機重置信號POR響應於最後解除動作的重置信號而解除動作，同時響應於最早致動的重置信號而致動。因此，接收開機重置信號p〇R的内部電路可在開機重置信號p〇R 解除動作時穩固地接收操作上所需的一預定值之供應電壓。結果，内部電路能可靠地重置於一預定狀態。因此，接收開機重置信號p〇R的内部電路可在開機重置信號p〇R 致動時較早停止操作。邏輯運算電路22邏輯地運算個別重置信號ρΕΧΤ、φ INTO和cpINT2,並把邏輯運算結果輸出作為開機重置信號 POR °據此，可能簡單地產生開機重置信號POR。兩位準（内部供應電壓VINT 1)之重置信號P INTO經由位準移變器而轉換至外部供應電壓νΕχτ，並供應到邏輯運异電路22。據此，高位準之重置信號可穩固地傳送到邏輯運异電路22，藉此無誤動作地穩固操作邏輯運算電路22。特別是，可能防止饋過電流免於流入邏輯運算電路22之NAND閘。第7圖顯示根據本發明的半導體積體電路和用來在半導體積體電路中產生内部供應電壓的方法之第二實施例。與那些第一實施例者相同的電路被標予相同參考標號，且省略其詳細描述。在第二實施例中，電壓產生器32與第一實施例中的電壓產生器10不同。所有其他構造係與那些第一實施例者相同。電壓產生器32具有與那些第4圖中顯示的電壓產生器 (請先閱讀背面之注意事項再填寫本頁) 裝 .線

18 486810 A7 B7 經濟部i曰慧財產局員工消費合作社印製五、發明說明（16 10者相同的一參考電壓產生器24、一差動放大器26、及一調節器28。在參考電壓產生器24、差動放大器26、及一調郎器28間的連接係與第一實施例中者相同。pMOS 32a之沒極連接於把内部供應電壓VINT1輸出的節點。pMOS 32a之源極連接至電源供應線VEXT。pM〇s 32a之閘極經由一反相器32b而接收開機重置信號p〇R之一經反相信號。在實施例中，pMOS 32a在開機重置信號P0R致動（當外部供應電壓VEXT小於一預定值）時導通，並使外部供應電壓VEXT強迫供應為内部供應電壓viNTl。可能在本實施例中獲得與那些上述第一實施例者相似的效果。第8圖顯示根據本發明的半導體積體電路和用來在半導體積體電路中產生内部供應電壓的方法之第三實施例。與那些第一實施例中者相同的電路被標予相同參考標號，且省略其詳細描述。在第三實施例中，供應至重置信號產生器16和18及其邏輯運算電路34的供應電壓係與那些第一實施例中者不同。另外，半導體積體電路不具有任何位準移變器。在重置信號產生器16中外部供應電壓νΕχ 丁被供應至連接於節點的一電阻器，其產生一重置信號^⑺丁丨。在重置信號產生器18中外部供應電壓νΕχ丁被供應至連接於節點的-電阻器，其產生一重置信號φΙΝ 丁2。亦即，在本實施例中重置信號產生器16和18具有位準移變器之功能。邏輯運算電路34被組成為具有組合有一反相器和一軸本紙張尺度適用巾關家標準（CNS)A4規格（21〇 X 297公釐） -------II----· I I I----^ ----I I — II (請先閱讀背面之注意事項再填寫本頁) 19 486810 A： ------------ 五、發明說明（I7 ) 的一 OR電路。外部供應電壓被供應至邏輯運算電路％。 (請先閱讀背面之泾意事項再填寫本頁) 也可能獲得與那些上述第-實施例者相似的效果。再者，在此實施例中，供有多種内部供應電壓的半導體積體電路不需具有一位準移變器來產生開機重置信號。，在上述實施例中，已描述-例子，其中本發明被應用來控制供應至記憶體核心單元的内部供應電壓VINT丨之產生及供應至字組線的一高位準電壓之内部供應電壓vin T2。然而，本發明不限於此等實施例。例如，它可應用來控制用來把一位元線重置的預充電電壓（例如，15V)、一p 型矽基體（或一記憶體晶胞之p井）之基體電壓（例如，-2V) 或把低位準電壓供應至字組線的重置電壓（例如，·lv)等之產生。 •線. 在上述實施例中，已描述一例子，其中本發明被應用於DRAM。然而，本發明不限於此等實施例。例如，本發明可應用於諸如SRAM、FeRAM(氧鐵RAM)、或快閃記憶體等半導體記憶體。再者，它也可應用於實施dRam記憶體核心、微電腦、邏輯LSI等系統LSI。經濟部智慧財產局員工消費合作社印制农再者，應用本發明來製造半導體的程序不限於CMOS 程序，而它可應用於一個Bi-CMOS程序。本發明不限於上述實施例，且可做各種修正而不偏離發明之精神和範疇。可能以部份或全部組件來做任何改良。 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 486810 A： B7 五、發明說明（18 ) 元件標號對照 1、24...參考電壓產生器 la...電流鏡電路 2.. .開機重置電路 3、10、12、32…電壓產生器 3a、26...差動放大器 3b、28...調節器 14、16、18…重置信號產生器 14a 14c、24e、28b、28c···電阻器 14d、20b、20d、24c、24d、26c 26e、30e".nMOS 電晶體 20.. .位準移變器 20a、20c、24a、24b、24f、24g、26a、26b、28a、30d、 32a."pMOS電晶體 20e、20f、30a、30b、32b.·.反相器 22、34...邏輯運算電路 30c...NOR 閘 ----------II-----*5^ (請先閱讀背面之注意事項再填寫本頁) 經濟部i曰慧財產局員工消費合作社印製 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

486810 六、申請專利範圍 ι· 一種半導體積體電路，包含·· 一電壓產生器，其藉由使用由外部供應的一外部供應電壓，來根據一參考電壓而產生供應至内部電路的一内部供應電壓；及一開機電路，用來把一開機重置信號解除動作，該開機重置信號在該外部供應電壓和該内部供應電壓都超過一預定值時把該等内部電路中的至少一個重置，且其中：該電壓產生器在該開機重置信號被致動時把該外部供應電壓供應作為該内部供應電壓。 2·依據申請專利範圍第1項的半導體積體電路，其中該電壓產生器包含：一差動放大器，用來接收該參考電壓和依據該内部供應電壓而變動的一電壓；及一 6周節器，其係根據該差動放大器之輸出而受控制’用來藉由使用該外部供應電壓來產生該内部供應電壓，且其中：該開機重置信號控制該差動放大器和該調節器中之一個；以及當開機重置信號被致動時該調節器被啟動。 3·依據申請專利範圍第2項的半導體積體電路，其中該差動放大器包含一個CMOS電流鏡電路。 4.依據申請專利範圍第丨項的半導體積體電路，其中：沒電壓產生器包含有用來把被供以該外部供應電本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公® ) ——ΊΤ」— — — !裝 (請先閱讀背面之注意事項再填寫本頁) 訂·. i線- 經濟部智慧財產局員工消費合作社印製 22 486810 A8B8C8D8 六、申請專利範圍壓的一外部供應線連接至被供以該内部供應電壓的一内部供應線之一電晶體·，及 .— — — — —— — — — — — I· · I I (請先閱讀背面之注意事項再填寫本頁) 遠電晶體在該開機重置信號被致動時導通。 5·依據申請專利範圍第丨項的半導體積體電路，其更包含多個該電壓產生器，且其中：該開機電路包含有在外部供應電壓超過一預定值且由該等電壓產生器分別產生的該内部供應電壓超過一預定值時，用來把個別重置信號解除動作之多個重置信號產生器；及該開機重置信號響應於已最後解除動作的該重置信號而解除動作，且響應於已最早致動的該重置信號而致動。 6.依據申請專利範圍第5項的半導體積體電路，其中該等 •線- 電壓產生器中的至少一個產生比該外部供應電壓低的該内部供應電壓；以及 0玄開機電路包含·· 經濟部t慧財產局員工消費合作社印製一邏輯運算電路’用來邏輯地運算由該等重置信號代表的數值，並輸出運算結果作為該開機重置信號；及一位準移變器，用來接收與比該外部供應電壓低的該内部供應電壓對應之該重置信號，以提升高電壓側上的該重置信號之邏輯位準，並把經提升重置信號供應至該邏輯運算電路。 7·依據申請專利範圍第5項的半導體積體電路，其中該等電麼產生器中的至少一個產生比該外部供應電壓低的本紙張尺度iSffl +關家標準(CNS)A4規格（210x297公爱） 23 六、申請專利範圍該内部供應電壓，·以及用來依據比該外部供應電壓低的該内部供應電壓而解除該重置信號動作之該重置信號產生器包含7 一電晶體，用來接收藉由用電阻把該内部供應電壓分麼而產生的一控制電麼；一電阻器，其一端與該電晶體之一汲極連接，且其另一端被供應該外部供應電壓，及 /、中該重置f5號係由該電晶體和該電阻器之一連接節點來產生。種用以在半導體積體電路中產生内部供應電壓的方法，該方法包含下列步驟·· 藉由使用由外部供應的一外部供應電壓，根據一參考電壓來產生供應到内部電路的一内部供應電壓；使在該外部供應電壓和該内部供應電壓都超過一預定值時把該等内部電路中之至少一個重置的開機重置信號解除動作；及田°玄開機重置k號被致動時把該外部供應電壓供應作為該内部供應電壓。 9·依據申請專利範圍第8項之用以在半導體積體電路中產生内^供應電壓的方法，故方法更包含下列步驟：產生供應到該等内部電路的多個該内部供應電壓；當該外部供應電壓和該内部供應電壓各分別超過一預定值時把分別與該等供應電壓對應的重置信號解除動作；及 x 297公釐）本紙張尺度適財關家^(CNS)A4規格（21〇 486810 A8 B8 C8 D8 六、申請專利範圍響應於已最後解除動作的該重置信號而把該開機重置信號解除動作，且響應於已最早致動的該重置信號而致動該開機重置信號。 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部昝慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 25