TW483042B - Method and apparatus for manufacturing bonded SOI wafer - Google Patents

Method and apparatus for manufacturing bonded SOI wafer Download PDF

Info

Publication number
TW483042B
TW483042B TW090106167A TW90106167A TW483042B TW 483042 B TW483042 B TW 483042B TW 090106167 A TW090106167 A TW 090106167A TW 90106167 A TW90106167 A TW 90106167A TW 483042 B TW483042 B TW 483042B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
active layer
dielectric
bonding
Prior art date
Application number
TW090106167A
Other languages
English (en)
Inventor
Hiroyuki Oi
Hitoshi Okuda
Original Assignee
Mitsubishi Material Silicon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Material Silicon filed Critical Mitsubishi Material Silicon
Application granted granted Critical
Publication of TW483042B publication Critical patent/TW483042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

483042
五、發明說明（j ) [技術領域] 本發明係關於一種貼合電介質分離晶圓之製造方法及 其裝置，詳言之，係一種將支持基板用晶圓之定向平面 (orientation flat即OF)，與活性層用晶圓之電介質分離槽 的圖案位置，保持於固定狀態的貼合電介質分離晶圓之製 造方法，及所使用之貼合晶圓裝置。 [習知技術] 現有的貼合電介質分離晶圓，係經由圖5及圖6所示 之各步驟加以製造。 首先，依既定方法製造、準備一作爲活性層用晶圓， 已對其表面作鏡面加工之矽晶圓1〇(圖5(a))。該矽晶圓10 上已形成定向平面OF。接著，在該砂晶圓1〇之表面形成 光罩氧化膜11(圖5(b))。又，將光阻劑12被覆於光罩氧化 膜11上，藉微影法於既定位置(圖案)形成開口。接著，除 去透過該開口所露出之光罩氧化膜11，於光罩氧化膜11 上形成既定圖案之窗口。其結果，係透過此窗口露出矽晶 圓10之部分表面。其次，除去光阻劑12，之後，將該矽 晶圓10浸漬於鹼性的蝕刻液(IPA/K0H/H20)，對晶圓表面 之窗口內部進行向異性蝕刻（圖5(c))。以此方式，於晶圓 表面形成截面呈V形之電介質分離用槽13。 接著’藉由稀氟酸液或緩衝性氟酸液洗淨去除該光罩 氧化膜11(圖5(d))。之後，藉熱氧化處理將電介質分離氧 化膜14形成於該矽晶圓1〇的表面(圖5(e))。其結果，於 4 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ，裝
ϋ ϋ ϋ ϋ n 1_1 一一口、I ϋ ϋ ϋ ϋ >1 I 經濟部智慧財產局員工消費合作社印製 483042 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（>) 包含電介質分離用槽13表面之矽晶圓10的表面，形成既 定厚度之電介質分離氧化膜14。 接著，於該矽晶圓1〇表面，亦即於電介質分離氧化膜 I4上被覆既定厚度之種多晶矽層15。之後，以約1200〜 1300°C之高溫CVD方式，在電介質分離氧化膜14上成長 —厚爲150μιη左右之高溫多晶矽層16(圖5(f))。又，對該 矽晶圓10之外周部進行去角。接著，硏磨此矽晶圓1〇的 內面，去除散積於該內面之不需的高溫多晶矽部分使之平 坦化。其後，對矽晶圓10的表面之高溫多晶矽層16進行 硏削及硏磨，使其厚度至約10〜80μηι左右爲止(圖6(g)) 〇 其後，以550〜700°C之低溫CVD法，在矽晶圓10表 面成長一厚爲1〜5μπι的低溫多晶矽層17。然後，對該低 溫多晶矽層17表面進行鏡面硏磨，以謀求貼合面的平坦化 〇 另一方面，在上述矽晶圓10之外，另準備一由氧化矽 膜21被覆，作爲支持基板用晶圓之矽晶圓20(圖6(h))。該 矽晶圓20表面施有鏡面加工。又，亦施有定向平面之加工 〇 其次，將該矽晶圓20之鏡面及上述活性層用晶圓矽晶 圓1〇之鏡面互相接觸予以貼合(圖6(i))。其結果，製作了 貼合晶圓。 之後，施予用來提高該貼合晶圓之貼合強度的熱處理 〇 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) -裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 483042 A7 ________ B7 五、發明說明（3) 接著，如圖6(j)所示，對該貼合晶圓之活性層用晶圓 側的外周部進行去角。亦即，該去角係自矽晶圓10表面斜 斜的加以硏削、通過貼合界面達至矽晶圓20之表層部爲止 〇 接著，硏削該貼合晶圓之活性層用晶圓側表面，進一 步的加以硏磨（圖6(K))。對該活性層用晶圓之硏削、硏磨 量，係進行至電介質分離氧化膜14的一部分露出於外部， 於高溫多晶矽層16表面上出現以電介質分離氧化膜14區 隔出的電介質分離矽島(island)lOA爲止。又，氧化矽膜21 ，係以之後的HF(氫氟酸)洗淨來加以去除。 此習知技術，係將高溫多晶矽層16成長於矽晶圓1〇 後，施以去角，來去除堆積於晶圓外周部之多晶矽。然而 ，實際上，此去除作業無法完美的實施，爲避免削除過度 導致矽晶圓10的小徑化，通常係在晶圓外周部留下部分多 晶砍。 由是，矽晶圓10之定向平面(OF)部分亦同樣殘存有多 晶砂層。 其結果，在去角後，經常使得殘存之高溫多晶矽層16 之OF與矽晶圓10之OF並未平行。 一般來說，晶圓之貼合，係將活性層用晶圓之OF與 支持基板用晶圓之OF對齊，之後，例如係使兩晶圓之接 觸面積由中央部漸次擴至晶圓外周部之方式加以貼合。若 依此作法，可使支持基板用晶圓之OF，與形成於活性層用 晶圓之電介質分離槽之格狀圖案，在貼合時保持於一定之 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ： t--------tr--------- (請先閱讀背面之注意事項再填寫本頁) 483042 A7 B7 五、發明說明（iV ) 相關位置。具體而言’係使構成此格狀圖案之橫向電介質 分離用槽(沿圖4之Y方向的槽），與支持基板用晶圓之OF 平行。其結果，在此貼合動作以後的各步驟中，能進行以 支持基板用晶圓之〇F爲基準的自動對準(auto alignment) ο 但是，能實施此種自動對準的，對活性層用晶圓之OF 部分而言，其先決條件乃是高溫多晶矽層之〇F與此活性 層用晶圓原來之OF須保持平行。此係因，電介質分離槽 之圖案係由高溫多晶矽層自外部加以覆蓋，而無法一邊目 視確認(例如，透過監視器顯示螢幕)支持基板用晶圓之OF 與上述圖案的橫槽是否於保持平行狀態下貼合。亦即，若 高溫多晶矽層之OF與活性層用晶圓之〇F未平行，即無法 在之後的步驟(如曝光步驟等）中實施自動對準。 [發明欲解決之課題] 本發明之目的，在提供一種能於貼合晶圓後之步驟中 ，進行以支持基板用晶圓之〇F爲基準之自動對準的貼合 電介質分離晶圓之製造方法及其使用之貼合晶圓裝置。 申請專利範圍第1項之發明，係一種貼合電介質分離 晶圓晶圓之製造方法，該方法包含： 在形成有以定向平面爲基準之既定圖案之電介質分離 槽的活性層用晶圓表面，透過電介質分離氧化膜使多晶砂 層成長之步驟； 硏磨該多晶矽層表面的步驟； 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 一裝 ----訂--------- 經濟部智慧財產局員工消費合作社印製 483042
五、發明說明（S ) 經濟部智慧財產局員工消費合作社印製 以該硏磨面爲貼合面，藉將活性層用晶圓貼合於含有 定向平面之支持基板用晶圓表面，以製作貼合晶圓的步驟 對該貼合晶圓之外周部進行去角的步驟；以及 在去角後，藉對活性層用晶圓裏面進行磨削及硏磨， 使以電介質分離氧化膜所分離之複數個電介質分離矽島出 現於該硏磨面的步驟；其特徵在於： 於上述貼合步驟中，利用穿透該等晶圓之穿透光，檢 測活性層用晶圓之電介質分離槽的圖案位置、以及支持基 板用晶圓之定向平面的位置，根據此等檢測結果，將活性 層用晶圓之電介質分離槽的圖案及支持基板用晶圓之定向 平面調整成一定之相關位置後，保持此相關位置將兩晶圓 加以貼合。 所謂高溫CVD法，係將含有矽之原料氣體連同載氣( 如H2氣體等)一倂導入反應爐內，使原料氣體經熱分解或 還元所生成的砂析出於被高溫加熱之砂晶圓上。作爲含石夕 的化合物，通常，係使用SiCl2H2、SiHCl3、SiCl4等。 作爲反應爐，例如可採用烘盤式(Pancake)爐，或圓筒 型爐等亦可。 高溫多晶矽之成長溫度，隨爐之加熱方式不同而有差 異。若係最廣泛使用之直立型爐的話’以U〇〇〜1290°C， 特別是1230〜128(TC較佳。若不滿1200°C，則會產生矽晶 圓易斷裂的問題。又，超過1290°C時，則會產生滑動(slip 、結晶缺陷)使矽晶圓異常翹起、或易產生龜裂等之情形。 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ： -4^·裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483042 A7 B7 五、發明說明（b ) 多晶矽層之厚度，係在用以形成電介質分離槽之各向 異性鈾刻深度之2〜3倍的厚度，再加上欲殘留之晶矽層的 厚度。若多晶矽層厚度爲各向異性蝕刻深度的2倍以下時 ，無法充分埋沒蝕刻槽。另一方面，若達3倍以上時，則 成長的厚度超過實際所需，有損經濟效益。 該各向異性蝕刻液，可使用K0H(IPA/K0H/H20)、 K0H(K0H/H20)、KOH(聯氨/K0H/H20)。各向異性蝕刻之 條件，可適用一般條件。 又，用以在晶圓表面側之光阻膜上，形成各向異性蝕 刻用窗口部之各步驟的條件，可採用一般條件。 上述穿透光之種類，只要是可穿透各晶圓之光線，則 並無特定限制。例如，紅外線、X光線等。使用矽晶圓時 ，係使用波長爲1.1微米(μηι)以上之長波長紅外光。若爲 砷化鎵時，則可使用波長爲〇.9(μιη)以上之紅外光。 藉穿透光所得之活性層用晶圓的穿透圖像，以及支持 基板用晶圓的穿透圖像，例如可藉監視器畫面目視確認。 其結果，可在此監視器畫面上，進行兩晶圓之穿透圖像的 重疊操作。 此申請專利範圍第1項之發明，即根據該等穿透圖像 ，將活性層晶圓之圖案及支持基板用晶圓之定向平面調整 爲一定的位置關係。 此處，將活性層晶圓之圖案及支持基板用晶圓之定向 平面調整爲一定的位置關係，係指例如使構成格子狀圖案 之單方向槽(橫向槽)的延伸方向，與支持基板用之晶圓的 9 本i張尺度適用中國國家標準（CNS)A4規格⑵G X 297公爱） —：--------AW ^--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483042 A7 五、發明說明（q ) 定向平面成爲平行。然而，使其他方向之槽（縱向槽）垂直 於of亦可。 申請專利範圍第2項之發明，係一種如申請專利範圍 第1項之貼合電介質分離晶圓之製造方法，其中，上述活 性層用晶圓之電介質分離槽的延伸方向與支持基板用晶圓 的定向平面平行。 申請專利範圍第3項之發明，係一種如申請專利範圍 第1或2項中任一項的貼合電介質分離晶圚之製造方法， 其中，上述活性層用晶圓及支持基板用晶圓爲矽晶圓，且 使用紅外光作爲上述穿透光。 申請專利範圍第4項之發明，係一種貼合電介質分離 晶圓晶圓之製造方法，該方法包含： 在形成有以定向平面爲基準之既定圖案之電介質分離 槽的活性層用晶圓表面，透過電介質分離氧化膜使多晶砂 層成長之步驟； 硏磨該多晶矽層表面的步驟； 以此硏磨面爲貼合面，藉將活性層用晶圓貼合於含有 定向平面之支持基板用晶圓表面，以製作貼合晶圓的步驟 9 對該貼合晶圓之外周部進行去角的步驟；以及 在去角後，藉對活性層用晶圓裏面進行硏削及硏磨， 使以電介質分離氧化膜所分離之複數個電介質分離矽島出 現在該硏磨面的步驟；其特徵在於： 於上述貼合步驟中，利用穿透該等晶圓之穿透光，檢 10 ： ^ 訂--------- ί靖先閱讀背面之注音？事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483042 A7 B7 五、發明說明u ) 測活性層用晶圓之定向平面的位置與支持基板用晶圓之定 向平面的位置，根據此等檢測結果，對準兩定向平面後， 保持此狀態，將活性層用晶圓與支持基板用晶圓加以貼合 〇 申請專利範圍第5項之發明，係一種如申請專利範圍 第4項之貼合電介質分離晶圓之製造方法，其中，上述活 性層用晶圓及支持基板用晶圓爲砂晶圓，且使用紅外光作 爲上述穿透光。 申請專利範圍第6項之發明，係一種晶圓貼合裝置， 其包含： 第1保持機構，係用以保持活性層用晶圓； 第2保持機構，係用以保持支持基板用晶圓； 定位裝置，係用以決定第1保持機構及第2保持機構 所分別保持之活性層用晶圓與支持基板用晶圓的重疊位置 ;以及 貼合機構，係在定位該重疊位置後，用以將活性層用 晶圓及支持基板用晶圓加以貼合；其特徵在於： 上述定位機構具有穿透偵測部，此穿透偵測部，係根 據照射穿透該等晶圓之穿透光所獲得之支持基板用晶圓的 穿透圖像與活性層用晶圓的穿透圖像，分別偵測出作爲各 晶圓重疊之標記部分， 根據穿透偵測部之偵測結果，來進行活性層用晶圓及 支持基板用晶圓之重疊位置的定位。 作爲第1保持機構及第2保持機構，例如，可採用利 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —---------AW ^--------^--------- (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 483042 A7 __B7 五、發明說明（q ) 用真空夾具之晶圓保持板等。 作爲貼合機構，例如，可採用其移動方式係使活性層 用晶圓及支持基板用晶圓的貼合面朝彼此互相接近的裝置 。此時，可僅移動活性層用晶圓。又，亦可僅移動支持基 板用晶圓。又，移動兩晶圓亦可。 活性層用晶圓之重疊標記，與支持基板用晶圓之重疊 標記，並無特別限制。例如，可用活性層用晶圓之電介質 分離槽圖案、或活性層用晶圓之定向平面來作爲前者的標 記。又，可用支持基板用晶圓之定向平面來作爲後者的標 記。 以紅外光作爲穿透光時，可以紅外線監視器觀察由紅 外照明光源射出之紅外光（晶圓穿透光）。紅外線監視器可 使用波長達1·9(μπι)之高感度紅外線光導形攝像管(vidicon) 。又，成像於紅外線監視器之圖像，當然可使用例如對比 增強機能以使其更爲利於觀測。 根據本發明，在多晶矽之成長後，對活性層用基板之 外周部進行去角，接著，進行活性層用晶圓及支持基板用 晶圓之重疊的定位。 此時，係使用穿透光，來獲得活性層用晶圓之穿透圖 像及支持基板用晶圓之穿透圖像。自兩晶圓之穿透圖像， 分別偵測出活性層用晶圓之重疊標記（圖案、定向平面）的 位置，與支持基板用晶圓之重疊標記(定向平面），繼而根 據各檢測結果，進行用以重疊活性層用晶圓及支持基板用 晶圓之定位。定位後，加以貼合，製作貼合晶圓。 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝--------訂---------. 483042 A7 B7 五、發明說明（π ) 經此定位動作，即能於貼合後之步驟（如曝光步驟）中 ，進行以支持基板用晶圓之定向平面爲基準的貼合電介質 分離晶圓之自動對準。 該等定向平面，可以是主0F、亦可是副OF。副OF 係形成於相對主〇F圓周方向之90度或45度位置。 根據本發明，由於係根據照射穿透光所獲得之活性層 用晶圓之重疊標記的位置、與支持基板用晶圓之重疊標記 的位置，來決定兩晶圓之重疊位置’因此能於貼合後之步 驟中，以支持基板用晶圓之定向平面爲基準，進行貼合電 介質分離晶圓之自動對準。 [圖式之簡單說明] 圖1，係顯示本發明一實施例之貼合電介質分離晶圓 之製造方法所使用之貼合晶圓裝置的說明圖。 圖2,係用以說明本發明一實施例之貼合電介質分離 晶圓之製造方法之各步驟的截面圖，（a)係活性層用晶圓、 (b)形成光罩氧化膜、（c)形成光阻膜，於氧化膜形成窗口後 予以去除，進行各向異性蝕刻、（d)去除光罩氧化膜、（e)形 成電介質分離氧化膜、⑴以高溫CVD形成多晶矽。 圖3，係用以說明本發明一實施例之貼合電介質分離 晶圓之製造方法之各步驟的截面圖，（g)對高溫多晶矽層進 行硏削及硏磨，在低溫CVD成長多晶矽後予以硏磨、（h) 準備支持基板用晶圓、⑴重疊定位後予以貼合、（j)對外周 面進行去角、（k)進行分離硏削、硏磨。 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " "~ (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^9— 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消費合作社印製 483042 A7 B7 五、發明說明（、\ ) 圖4,係用以說明本發明一實施例之貼合電介質分離 晶圓之製造方法中之晶圓重疊步驟的俯視圖。 圖5,係用以說明習知之貼合電介質分離晶圓之製造 步驟的截面圖，（a)係準備活性層用晶圓、（b)形成光罩氧化 膜、（c)形成光阻膜，於氧化膜形成窗口後去除，進行各向 異性蝕刻、（d)去除光罩氧化膜、（e)形成電介質分離氧化層 、（f)以高溫CVD形成多晶矽。 圖6,係用以說明習知之貼合電介質分離晶圓之製造 步驟的截面圖，（g)係對高溫多晶矽層進行硏削及硏磨，在 低溫CVD成長多晶矽後予以硏磨、（h)準備支持基板用晶 圓、⑴重疊定位後予以貼合、（j)對外周面進行去角、（k)進 ---,--------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 行分離硏削，硏磨。 [符號說明] 10 矽晶圓 10Α 電介質分離矽島 11 光罩氧化膜 12 光阻膜 13 電介質分離用槽 14 電介質分離氧化膜 15 種多晶矽層 16 高溫多晶矽層 17 低溫多晶矽層 20 矽晶圓 14 本紙張尺度適用中國國家標準（CNS)M規格⑽χ 297公釐） 483042 A7 B7 五、發明說明（π ) 21 氧化矽膜 30 貼合晶圓裝置 31、32 晶圓保持板 33、34 XY平台 35、36 昇降氣缸 37 穿透偵測部 38 控制部 39 發光部 40 受光部 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 [發明之最佳實施形態] 以下，說明本發明之實施例的貼合電介質分離晶圓之 製造方法。又，此處係以「習知技術」一節中所說明之貼 合電介質分離晶圓之製造方法爲例加以說明。因此，相同 部分係賦與同一符號。又，爲便於說明，設水平面內之一 方向爲X方向，與此直交之水平面內的方向爲γ方向、垂 直面的方向爲z方向。 首先，製作、準備一已在欲作爲活性層晶圓之表面施 以鏡面加工、直徑爲4〜6吋的矽晶圓10(圖2(a))。其晶格 方向爲（100)。其外周部形成有定向平面OF(主OF)。 接著，洗淨該矽晶圓1〇。 之後，將例如厚度1(μπι)之光罩氧化膜(Si02膜）11形 成於該矽晶圓表面（圖2(b))。例如可藉熱氧化形成。取代 光罩氧化膜11，以CVD法成長氮化膜(SiNx)亦可。 15 --------訂--------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483042 A7 B7 五、發明說明（d ) 接著，使用習知微影法，使光阻膜12附著於此光罩氧 化膜11上。之後，依既有方法在此光阻膜12形成既定圖 案(例如、格狀圖案)之窗口（圖2(c))。 接著，透過該窗口，藉蝕刻方式在光罩氧化膜11形成 相同圖案的窗口，露出矽晶圓10表面的一部分。之後，除 去光阻膜12(同爲圖2(c))。然後，洗淨此晶圓表面。 進一步的，以該光罩氧化膜11作爲光罩，將矽晶圓 1〇浸漬於各向異性蝕刻液(IPA/K0H/H20)既定時間，以對 其表面進行蝕刻。其結果，在矽晶圓表面形成既定圖案之 凹部(低窪處）。 亦即，對矽晶圓10表面施以各向異性蝕刻，形成深度 約爲70〜80μηι之V形截面的電介質分離用槽13(同爲圖 2(c)) 〇 接著，以例如稀氫氟酸液將該光罩氧化膜11洗淨除去 (圖 2(d))。 之後，視需要將摻雜質注入矽內部，再以熱氧化處理 將既定厚度之電介質分離氧化膜14形成於晶圓表面(亦含 裏面)(圖2(e))。此時，電介質分離用槽13內壁面上，亦形 成電介質分離氧化膜14。 然後，洗淨該矽晶圓10表面。 接著，將既定厚度之種多晶矽層15被覆於該矽晶圓 表面，亦即，被覆於表面側之電介質分離氧化膜上（圖 2(f))。被覆後，洗淨該表面。 其次，以約1200〜1300°C之高溫CVD法，將厚爲 16 ^紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注音？事項再填寫本頁) -裝--------訂---------. 483042 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（A) 15〇μηι左右之高溫多晶矽層16成長於種多晶矽層15表面( 同爲圖2(f))。此動作係使用直立爐、以周知的方法進行。 進一步的，對堆積於矽晶圓10外周部之多晶矽，在不 觸及內側之矽晶圓的範圍內進行去角。此去角步驟，係以 周知的去角用轉輪進行。 接著，硏磨矽晶圓10之裏面，去除散積於晶圓內面多 餘之高溫矽晶圓部分以使之平坦化（圖3(g))。此一硏磨步 驟，係使用周知的硏磨材、硏磨布。 其次，對晶圓表面之高溫多晶矽層16進行硏削、硏磨 ，至其厚度達約10〜80μηι爲止(圖3(g))。此步驟係在實施 使用硏削轉輪之硏削後，對硏削面施以周知的硏磨。 之後，以550〜700°C之低溫CVD法，使厚爲1〜5μιη 之低溫多晶矽層17成長於晶圓表面。此步驟係以周知的條 件、設備進行。 然後，爲謀求貼合面的平坦化，對此低溫多晶矽層17 表面進行鏡面硏磨（同爲圖3(g))。此步驟係使用周知的硏 磨劑、硏磨布進行。 另一方面，準備一與矽晶圓10尺寸相等，且以氧化矽 膜21被覆並在表面施有鏡面加工的矽晶圓20,以作爲支 持基板用晶圓（圖3(h))。此晶圓亦形成有與矽晶圓10相同 的定向平面OF。 接著，使該等鏡面相對峙，進行用來重疊矽晶圓20與 活性層用矽晶圓10之相對定位。 接著，使兩晶圓10、20接觸而加以貼合(圖3(i))。此 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r I —Aw- ^--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 483042 A7 B7 五、發明說明（、<> ) 動作，例如係以由中心部漸朝外周部擴大接觸面積的方法 進行。 其次，參照圖1，詳細說明以貼合晶圓裝置30進行之 用以重疊矽晶圓1〇與矽晶圓20的定位步驟、以及貼合步 驟。 如圖1所示，貼合晶圓裝置30，具有：用以保持矽晶 圓10之晶圓保持板(第1保持機構)31，與用以保持矽晶圓 20之晶圓保持板(第2保持機構)32。又，貼合晶圓裝置30 ，亦具有：使兩晶圓10、20分別移動於水平面內之直交方 向(X、Y方向），以決定晶圓1〇、20之重疊位置的一對χγ 平台33、34(定位機構），以及分別搭載於對應之XY平台 34、35，在進行重疊之定位時使兩晶圓10、20互相接近， 在進行貼合時將兩晶圓1〇、20相互壓接貼合的一對昇降氣 紅35、36(貼合機構）。此外’此貼合晶圓裝置30 ^進一步 的具有：穿透偵測部37，以及控制此等裝置構件體之控制 部38。該穿透偵測部37，係根據照射穿透兩晶圓1〇、20 之紅外線（穿透光）所獲得之穿透圖像，分別偵測出作爲晶 圓重疊標記之矽晶圓10之電介質分離用槽13的圖案位置 ，與矽晶圓20之OF 20a的位置。 兩晶圓保持板31、32爲真空吸附式。例如，係於圓形 晶圓保持板31、32之既定位置開設複數個吸附口，將該等 連通於負壓源。 各XY平台33、34係於Z方向相隔既定間隔互爲平行 對向配置，分別能在水平面內移動。亦即，χγ平台33、 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) (請先閱讀背面之注咅？事項再填寫本頁) 裳--------訂---------： 經濟部智慧財產局員工消費合作社印製 483042
五、發明說明（) 經濟部智慧財產局員工消費合作社印製 34 ’係分別藉助朝X方向之驅動馬達及朝γ方面，驅動馬 達來朝各方向移動。又，該等ΧΥ平台33、34亦可分別在 水平面內旋轉自如。此時，將ΧΥ平台與驅動馬達一起固 定架設於機台上，藉致動器來旋轉機台即可。 下方側之ΧΥ平台33上面，豎設有昇降氣缸35，上 方側之ΧΥ平台34下面，豎設有昇降氣缸36。 配置於下方側之昇降氣缸35，其活塞桿朝上突出，該 活塞桿前端以保持水平狀態之方式固定上述晶圓保持板31 〇 配置於上方側之昇隆氣缸36，其活塞桿朝下突出，該 活塞桿前端以保持水平狀態之方式固定上述晶圓保持板32 〇 其結果，晶圓保持板31及晶圓保持板32係具有既定 間隔對向配置。又，此等晶圓保持板31、32係可彼此接近 、遠離。 各晶圓保持板31、32分別吸附晶圓10、20，所保持 之晶圓其鏡面彼此面對。 穿透偵測部37，係由配置於該等矽晶圓10、20外周 緣上方之發光部39,以及配置於該周緣部下方用來吸收由 發光部39所照射之紅外線的受光部40所構成。發光部39 ，係由照射既定波長之紅外光的紅外照明光源所構成。受 光部40，係以具有紅外線光導形攝像管(vidicon)之紅外線 監視器(電視)所構成，該受光圖像可顯示於監視器螢幕。 控制部38，係分別控制發光部39之紅外光輸出，以 19 (請先閱讀背面之注音？事項再填寫本頁) 裳--------訂--------. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 483042 A7 _ B7 五、發明說明（V)) 及受光部40之受光輸入。例如，將既定波長之紅外光控制 成輸出既定時間，且根據受光信號增強對比，將穿透圖像 輸出至螢幕。又，控制部38亦控制各XY平台33、34以 及昇降氣缸35、36的各輸出。控制部38，例如係以包含 CPU、ROM、RAM、I/O等之電腦系統構成。 接著，說明此貼合晶圓裝置30的動作。 首先，分別處理機械手臂等所移送來之矽晶圓10、20 ，將矽晶圓10吸附於吸附面朝上之晶圓保持板31，將矽 晶圓20吸附於吸附面朝下之矽晶圓保持板32。 之後，以XY平台33、34將各矽晶圓10、20分別在 水平面內移動於XY方向，至大致的重疊位置。此時，以 俯視觀之，矽晶圓10之OFlOa與矽晶圓20之〇F20a係呈 約略一致的狀態。此外，在兩OFlOa、20a之上方及下方 ，分別配置有對向之發光部39、與受光部40。 接著，分別使各昇降氣缸35、36之活塞桿朝Z方向 突出，使兩矽晶圓1〇、20互相靠近直至其間隙爲lmm左 右。又，亦可於兩矽晶圓10、20的外周部，將數個楔子 (wedge)外插於晶圓之間隙，以使兩矽晶圓10、20間之距 離恆保一致。 接著，自發光部39對重疊狀態之OFlOa、20a照射紅 外線。照射之紅外線穿透矽晶圓1〇、20之外周緣部，其偵 測數據傳至控制部38，而在監視器畫面上顯示出矽晶圓10 、20之穿透圖像。接著，控制部38根據此穿透圖像，對 XY平台33，下達朝XY方向移動的指令，使電介質分離 20 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ^1 ϋ ·ϋ ϋ 一 δ、I ϋ ϋ I ϋ I · 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 483042 A7 B7 五、發明說明（β) 用槽13之圖案與〇F20a之位置關係成爲一定(橫向槽與OF 平行）。據此，即使因高溫多晶矽層16而無法目視電介質 分離槽13，但仍可使OF 20a與Y方向之各電介質分離用 槽(橫槽）13平行配置。 又，電介質分離用槽13之各向異性蝕刻時，Y方向之 各電介質分離用槽13，係以矽晶圓10之OFlOa爲基準與 OFlOa平行的被各向異性飩刻。此係意味，貼合後之 OFlOa與OF20a係平行(參照圖4)。又，此圖中，高溫多 晶矽層16之OF16a(外觀上爲矽晶圓10之OF)，相對兩 OFlOa、20a並未平行。 由於採用了使用紅外線之重疊定位，因此在貼合晶圓 後之各步驟中，能進行以〇F20a爲基準之貼合電介質分離 晶圓的自動對準。 之後，對所得的貼合晶圓實施提高貼合強度之熱處理( 同爲圖3(i))。此係ll〇〇°C下之周知的貼合熱處理。 其次，如圖3(j)所示，對貼合晶圓之活性層用晶圓側 外周部施以去角。此係使用周知的去角轉輪。 然後，硏削此貼合晶圓之活性層用晶圓側表面，並進 一步的對該硏削面進行硏磨（圖3(k))。活性層用晶圓之硏 削量’係進行至電介質分離氧化膜14的一部分外露，於高 溫多晶矽層16表面上，出現以電介質分離氧化膜14所區 劃之電介質分離矽島10A爲止。之後，以HF適時地洗淨 除去氧化矽膜21。以此方式，製作出貼合電介質分離晶圓 〇 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 483042 A7 B7 五、發明說明（θ) 進一步的，其後可在元件製作步驟中，於電介質分離 矽島10A製作期望之元件。此時，在進行曝光等步驟時， 可以上述支持基板用晶圓的定向平面OF20a爲基準，提供 自動對準。 又，雖以上述穿透圖像將Y方向之介質分離槽與支持 基板用晶圓對齊成平行狀態，但亦可使活性層用晶圓之定 向平面與支持基板用晶圓之OF —致。 (請先閱讀背面之注意事項再填寫本頁) 裝 11111111 %- 經濟部智慧財產局員工消費合作社印製 till· 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 483042 A8 B8 C8 _ D8 六、申請專利範圍 1 · 一種貼合電介質分離製造方法，該方法 包含： 在形成有以定向平面爲基準之既定圖案之電介質分離 槽的活性層用晶圓表面，透過電介質分離氧化膜使多晶矽 層成長之步驟； 硏磨該多晶矽層表面的步驟； 以該硏磨面爲貼合面，藉將活性層用晶圓貼合於含有 定向平面之支持基板用晶圓表面，以製作貼合晶圓的步驟 9 對該貼合晶圓之外周部進行去角的步驟；以及 在去角後，藉對活性層用晶圓裏面進行磨削及硏磨， 使以電介質分離氧化膜所分離之複數個電介質分離矽島出 現在該硏磨面的步驟；其特徵在於： 於上述貼合步驟中，利用穿透該等晶圓之穿透光，檢 測活性層用晶圓之電介質分離槽的圖案位置、以及支持基 板用晶圓之定向平面的位置，根據此等檢測結果，將活性 層用晶圓之電介質分離槽的圖案及支持基板用晶圓之定向 平面調整成一定之相關位置後，保持此相關位置將兩晶圓 加以貼合。 2·如申請專利範圍第1項之貼合電介質分離晶圓之製 造方法，其中，上述活性層用晶圓的電介質分離槽之延伸 方向係與支持基板用晶圓的定向平面平行。 3 ·如申請專利範圍第1或2項之貼合電介質分離晶圓 之製造方法，其中，上述活性層用晶圓及支持基板用晶圓 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 483042 A8 B8 C8 D8 六、申請專利範圍 爲矽晶圓，且使用紅外光作爲上述穿透光。 4·一種貼合電介質分離晶圓晶圓之製造方法，該方法 包含： 在形成有以定向平面爲基準之既定圖案之電介質分離 槽的活性層用晶圓表面，透過電介質分離氧化膜使多晶石夕 層成長之步驟； 硏磨該多晶矽層表面的步驟； 以此硏磨面爲貼合面，藉將活性層用晶圓貼合於含有 定向平面之支持基板用晶圓表面，以製作貼合晶圓的步驟 對該貼合晶圓之外周部進行去角的步驟；以及 在去角後，藉對活性層用晶圓裏面進行硏削及硏磨， 使以電介質分離氧化膜所分離之複數個電介質分離矽島出 現在該硏磨面的步驟；其特徵在於： 於上述貼合步驟中，利用穿透該等晶圓之穿透光，檢 測活性層用晶圓之定向平面的位置與支持基板用晶圓之定 向平面的位置，根據此等檢測結果，對準兩定向平面後， 保持此狀態，將活性層用晶圓與支持基板用晶圓加以貼合 Ο 5 ·如申請專利範圍第4項之貼合電介質分離晶圓之製 造方法，其中，上述活性層用晶圓及支持基板用晶圓爲矽 晶圓，且使用紅外光作爲上述穿透光。 6 · —種晶圓貼合裝置，其包含： 第1保持機構，係用以保持活性層用晶圓； 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 483042 A8 B8 C8 D8 六、申請專利範圍 第2保持機構，係用以保持支持基板用晶圓； 定位裝置，係用以決定第1保持機構及第2保持機構 所分別保持之活性層用晶圓與支持基板用晶圓的重疊位置 ;以及 貼合機構，係在定位該重疊位置後，用以將活性層用 晶圓及支持基板用晶圓加以貼合；其特徵在於： 上述定位機構具有穿透偵測部，此穿透偵測部，係根 據照射穿透該等晶圓之穿透光所獲得之支持基板用晶圓的 穿透圖像與活性層用晶圓的穿透圖像，分別偵測出作爲各 晶圓重疊之標記部分， 根據穿透偵測部之偵測結果，來進行活性層用晶圓及 支持基板用晶圓之重疊位置的定位。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW090106167A 2000-04-28 2001-03-16 Method and apparatus for manufacturing bonded SOI wafer TW483042B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000130790A JP3991300B2 (ja) 2000-04-28 2000-04-28 張り合わせ誘電体分離ウェーハの製造方法

Publications (1)

Publication Number Publication Date
TW483042B true TW483042B (en) 2002-04-11

Family

ID=18639812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106167A TW483042B (en) 2000-04-28 2001-03-16 Method and apparatus for manufacturing bonded SOI wafer

Country Status (7)

Country Link
US (1) US6830985B2 (zh)
EP (1) EP1278245B1 (zh)
JP (1) JP3991300B2 (zh)
AT (1) ATE459982T1 (zh)
DE (1) DE60141462D1 (zh)
TW (1) TW483042B (zh)
WO (1) WO2001084633A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483339B (zh) * 2007-06-12 2015-05-01 尼康股份有限公司 Wafer bonding device, wafer bonding method, wafer detection device and wafer detection method
TWI487062B (zh) * 2011-11-22 2015-06-01 Tazmo Co Ltd 加壓圓板、貼合裝置及貼合方法
CN107646139A (zh) * 2015-06-05 2018-01-30 Ev 集团 E·索尔纳有限责任公司 用于使基材在结合之前对准的方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
TWI272654B (en) * 2003-07-18 2007-02-01 Asia Pacific Microsystems Inc Method for keeping the precision of photolithography alignment after wafer bonding
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
KR101256711B1 (ko) * 2004-01-07 2013-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
DE102004007060B3 (de) * 2004-02-13 2005-07-07 Thallner, Erich, Dipl.-Ing. Vorrichtung und Verfahren zum Verbinden von Wafern
DE102004012618B3 (de) 2004-03-12 2005-10-27 Erich Dipl.-Ing. Thallner Vorrichtung und Verfahren zum Aufbringen einer Folie auf eine Kontaktfläche eines Wafers
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7442476B2 (en) 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7875528B2 (en) * 2007-02-07 2011-01-25 International Business Machines Corporation Method, system, program product for bonding two circuitry-including substrates and related stage
US7875529B2 (en) * 2007-10-05 2011-01-25 Micron Technology, Inc. Semiconductor devices
US7927938B2 (en) 2007-11-19 2011-04-19 Micron Technology, Inc. Fin-JFET
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
JP5342210B2 (ja) * 2008-10-30 2013-11-13 三菱重工業株式会社 アライメント装置制御装置およびアライメント方法
JP5564785B2 (ja) * 2008-12-08 2014-08-06 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
FR2941302B1 (fr) * 2009-01-19 2011-04-15 Soitec Silicon On Insulator Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2299472B1 (de) 2009-09-22 2020-07-08 EV Group E. Thallner GmbH Vorrichtung zum Ausrichten zweier Substrate
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP2011205074A (ja) * 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
CN106887399B (zh) 2010-12-20 2020-02-21 Ev 集团 E·索尔纳有限责任公司 用于保持晶片的容纳装置
JP5796412B2 (ja) * 2011-08-26 2015-10-21 三菱電機株式会社 半導体素子の製造方法
FR2980302A1 (fr) * 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
US9123754B2 (en) * 2011-10-06 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding alignment tool and method
DE102012107899B4 (de) * 2012-04-25 2014-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Waferanordnung mit Trägerwafer und Herstellungsverfahren dafür
US9111982B2 (en) 2012-04-25 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer assembly with carrier wafer
JP6304445B2 (ja) * 2015-03-16 2018-04-04 富士電機株式会社 半導体装置の製造方法
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
NL2018856B1 (en) * 2017-05-05 2018-11-14 Suss Microtec Lithography Gmbh Method and device for aligning a first substrate with a second substrate
JP6998149B2 (ja) * 2017-08-08 2022-01-18 株式会社ディスコ レーザー加工方法
WO2020234850A1 (en) * 2019-05-22 2020-11-26 Vuereal Inc. An alignment process for the transfer setup
JP7436187B2 (ja) * 2019-11-25 2024-02-21 株式会社ディスコ ウエーハの加工方法
CN116782738B (zh) * 2023-08-23 2023-10-20 青禾晶元(晋城)半导体材料有限公司 键合片的分离装置及其分离方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267951A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
JPH03183130A (ja) * 1989-12-12 1991-08-09 Sony Corp 半導体基板の製造方法
JPH0590117A (ja) 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH05152181A (ja) * 1991-11-28 1993-06-18 Fujitsu Ltd Ｓｏｉ基板の製造方法および製造装置
US5236118A (en) * 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
JP3327698B2 (ja) 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
SG71182A1 (en) * 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
JPH11274442A (ja) * 1998-03-26 1999-10-08 Sony Corp 基板はり合わせ方法
JP3675642B2 (ja) * 1998-06-26 2005-07-27 三菱住友シリコン株式会社 誘電体分離ウェーハの製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6362069B1 (en) * 2000-12-28 2002-03-26 The Trustees Of Princeton University Long-wavelength VCSELs and method of manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483339B (zh) * 2007-06-12 2015-05-01 尼康股份有限公司 Wafer bonding device, wafer bonding method, wafer detection device and wafer detection method
TWI487062B (zh) * 2011-11-22 2015-06-01 Tazmo Co Ltd 加壓圓板、貼合裝置及貼合方法
CN107646139A (zh) * 2015-06-05 2018-01-30 Ev 集团 E·索尔纳有限责任公司 用于使基材在结合之前对准的方法

Also Published As

Publication number Publication date
EP1278245B1 (en) 2010-03-03
ATE459982T1 (de) 2010-03-15
JP3991300B2 (ja) 2007-10-17
EP1278245A1 (en) 2003-01-22
JP2001313383A (ja) 2001-11-09
US20030092244A1 (en) 2003-05-15
DE60141462D1 (de) 2010-04-15
US6830985B2 (en) 2004-12-14
EP1278245A4 (en) 2005-06-15
WO2001084633A1 (fr) 2001-11-08

Similar Documents

Publication Publication Date Title
TW483042B (en) Method and apparatus for manufacturing bonded SOI wafer
EP0628992B1 (en) Method of making semiconductor wafers
JPS613409A (ja) 半導体ウエ−ハの整合マ−ク形成方法
EP1026728A2 (en) Substrate and method of manufacturing the same
US9212049B2 (en) SOI wafer, manufacturing method therefor, and MEMS device
US6013954A (en) Semiconductor wafer having distortion-free alignment regions
KR20120015266A (ko) 저압에서의 분자 접착 접합 방법
JP2011071193A (ja) 貼合せｓｏｉウェーハ及びその製造方法
JP2010034445A (ja) ウェーハ自動貼合せ装置およびウェーハ自動貼合せ方法
TW455741B (en) Stencil mask and method for forming the same
JP5601071B2 (ja) 保護テープの剥離方法
JP4401691B2 (ja) 電子ビーム照射管の電子ビーム透過窓の製造方法
JP2870492B2 (ja) Ｓｏｉ基板およびその製造方法
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
JP3358549B2 (ja) 半導体ウエーハの製造方法ならびにウエーハチャック
JP2512243B2 (ja) 半導体素子形成用基板の製造方法
JPH11330437A (ja) Ｓｏｉ基板とその製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
Mitani Wafer bonding: Studies of interface bubbles and electrical characterization
JP3587090B2 (ja) 電子ビーム描画用アパーチャ及びマスクホルダー並びにそれらを用いた電子ビーム露光マスク
JP2675691B2 (ja) 半導体素子形成用基板の製造方法
JP2010040638A (ja) Ｓｏｉ基板の製造方法
US20220084892A1 (en) Method of processing a cleaved semiconductor wafer
JP2006080339A (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees