JP5796412B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5796412B2
JP5796412B2 JP2011184441A JP2011184441A JP5796412B2 JP 5796412 B2 JP5796412 B2 JP 5796412B2 JP 2011184441 A JP2011184441 A JP 2011184441A JP 2011184441 A JP2011184441 A JP 2011184441A JP 5796412 B2 JP5796412 B2 JP 5796412B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
grinding wheel
thinned portion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011184441A
Other languages
English (en)
Other versions
JP2013045998A (ja
Inventor
和成 中田
和成 中田
民雄 松村
民雄 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47665454&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5796412(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011184441A priority Critical patent/JP5796412B2/ja
Priority to US13/453,039 priority patent/US8987122B2/en
Priority to DE102012214817.5A priority patent/DE102012214817B4/de
Priority to KR1020120091608A priority patent/KR20130023098A/ko
Priority to CN201210304578.7A priority patent/CN102956469B/zh
Publication of JP2013045998A publication Critical patent/JP2013045998A/ja
Application granted granted Critical
Publication of JP5796412B2 publication Critical patent/JP5796412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

本発明は、例えば産業用モータや自動車用モータの制御などに用いられる半導体素子の製造方法に関する。
特許文献１には、中央部を研削砥石で研削し外周部は厚いままとしたウエハが開示されている。ウエハ中央部を研削するのは、半導体素子を所望の厚さとするためである。ウエハ外周部を厚いままとするのは、ウエハの強度を確保するためである。
特開２００９−２７９６６１号公報 特開２００７−１９３７９号公報
研削砥石でウエハを研削すると研削屑が生じる。研削屑が研削砥石とウエハの間に挟まれた状態で研削を進めると、ウエハが局所的に欠ける場合がある。この「欠け」はチッピングと呼ばれる。チッピングは、ウエハ割れの起点となったり、薬液等がウエハ表面に残留する原因となったりする。
本発明は、上述のような課題を解決するためになされたもので、チッピングの発生を抑制してウエハを研削できる半導体素子の製造方法を提供することを目的とする。
本願の発明に係る半導体素子の製造方法は、回転させた研削砥石により、ウエハ外周部の内側に沿って該ウエハの主面とのなす角が７５°以上９０°未満の斜面を、既に形成された斜面と該研削砥石の間に間隙を設けた状態で形成しつつ、該斜面に囲まれた部分に該外周部よりも薄い薄化部を形成するウエハ研削工程と、該薄化部に半導体素子を形成する工程と、を備えたことを特徴とする。
本発明によれば、研削屑を外部に排出しながらウエハの研削を進めるので、チッピングの発生を抑制できる。
研削前のウエハの断面図である。 ウエハをウエハ研削装置のステージに固定したことを示す図である。 図２の研削砥石を斜め下方からみた斜視図である。 ウエハ研削装置でウエハを研削することを示す図である。 研削工程後のウエハを示す断面図である。 図５の平面図である。 薄化部に半導体素子を形成したことを示す断面図である。 比較例の半導体素子の製造方法を示す断面図である。 比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。 図９の平面図である。 チッピングの数、しみの数、及び薄化部の厚みばらつきのθ（ウエハの主面と斜面のなす角）依存性を示すグラフである。
実施の形態．
本発明の実施の形態に係る半導体素子の製造方法について、図を参照しつつ説明する。図１は、研削前のウエハの断面図である。ウエハ１０は、例えば、ＦＺ法で作成されたシリコンで形成されている。ウエハ１０は、裏面１０ａと表面１０ｂを有している。表面１０ｂには、例えば、トランジスタや配線構造などの半導体素子構造を形成する。そして、ウエハの裏面１０ａを上向きにして、ウエハ１０の表面１０ｂに保護テープ１２を貼り付ける。
次いで、ウエハ１０をウエハ研削装置のステージに固定する。図２は、ウエハをウエハ研削装置のステージに固定したことを示す図である。保護テープ１２をステージ２０に吸着させ、ウエハ１０をステージ２０に固定する。ウエハ研削装置はステージ２０の上方に、研削ホイール２２及びこれに固定された研削砥石２４を備えている。研削砥石２４の形状について説明する。図３は、図２の研削砥石を斜め下方からみた斜視図である。研削砥石２４は、全体として環状に形成されている。研削砥石２４は、角部２４ａと底面２４ｂを有している。
次いで、研削工程を実施する。図４は、ウエハ研削装置でウエハを研削することを示す図である。研削工程では、例えば、ステージ２０を図４に示す方向に回転させつつ、研削ホイール２２及び研削砥石２４をステージ２０と反対方向に回転させる。そして、研削砥石２４をウエハ１０と接触させてウエハ１０を研削する。研削砥石２４は、図４のｘ-y平面と平行方向の移動とｚ方向の移動を交互に繰り返す。この研削によりウエハ１０に、斜面２５と薄化部２６を形成する。但し、ステージ２０と研削砥石２４の回転方向は必ずしも逆方向である必要はない。
斜面２５は、ウエハ１０外周部の内側に沿ってウエハの主面（裏面１０ａのことをいう、以下同じ）とのなす角が７５°以上９０°未満となるように形成する。図４には、ウエハ１０の主面と斜面２５のなす角の例として、これが８０°であることが示されている。斜面２５は、既に形成された斜面２５と研削砥石２４の間に間隙を設けた状態でウエハ１０の厚み方向に順次形成していく。このとき、主として研削砥石２４の角部２４ａが斜面２５を形成していく。なお、図４には、研削で生じる研削屑２９が前述の間隙を通って外部に排出されることを示す。
一方、薄化部２６は、斜面２５に囲まれた部分に外周部よりも薄くなるように形成する。薄化部２６は、研削砥石２４の主として底面２４ｂをウエハに面接触させることで形成する。薄化部２６は平坦な面となっている。薄化部２６の厚みは、例えば６０μｍ程度である。
図５は、研削工程後のウエハを示す断面図である。ウエハ１０の中央部３０には斜面２５及び薄化部２６が形成されている。ウエハの中央部３０は、研削されていない外周部３２に囲まれている。研削されていない外周部３２は、リブ構造と呼ばれる。図６は、図５の平面図である。外周部３２はウエハ１０の外周に沿って環状に設けられている。
次いで、研削工程で生じたウエハの加工歪みを除去するためにウェットエッチング又はドライエッチングを実施する。また、適当な時期に保護テープ１２を剥離する。次いで、薄化部に半導体素子を形成する。図７は、薄化部に半導体素子を形成したことを示す断面図である。前述のとおり、ウエハ１０の表面１０ｂには、半導体素子構造が形成されているので、この工程では主として薄化部２６の裏面１０ａに必要な処理を施して半導体素子を形成する。具体的には、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、スパッタ等による成膜工程、及びエッチング工程を適宜実施する。また、薄化部２６の表面１０ｂに第１の電極２７を形成し、裏面１０ａに第２の電極２８を形成する。半導体素子がＩＧＢＴである場合、第１の電極２７はエミッタ電極であり、第２の電極２８はコレクタ電極である。断面図である図７には、薄化部２６に形成された６つの半導体素子Ｄ１〜Ｄ６が示されている。
ここで、本発明の意義の説明に先立って、比較例について説明する。図８は、比較例の半導体素子の製造方法を示す断面図である。比較例では、ウエハ４０の外周部４４の側面４４ａが、主面４０ａに対して垂直となるようにウエハ４０の研削が進められる。すなわち、外周部４４の側面４４ａとウエハの主面４０ａとのなす角が９０°となっている。この場合、研削屑２９が側面４４ａと研削砥石２４に挟まれて、側面４４ａにチッピングが生じる。研削後には、本発明の実施の形態と同様の工程で半導体素子が形成される。
図９は、比較例の方法で研削及びその後の処理が実施されたウエハを示す断面図である。図１０は、図９の平面図である。側面４４ａには複数のチッピング５０が見られる。よってウエハのハンドリングの際に、チッピング５０を起点としてウエハ４０が割れるおそれがある。また薄化部４２にはしみ５２が見られる。しみ５２は、ウエハ研削後のウェット処理や写真製版処理で用いる薬液、フォトレジスト、現像液などがチッピング内に残留し、スピン乾燥でも除去できず薄化部４２に付着することで生じる。しみ５２を有する薄化部４２に電極を形成すると、しみ５２が抵抗層となり半導体素子の特性が変動するおそれがある。
ところが本発明の実施の形態に係る半導体素子の製造方法によれば、チッピングの発生を抑制しつつウエハの中央部を研削できる。つまり、既に形成された斜面２５と研削砥石２４の間に間隙を設けた状態で斜面２５の形成を進めるので、研削屑は当該間隙を通って外部に排出される。よって、チッピングの発生を抑制できる。
また、ウエハの研削は、ウエハの主面とのなす角が７５°以上９０°未満となる斜面２５を形成しながら進められる。斜面２５があるため、研削砥石の回転運動によって弾き飛ばされた研削屑２９が前述の間隙を通って外部に排出されやすくなる。また、本発明の実施の形態では、斜面２５と接するのは、主として研削砥石２４の角部２４ａである。よって、本発明の実施の形態によれば、比較例のように側面４４ａと研削砥石２４が面接触する場合と比較して、容易に研削屑２９を外部に排出できる。
ここで、ウエハ１０の主面に対し７５°以上９０°未満の角度をなすように斜面２５を形成することの意義を説明する。図１１は、チッピングの数、しみの数、及び薄化部の厚みばらつきのθ（ウエハの主面と斜面のなす角）依存性を示すグラフである。このグラフは、薄化部が５０μｍとなるように研削したウエハをサンプルとして作成したものである。チッピングの数、及びしみの数は、θが９０°になると急上昇する。これは、θが９０°であると、比較例のように研削屑の外部への排出が困難になることが原因と考えられる。本発明の実施の形態に係る半導体素子の製造方法では、θは９０°未満であるので斜面２５に沿って研削屑２９を外部に排出し、チッピングの数、及びしみの数を抑制できる。
例えばＩＧＢＴやＭＯＳＦＥＴなどの半導体素子では薄化部の厚み方向に電流を流すため、薄化部の厚みがばらつくと半導体素子の特性もばらつく。よって、薄化部の厚みばらつきはできるだけ低減することが好ましい。図１１を参照すると、薄化部の厚みばらつきはθが７５°未満となると上昇することが分かる。本発明の実施の形態に係る半導体素子の製造方法ではθは７５°以上とするので、薄化部の厚みばらつきを低減できる。ところで、θが７５°未満となる斜面を形成するためには、研削砥石のウエハ主面平行方向の移動量を増加させなければならない。そのため、研削砥石とウエハ主面の平行度が悪化し、薄化部の厚みばらつきが上昇すると考えられる。
本発明の実施の形態に係る半導体素子の製造方法は、本発明の特徴を失わない範囲において様々な変形が可能である。
１０ ウエハ、 ２０ ステージ、 ２２ 研削ホイール、 ２４ 研削砥石、 ２４ａ 角部、 ２４ｂ 底面、 ２５ 斜面、 ２６ 薄化部、 ２９ 研削屑、 ３０ 中央部、 ３２ 外周部、 ５０ チッピング、 ５２ しみ

Claims (3)

  1. 回転させた研削砥石により、ウエハ外周部の内側に沿って前記ウエハの主面とのなす角が７５°以上９０°未満の斜面を、既に形成された斜面と前記研削砥石の間に間隙を設けた状態で形成しつつ、前記斜面に囲まれた部分に前記外周部よりも薄い薄化部を形成するウエハ研削工程と、
    前記薄化部に半導体素子を形成する工程と、
    を備えたことを特徴とする半導体素子の製造方法。
  2. 前記半導体素子を形成する工程は、フォトリソグラフィ工程、イオン注入工程、熱拡散工程、成膜工程、又はエッチング工程を有することを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記半導体素子を形成する工程では、前記薄化部の表面に第１の電極を形成し、前記薄化部の裏面に第２の電極を形成することを特徴とする請求項１に記載の半導体素子の製造方法。
JP2011184441A 2011-08-26 2011-08-26 半導体素子の製造方法 Expired - Fee Related JP5796412B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011184441A JP5796412B2 (ja) 2011-08-26 2011-08-26 半導体素子の製造方法
US13/453,039 US8987122B2 (en) 2011-08-26 2012-04-23 Method of manufacturing semiconductor device
DE102012214817.5A DE102012214817B4 (de) 2011-08-26 2012-08-21 Verfahren zur Herstellung einer Halbleitervorrichtung
KR1020120091608A KR20130023098A (ko) 2011-08-26 2012-08-22 반도체 소자의 제조방법
CN201210304578.7A CN102956469B (zh) 2011-08-26 2012-08-24 半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011184441A JP5796412B2 (ja) 2011-08-26 2011-08-26 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013045998A JP2013045998A (ja) 2013-03-04
JP5796412B2 true JP5796412B2 (ja) 2015-10-21

Family

ID=47665454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011184441A Expired - Fee Related JP5796412B2 (ja) 2011-08-26 2011-08-26 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US8987122B2 (ja)
JP (1) JP5796412B2 (ja)
KR (1) KR20130023098A (ja)
CN (1) CN102956469B (ja)
DE (1) DE102012214817B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954059B1 (en) 2016-10-07 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor wafer and method of manufacturing semiconductor element

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6360750B2 (ja) * 2014-08-26 2018-07-18 株式会社ディスコ ウエーハの加工方法
WO2016056124A1 (ja) * 2014-10-10 2016-04-14 三菱電機株式会社 半導体装置の製造方法
JP6831835B2 (ja) * 2015-08-14 2021-02-17 エム キューブド テクノロジーズ， インコーポレイテッド 被加工物を仕上げるための、高度に制御可能な処理ツールを有する機械
JP6510393B2 (ja) 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
US10096460B2 (en) * 2016-08-02 2018-10-09 Semiconductor Components Industries, Llc Semiconductor wafer and method of wafer thinning using grinding phase and separation phase
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP2022133007A (ja) * 2021-03-01 2022-09-13 株式会社ディスコ 被加工物の研削方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ
WO2004096221A1 (en) 2003-04-30 2004-11-11 Morphochem Aktiengesellschaft für kombinatorische Chemie Use of oxazolidinone-quinoline hybrid antibiotics for the treatment of anthrax and other infections
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2007019379A (ja) * 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
JP2008028325A (ja) 2006-07-25 2008-02-07 Renesas Technology Corp 半導体装置の製造方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
JP5466370B2 (ja) 2008-03-17 2014-04-09 新電元工業株式会社 半導体チップの製造方法
JP5012632B2 (ja) 2008-04-15 2012-08-29 富士電機株式会社 半導体装置の製造方法
JP5266869B2 (ja) 2008-05-19 2013-08-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2010016188A (ja) 2008-07-03 2010-01-21 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
JP2011054808A (ja) * 2009-09-03 2011-03-17 Disco Abrasive Syst Ltd ウエーハの加工方法及び該加工方法により加工されたウエーハ
JP2011071289A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011071287A (ja) * 2009-09-25 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954059B1 (en) 2016-10-07 2018-04-24 Toyota Jidosha Kabushiki Kaisha Semiconductor wafer and method of manufacturing semiconductor element

Also Published As

Publication number Publication date
JP2013045998A (ja) 2013-03-04
KR20130023098A (ko) 2013-03-07
DE102012214817A1 (de) 2013-02-28
US8987122B2 (en) 2015-03-24
DE102012214817B4 (de) 2018-06-28
CN102956469B (zh) 2016-12-21
CN102956469A (zh) 2013-03-06
US20130052812A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
JP5796412B2 (ja) 半導体素子の製造方法
JP2020520118A (ja) 処理された積層ダイ
TWI413208B (zh) 具有邊緣支撐環的超薄晶片及其製造方法
TWI389223B (zh) 半導體封裝件及其製造方法
KR20140039050A (ko) 기판 캐리어를 이용한 하이브리드 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP6510393B2 (ja) 半導体装置の製造方法
US20140113452A1 (en) Wafer edge trimming method
US20200118879A1 (en) Semiconductor Device and Method
JP2007335659A (ja) 半導体装置の製造方法
JP5012632B2 (ja) 半導体装置の製造方法
JP5146056B2 (ja) 半導体装置の製造方法および半導体装置の支持装置
US8846535B2 (en) Method of fabricating a semiconductor device
JP6128232B2 (ja) 半導体装置の製造方法
JP2011187608A (ja) ウェハーの加工方法
TWI567860B (zh) 晶圓承載裝置
JP6245376B2 (ja) 半導体装置の製造方法
CN1629624A (zh) 监控晶圆缺陷的方法
US8748279B2 (en) Method of manufacturing a semiconductor device
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
JP6762396B2 (ja) 半導体装置の製造方法
JP7331370B2 (ja) 半導体装置の製造方法
TWI458004B (zh) 薄化晶圓的方法
Duan et al. A new mechanism of poly-silicon crater defect induced from Al tiny particle charging effect during water rinse in oxide patterning process
JP2008243849A (ja) 半導体装置の製造方法
JP2000106334A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

R150 Certificate of patent or registration of utility model

Ref document number: 5796412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees