JPS613409A - 半導体ウエ−ハの整合マ−ク形成方法 - Google Patents

半導体ウエ−ハの整合マ−ク形成方法

Info

Publication number
JPS613409A
JPS613409A JP60015631A JP1563185A JPS613409A JP S613409 A JPS613409 A JP S613409A JP 60015631 A JP60015631 A JP 60015631A JP 1563185 A JP1563185 A JP 1563185A JP S613409 A JPS613409 A JP S613409A
Authority
JP
Japan
Prior art keywords
wafer
layer
semiconductor wafer
laser beam
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60015631A
Other languages
English (en)
Other versions
JPH031820B2 (ja
Inventor
ポール・エドモンド・ケード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS613409A publication Critical patent/JPS613409A/ja
Publication of JPH031820B2 publication Critical patent/JPH031820B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、広くはシリコンウェーハの表裏面にフォト
レジストマスクを正確に整合させるための方法に関し、
特に濃くドープされた内側の層をもつウェーハの裏側に
レーザービームを用いて整合マークを書き入れるための
、取付具の不用な処理に関するものである。上記内側の
層にはレーザービームによって顕微璋的な微小な欠陥が
生ぜしめられ、次にウェーハを加熱することによりその
欠陥をウェーハの表側まで伝播させる。すると、欠陥が
ウェーハの表側に伝播した箇所は、ウェーハの裏側に書
き入れられた整合マークと同一位置に位置づけられた影
像としてあられれることになる。
〔従来技術〕
従来、半導体ウェーハの表裏両面を食刻用マスクに整合
させる、という問題が当業者に認識されている。例えば
、米国特許第3752589号にはウェーハの一側面上
のマスクのパターンを他側面上のパターンに整合させる
ための光学機械的手段及び方法が開示されている。これ
によれば、先ずウェーハ両面上のパターンのパターンの
光学的影像が撮影され、次にその2つの光学的影像が整
合するまでマスクの位置が調節される。
米国特許第4046985号には、ウエーノ・の裏面を
、溝切シ用(kerf−cutting )レーザーの
軸に繰り返し整合させるための、光学機械的な半導体ウ
ェーハ整合装置が開示されている。この装置においては
、先ず、表面にデバイスパターンと、不透明なウェーハ
上の整合マークとの複写パターンを有する透明なマスク
が視覚的にレーザーに整合されて、この整合を維持する
ように装置がセットされる。こうして、同一の整合マー
クをもつ不透明な半導体ウェーかがそのあと挿入され、
そのウェーハは、ウェーハの反転パターンをもつ透明。
マスクの経路と同一の経路に沿って装置を通過するよう
に移動される。これにより、ウェーハの裏側は、ビーム
が自動的にデバイス間の切断領域に入射するレーザーに
整合する。
米国特許4318752号には、n型にドープされた層
とそれに隣接するP型にドープされた層とをもつ多層半
導体基板において、P型にドープされた層を通って隣接
するn型にドープされた層へレーザービームを通過させ
ることによって、n型にドープされた層にP型にドープ
された領域を形成するための方法が開示されている。こ
の方法の原理は、n型の層がレーザービームのエネルギ
ーを吸収して熱を発生し、P型にドープされた層をn型
にドープされた層に拡散させることに基づいている。こ
のとき、レーザービームの波長は、レーザービームが、
P型の層で吸収を受けることなく通過するように選択さ
れている。
米国特許第4131487号には半導体ウェーハをレー
ザービームでゲッタリングするための処理方法が開示さ
れておシ、この方法°においてはウェーハの裏面に格子
欠陥と歪みとがつくり出されるように、ウェーハの裏面
にレーザービームが照射される。そのあとウェーハを加
熱すると、歪みが解放されて移動可能な欠陥がウェーハ
の表面から裏面に引き寄せられる。
〔発明が解決しようとする問題点〕
この発明の主な目的は、高価で操作の煩しい整合用の取
付具を使用することなく半導体ウェーハの表裏面を整合
させるための簡易な方法を提供することにある。
この発明の別の目的は、エツチング工程の間のフォトレ
ジスト障壁層を不要とするような整合処理方法を提供す
ることにある。
この発明のさらに別の目的は、サンドイッチ構造または
他の構造であって、その−側面が被覆され、あるいは整
合手続を行うことができないような構造に整合マークを
形成するための処理方法を提供することにある。
〔問題点を解決するための手段〕
この発明によれば、半導体ウェーハの裏面に整合マーク
を書き入れるべくレーザービームを使用することによっ
て、半導体ウェーハの表と裏の両面に、同一に位置決め
された整合マークが形成される。このとき、レーザービ
ームの波長は、そのビームが薄くドープされたウェーハ
の領域では吸収されずに通過して、次の濃くドープされ
た領域では吸収されるように選択されている。これによ
シ、濃くドープされた領域が熱せられて、そこに欠陥が
生じる。次に、その欠陥を、薄くドープされたエピタキ
シャル層からウェーハの表面へ移動させるためにウェー
ハが加熱される。すると、ウェーハの表面には、ウェー
ハの裏面に書き入れられたマークと同一の位置に位置決
めされた影像があられれる。
〔実施例〕
シリコンウェーハの表面と裏面とでフォトレジストマス
クを正確に整合させることは、驚くほど多数の応用技術
において要求されている。例えば、航空工学や自動車工
学の産業分野では、圧力や、流量や、加速度を測定する
ための変換としてシリコンが利用され始めておシ、この
ためシリコンの両側整合をはかる必要性が顕著に々って
きている。
尚、シリコンの変換器やその他の微小機械的な応用につ
いては、1982年5月のIEEE 会報の420〜4
57ページ、K、E、ビータ−セン(Petersen
 )によるパ機械材料としてのシリコン(5ilico
n as a Mechanical Materia
l )” と題する論文を参照されたい。シリコンは微
小機械的な装置に好適である、というのはシリコンの強
度はステンレス鋼の2.5倍だからである。現在、シリ
コンウェーハの両側整合は、先ず接触マスクをシリコン
ウェーハの一側面に整合させ、次に機械的な取付具によ
シウエーハを所定位置に固定することにより行なわれて
いる。それから、第2の接触マスクが第1の接触マスク
に整合される。この整合は両方のマスクの端部に設けら
れた整合マークによって行なわれる。そうして−たん整
合が得られると、ウェーハとマスクの全体がクランプさ
れ、次にフォトレジストの露光が行なわれる。しかし、
この方法における問題点は、きわめて労働集約的であり
、相当な量の処理を要するとともに、手間がかが9自動
化に適合しない、ということである。さらに、最新の投
影印刷具を利用できない、という欠点もある。
そこで、これから述べるこの発明は上記の欠点を解決す
るとともに既存の装置に実施可能な比較的簡単な方法で
ある。
さて、第1図及び第2図には、それぞれ、シリコンウェ
ーハ10及び12のその底面14及び16に、レーザー
ビーム18及び2oによって書き込みがなされる状態が
示されている。尚、そのどちらの場合にも、図示する上
での便宜上、レーザービームの入射角がある角度だけ傾
斜して描かれているが、実際はレーザービームがウェー
ハの平面状の底面に対し垂直に入射されることを理解さ
れたい。第1図のウェーハと第2図のウェーハの相違は
、ウェーハ12(第2図)が軽くドープされた基板24
のすぐ上にp またldn  の層が埋め込まれている
のに対し、ウェーハ10(第1図)にはそのような層が
埋め込まれていない、ということにある。バイポーラ・
トランジスタの製造の場合、濃くドープされた層22が
埋め込まれた絶縁層、または(層状の)サブ・コレクタ
に対応する。また、微小機械的構造の場合は、層22が
、通常は層状であるところの、典型的なホウ素エツチン
グ停止層に対応することになろう。
レーザービームの波長は、真性シリコンのバンド・エツ
ジ(band edge )よりも長い近赤外領域内に
選択されている(そのような波長は、従来の書き・込み
用レーザーから、着脱可能な周波数倍増器を取り外すだ
けで得られる)。こうして、典型的には、ここで利用さ
nる最も短い波長は11μmであり、最も長い波長は、
要求される解像度によって決定される。
そのどちらの場合にも、レーザービームからの電磁的な
フラックスはウェーハの底面中で熱として散逸し、これ
により特徴的な書き込みマーク26及び28が形成され
る。その残りの電磁的フラックスは、軽くドープされた
ウェーハの基板を通過するが、その基板は、選択された
レーザーの波長に対してはほぼ透明である。そして、第
1図においては、レーザービームは、真空チャック28
に到達するまでシリコンの軽くドープされた層内を進み
続け、真空チャック27でレーザービームはまわシに悪
影響を及ぼすことなく散逸するが、もしくは反射してウ
ェーハの外方に至る。第2図は、この発明の第1ステツ
プを示す図であり、レーザービーム20が濃くドープさ
れた領域22に入射すると、そこで、電磁的なフラック
スが、高ドーピング濃度によってつくり出された自由な
キャリアに結合し、これによりこの領域ではレーザービ
ームの吸収係数が10° 倍程度増大する。そして、濃
くドープされた層22は典型的には2〜3μmの厚さで
あるから、吸収されるエネルギー密度は飛躍的に高まり
、この層内に微小外欠陥29を生じせしめるに十分カ程
となる。この時点では、整合マークはウェーハ12の裏
面16の地点26にのみ存在しているにすぎない。しか
し、次にウェーハを加熱すると、あたかも゛′秘密のイ
ンク″′の如く、第3図に示すようにウェーハの上面に
書き込みがあられれる。一方、これとは対照的に、濃く
ドープされた層をもたないウェーハ10においては、同
様な熱処理を施しても、その表面は空白のままである。
尚、濃くドープされた領域と軽くドープされた領域の間
の分割線では1cniあたり、3X10  原子のドー
パントが存在している。
欠陥が伝播してゆく機構は次のようなものであると考え
らnる。すなわち、濃くドープされた層22に生じた局
所化さ扛た歪みが微小な欠陥をエピタキシャル層30の
上面に伝播されるとともに、下方の基板24中にも若干
の距離だけ伝播させる。
このことは第3図の参照符号32で示されている。
ぐ100〉ウェーハ中に垂直にそのような欠陥を伝播さ
せるために必要な温度は比較的小さい。例えば、第1〜
4図に示す構造は、700℃の水晶蒸気で約1時間アニ
ールしたものである。この場合、” P ”という文字
がウェーハの底面に書き入れらnlその文字の鏡面反転
した鮮明な影像がウェーハの上面で高出力光学顕微竺に
よシ視察された。そして鏡影像の写真が撮られた。言い
かえると、その効果は、あたかも観察者かもとのレーザ
ー書き込みマークをウェーハをそのまま透過して読み取
ったかのようであった。
第1〜4図に示した層の典型的な厚さは次のようである
: 基板=400〜600μm 層22:1〜4μm 上層30 : 1/2〜10μm 水晶層34:0.01〜10μm この処理方法にはいくつかの長所がある。例えば、ある
製造工程では、レーザー書き込み整合マーク26をもつ
基板24が除去されることがある。
しかるに、本発明の方法によれば、整合マークがエピタ
キシャル層30の上面に保持される。また、ホウ素を濃
くドープされた層22に生じた欠陥がレーザー書き込み
整合マークとの正確な対応位置に存在していることは別
の利点をもたらす。すなワチ、例えばE、D、P、  
エツチング液を用いた場合、非等方的エツチングが、層
22及び30の欠陥によって画定される領域にのみ生″
じ、残りのP+層は通常のエツチング停止層として働く
。このように、レーザーによって生じせしめられた欠陥
をもつ、濃くドープされた層22が埋め込オれたエツチ
ング停止層としての機能を果たすが、この発明によらな
いならば、エツチングされた整合マークを与えるべくエ
ツチングを続けることが望まれている箇所でP+があら
れれるのを防止するために防護用マスクが必要である。
言いかえると、この発明は、そのような防護用マスクの
必要性を除去するものでもある。
他の実施例 第5A〜5G回は、半導体基板の一側面が被覆されてい
て物理的に見ることができないようなサンドインチ構造
において整合をはかるための、本発明の他の実施例を示
す図である。先ず第5A図には、濃くドープされた基板
40と軽くドープされたエピタキシャル層42とが示さ
れており、エピタキシャル層42は例えば透明な酸化層
44で覆わnている。この実施例では、レーザービーム
46(第5図)が上面に導入され、その地点からレーザ
ービーム46は薄い透明な層44と層42とを通過する
゛。するとそれらの上面が露光されて、層44と層42
の上面に整合マーク48が書き込まれ、濃くドープされ
た基板40中に欠陥52が生じせしめられる。第5C図
には加熱による欠陥の移動経路54が示されている(こ
の欠陥の移動は、通常のアニーリング工程によシ生じせ
しめることができる)。図示するように欠陥はエピタキ
シャル層42の上面に向かって上方に移動してゆくとと
もに、下方に濃くドープした基板40中にも移動してゆ
く。
第5D図に示すように、酸化層44中に、多結晶シリコ
ン、珪化物またはデバイスのような構造55を形成する
ためにフォトレジストマスク工程が使用される。このと
きマスクを整合するために、書き込まれたマーク48ま
たは視覚可能な欠陥が利用される。この製造された構成
それ自体は、別の整合特徴を形成する。しがしながら、
第5E図に示すように、水晶の絶縁層58を付着し、そ
の水晶層58に別の不透明なシリコンウェーハ60を接
着することにより不透明な5OI(絶縁層上のシリコン
)構造56がウェーハの上面に形成される。ここで第5
F図に示すように、例えば1:3:8の比率のHNAの
ような、等方的な、濃度依存性のエツチング剤によりも
との基板が除去される。このとき、軽くドープさnたエ
ピタキシャル層42がほぼ完全なエツチング停止膜とし
て働くので、もし本発明に基づかなければ、完全に特徴
のない、すなわち整合マークの設けられていない平面状
の底面が残されることであろう(その上面は不透明なシ
リコンウェーハ60によって覆われている)。しかしな
がら、本発明によれば、このエツチング剤は軽くドープ
された層42をエツチングし続けて、その層42にエツ
チングされた整合マーク62を形成する。この整合マー
ク62は、別の構造を、現在隠蔽されている構造55に
整合させるために使用することができる。
〔発明の効果〕
以上のように、この発明によれば、ドーピング濃度の異
なる層をもつ基板にレーザービームを入射し、そのあと
基板を加熱する、というきわめて簡単な手続により、基
板の表裏面に、同一の位置に位置づけら詐た整合マーク
を形成することができるという効果がある。
【図面の簡単な説明】
第1図は、濃くドープされた内部領域をもたない半導体
基板全レーザービームが通過する様子を示す図式的な説
明図、 第2図は、濃くドープされた内部領域をもつ半導体基板
をレーザービームが通過する様子を示す図式的な説明図
、 第3図は、基板の内部領域に生じせしめられた欠陥が、
加熱によって基板表面に移動してゆく様子を示す図式的
な説明図、 第4図は、濃くドープされた内部領域をもたない半導体
基板ではその表面が空白のままにとどまる様子を示す図
式的な説明図、 第5A〜5G図は、本発明の他の実施例に係る処理ステ
ップを説明するための図である。 18.20.46・・・・レーザービーム、261、 
28.48・・・・整合マーク、22.40 ・・・濃
くドープされた層、30,42・・・・エピタキシャル
層。 出願人  インターカショナノいヒタス・マシーンズ・
添ンヨン代理人 弁理士  岡   1)  次   
生(外1名) 1+Qつ8A11 第8図 第4図 第5D図 第5E図 第5F図 第56図

Claims (2)

    【特許請求の範囲】
  1. (1)軽くドープされた第1の層と濃くドープされた第
    2の層とをもつ半導体ウェーハに整合マークを形成する
    ための方法において、 上記第1の層よりも第2の層でよりよく吸収されるよう
    な波長のレーザービームを上記半導体ウェーハに入射し
    て上記第2の層に欠陥を生ぜしめ、上記欠陥が上記半導
    体ウェーハの少くとも一表面から光学的に検出できる位
    置まで移動するように上記半導体ウェーハを加熱する半
    導体ウェーハの整合マーク形成方法。
  2. (2)上記半導体ウェーハがシリコンからなる特許請求
    の範囲第(1)項に記載の半導体ウェーハの整合マーク
    形成方法。
JP60015631A 1984-06-14 1985-01-31 半導体ウエ−ハの整合マ−ク形成方法 Granted JPS613409A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/620,644 US4534804A (en) 1984-06-14 1984-06-14 Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
US620644 1984-06-14

Publications (2)

Publication Number Publication Date
JPS613409A true JPS613409A (ja) 1986-01-09
JPH031820B2 JPH031820B2 (ja) 1991-01-11

Family

ID=24486757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015631A Granted JPS613409A (ja) 1984-06-14 1985-01-31 半導体ウエ−ハの整合マ−ク形成方法

Country Status (4)

Country Link
US (1) US4534804A (ja)
EP (1) EP0179980B1 (ja)
JP (1) JPS613409A (ja)
DE (1) DE3563148D1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650524A (en) * 1984-06-20 1987-03-17 Sanyo Electric Co., Ltd Method for dividing semiconductor film formed on a substrate into plural regions by backside energy beam irradiation
EP0238694B1 (en) * 1986-03-27 1992-01-29 Ibm Deutschland Gmbh Method of forming identically positioned alignment marks on opposite sides of a semiconductor wafer
US4732867A (en) * 1986-11-03 1988-03-22 General Electric Company Method of forming alignment marks in sapphire
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
US4849365A (en) * 1988-02-16 1989-07-18 Honeywell Inc. Selective integrated circuit interconnection
US5106432A (en) * 1989-05-16 1992-04-21 Oki Electric Industry Co., Ltd. Wafer alignment mark utilizing parallel grooves and process
JPH0478123A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd 半導体装置の製造方法
JP3175188B2 (ja) * 1991-05-10 2001-06-11 ソニー株式会社 位置合わせマークの形成方法
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
US5580831A (en) * 1993-07-28 1996-12-03 Fujitsu Limited Sawcut method of forming alignment marks on two faces of a substrate
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
US5828409A (en) * 1995-06-30 1998-10-27 Eastman Kodak Company Film scanner mount assembly for a solid state sensor
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
US5843831A (en) * 1997-01-13 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process independent alignment system
US5877064A (en) * 1997-07-15 1999-03-02 Taiwan Semiconductor Manufacturing Co.Ltd Method for marking a wafer
US5985764A (en) * 1997-12-22 1999-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layer independent alignment system
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
US6710284B1 (en) 1999-02-26 2004-03-23 Micron Technology, Inc. Laser marking techniques for bare semiconductor die
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US7157038B2 (en) * 2000-09-20 2007-01-02 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
TW525240B (en) * 2001-01-31 2003-03-21 Electro Scient Ind Inc Ultraviolet laser ablative patterning of microstructures in semiconductors
US6468704B1 (en) 2001-04-16 2002-10-22 Taiwan Semiconductor Manufacturing Company Method for improved photomask alignment after epitaxial process through 90° orientation change
US6716723B2 (en) * 2002-06-05 2004-04-06 Intel Corporation Wafer cutting using laser marking
US6596604B1 (en) 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
KR101027568B1 (ko) * 2007-09-25 2011-04-06 다이니폰 스크린 세이조우 가부시키가이샤 얼라인먼트 마크 형성 장치
JP2010003939A (ja) * 2008-06-23 2010-01-07 Fujitsu Ltd 基板の製造方法、基板の製造装置及び基板
DE102009018653B4 (de) * 2009-03-04 2015-12-03 SolarWorld Industries Thüringen GmbH Verfahren zur Herstellung von Halbleiterbauelementen unter Nutzung von Dotierungstechniken
US8148176B2 (en) * 2009-08-20 2012-04-03 Innovalight, Inc. Methods for distinguishing a set of highly doped regions from a set of lightly doped regions on a silicon substrate
EP2375442A1 (en) * 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
US9099481B2 (en) 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates
US9269607B2 (en) 2014-06-17 2016-02-23 Globalfoundries Inc. Wafer stress control with backside patterning
RU2661977C1 (ru) * 2014-07-03 2018-07-23 Ниппон Стил Энд Сумитомо Метал Корпорейшн Устройство лазерной обработки
GB201607589D0 (en) * 2016-04-29 2016-06-15 Nagravision Sa Integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437474B1 (ja) * 1968-06-10 1979-11-15
US3752589A (en) * 1971-10-26 1973-08-14 M Kobayashi Method and apparatus for positioning patterns of a photographic mask on the surface of a wafer on the basis of backside patterns of the wafer
US4174217A (en) * 1974-08-02 1979-11-13 Rca Corporation Method for making semiconductor structure
US4046985A (en) * 1974-11-25 1977-09-06 International Business Machines Corporation Semiconductor wafer alignment apparatus
JPS53108287A (en) * 1977-03-03 1978-09-20 Fujitsu Ltd Manufacture of semiconductor device
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
US4137100A (en) * 1977-10-26 1979-01-30 Western Electric Company Forming isolation and device regions due to enhanced diffusion of impurities in semiconductor material by laser
US4217570A (en) * 1978-05-30 1980-08-12 Tektronix, Inc. Thin-film microcircuits adapted for laser trimming
DE2829983A1 (de) * 1978-07-07 1980-01-24 Siemens Ag Verfahren zum gettern von halbleiterbauelementen und integrierten halbleiterschaltkreisen
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation
US4348809A (en) * 1979-11-19 1982-09-14 Wiltshire Cutlery Company Proprietary Limited Combination sharpener device and scissors
US4318752A (en) * 1980-05-16 1982-03-09 Bell Telephone Laboratories, Incorporated Heterojunction semiconductor laser fabrication utilizing laser radiation
US4415373A (en) * 1981-11-17 1983-11-15 Allied Corporation Laser process for gettering defects in semiconductor devices

Also Published As

Publication number Publication date
JPH031820B2 (ja) 1991-01-11
EP0179980B1 (en) 1988-06-01
US4534804A (en) 1985-08-13
EP0179980A1 (en) 1986-05-07
DE3563148D1 (en) 1988-07-07

Similar Documents

Publication Publication Date Title
JPS613409A (ja) 半導体ウエ−ハの整合マ−ク形成方法
EP0134438B1 (en) Vacuum and/or electrostatic pinchuck for holding semiconductor wafers or other flat electrical components and method for making the same
US4824254A (en) Alignment marks on semiconductor wafers and method of manufacturing the marks
US4732646A (en) Method of forming identically positioned alignment marks on opposite sides of a semiconductor wafer
US3963489A (en) Method of precisely aligning pattern-defining masks
EP0460437A2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
JP2918299B2 (ja) 半導体圧力センサおよびそれを有する半導体装置の製造方法
TW541642B (en) Wafer alignment method
JP2561735B2 (ja) 液晶表示装置の製造方法
JPS62283678A (ja) 半導体装置の製造方法
JPS57180148A (en) Manufacture of semiconductor device having dielectric isolation structure
JP3297996B2 (ja) X線マスク及びその製造方法
JP3328975B2 (ja) 半導体ウェーハ
JPS5814837A (ja) X線露光マスクの製造方法
EP0424375B1 (en) Monolithic channeling mask having amorphous/single crystal construction
JP2556122B2 (ja) 光学開口の製造方法
JP2828806B2 (ja) 半導体装置の製造方法
JPS641926B2 (ja)
JPH0245911A (ja) X線露光マスクとその製造方法
JPS6365621A (ja) X線露光マスク
JPS62193241A (ja) 半導体装置用結晶基板
WO1987007400A2 (en) Monolithic channeling mask
KR100253175B1 (ko) 웨이퍼 정렬방법
JPS63288009A (ja) ウエハとウエハ処理工程管理方法
JPH05267112A (ja) 半導体装置の製造方法