JP2003249631A - 半導体基板の製造方法および半導体基板ならびに半導体装置 - Google Patents
半導体基板の製造方法および半導体基板ならびに半導体装置Info
- Publication number
- JP2003249631A JP2003249631A JP2002047529A JP2002047529A JP2003249631A JP 2003249631 A JP2003249631 A JP 2003249631A JP 2002047529 A JP2002047529 A JP 2002047529A JP 2002047529 A JP2002047529 A JP 2002047529A JP 2003249631 A JP2003249631 A JP 2003249631A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- semiconductor
- temperature
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 TFT,MOS,CCDなどの薄膜単結晶半
導体装置やLSIなどの集積回路素子の小型化・薄膜化
および低電圧化を図ることのできる基板の製造方法を提
供する。 【解決手段】 シリコン基板上に成膜された半導体層1
2を形成し、20℃〜80℃の範囲内の温度では粘着性
を有するが加熱により特定の温度で実質的に接着力が零
になる粘着シート51を半導体層12の表面側に接着
し、半導体層12をシリコン基板から剥離する。剥離さ
れた半導体層12を、真空接合装置のダイヤフラム弁6
1Aに固定し、基板11を固定板61上に設置する。下
側真空室63Bのみ真空としてダイヤフラム弁61を下
降させて押圧し、半導体層12を基板11に真空雰囲気
中、室温で直接接合する。その後、加熱して粘着シート
51を剥離し、半導体層12に単結晶シリコンTFTを
作製する。
導体装置やLSIなどの集積回路素子の小型化・薄膜化
および低電圧化を図ることのできる基板の製造方法を提
供する。 【解決手段】 シリコン基板上に成膜された半導体層1
2を形成し、20℃〜80℃の範囲内の温度では粘着性
を有するが加熱により特定の温度で実質的に接着力が零
になる粘着シート51を半導体層12の表面側に接着
し、半導体層12をシリコン基板から剥離する。剥離さ
れた半導体層12を、真空接合装置のダイヤフラム弁6
1Aに固定し、基板11を固定板61上に設置する。下
側真空室63Bのみ真空としてダイヤフラム弁61を下
降させて押圧し、半導体層12を基板11に真空雰囲気
中、室温で直接接合する。その後、加熱して粘着シート
51を剥離し、半導体層12に単結晶シリコンTFTを
作製する。
Description
【0001】
【発明の属する技術分野】本発明は、薄型表示装置のT
FT(Thin Film Transistor;薄膜トランジスタ)など
に用いられ、小型化および薄膜化が要求される半導体基
板の製造方法、およびこの方法により製造された半導体
基板、ならびにこの半導体基板を含む半導体装置に関す
る。
FT(Thin Film Transistor;薄膜トランジスタ)など
に用いられ、小型化および薄膜化が要求される半導体基
板の製造方法、およびこの方法により製造された半導体
基板、ならびにこの半導体基板を含む半導体装置に関す
る。
【0002】
【従来の技術】従来、表示装置(ディスプレイ)として
は、据え置き型のブラウン管すなわちCRT(Cathode
Ray Tube)装置や、携帯用や薄型化の要求を満たすため
の薄型表示装置(フラットパネルディスプレイ)があ
る。ブラウン管は輝度が高く、色再現性が良いために現
在多用されているが、占有容量が大きい、重い、消費電
力が大きい等の問題点が指摘されている。一方、フラッ
トパネルディスプレイは、軽量であり、ブラウン管より
も発光効率に優れており、コンピュータやテレビジョン
の画面表示用として期待されている。現在、フラットパ
ネルディスプレイでは、アモルファスまたは多結晶シリ
コンTFTを用いたアクティブマトリクス駆動方式の液
晶ディスプレイ(LCD;Liquid Crystal Display)が
商品化されている。
は、据え置き型のブラウン管すなわちCRT(Cathode
Ray Tube)装置や、携帯用や薄型化の要求を満たすため
の薄型表示装置(フラットパネルディスプレイ)があ
る。ブラウン管は輝度が高く、色再現性が良いために現
在多用されているが、占有容量が大きい、重い、消費電
力が大きい等の問題点が指摘されている。一方、フラッ
トパネルディスプレイは、軽量であり、ブラウン管より
も発光効率に優れており、コンピュータやテレビジョン
の画面表示用として期待されている。現在、フラットパ
ネルディスプレイでは、アモルファスまたは多結晶シリ
コンTFTを用いたアクティブマトリクス駆動方式の液
晶ディスプレイ(LCD;Liquid Crystal Display)が
商品化されている。
【0003】特に、多結晶シリコンTFT型LCDは、
液晶パネルに駆動回路が一体化されるという利点を持
ち、小型化とともに高精細化を実現している。この多結
晶シリコンTFT型LCDでは、ガラス基板上に接合し
た多結晶シリコン薄膜に駆動回路としてTFTアレイを
形成し、これにより液晶に電圧を印加し、液晶分子の方
向を制御して偏光面を回転させるようになっている。
液晶パネルに駆動回路が一体化されるという利点を持
ち、小型化とともに高精細化を実現している。この多結
晶シリコンTFT型LCDでは、ガラス基板上に接合し
た多結晶シリコン薄膜に駆動回路としてTFTアレイを
形成し、これにより液晶に電圧を印加し、液晶分子の方
向を制御して偏光面を回転させるようになっている。
【0004】
【発明が解決しようとする課題】しかしながら、多結晶
シリコンTFTは、閾値Vthのばらつきが1V程度と大
きいためにTFTのドレイン耐圧を大きくする必要が生
じ、ゲート長を1μm以下とすることが困難である。そ
のため、多結晶シリコンTFT型LCDの開口率の向上
に限界があるという問題が生じていた。また、駆動回路
は一体化できるものの、9,10ビット等、高い精度を
要求されるAD(Analog-to-Digital )コンバータ,D
A(Digital-to-Analog )コンバータまたは高速マルチ
プライア等は、多結晶シリコンTFTの閾値のばらつき
が大きいことから、液晶パネルに一体化することは困難
であるという別の問題もあった。
シリコンTFTは、閾値Vthのばらつきが1V程度と大
きいためにTFTのドレイン耐圧を大きくする必要が生
じ、ゲート長を1μm以下とすることが困難である。そ
のため、多結晶シリコンTFT型LCDの開口率の向上
に限界があるという問題が生じていた。また、駆動回路
は一体化できるものの、9,10ビット等、高い精度を
要求されるAD(Analog-to-Digital )コンバータ,D
A(Digital-to-Analog )コンバータまたは高速マルチ
プライア等は、多結晶シリコンTFTの閾値のばらつき
が大きいことから、液晶パネルに一体化することは困難
であるという別の問題もあった。
【0005】ところで、LCDは自ら発光せずに外部よ
りの光(バックライト)を受けて表示するタイプのディ
スプレイであるが、近年、電流が注入されることにより
発光する有機発光材料を用いた有機EL(Electrolumin
escence)ディスプレイが注目されている。この有機EL
ディスプレイは、バックライトが不要である自発光型で
あり、必要な画素のみを点灯させればよいために更なる
消費電力の低減を図ることが可能である。有機ELディ
スプレイは、従来は液晶ディスプレイが主流であったフ
ラットパネルディスプレイ用途への開発が進められてき
ている。近年では、発光材料などの進歩により、有機E
L素子は高効率化、長寿命化が達成されつつあり、ディ
スプレイとしての実用化が目されている。
りの光(バックライト)を受けて表示するタイプのディ
スプレイであるが、近年、電流が注入されることにより
発光する有機発光材料を用いた有機EL(Electrolumin
escence)ディスプレイが注目されている。この有機EL
ディスプレイは、バックライトが不要である自発光型で
あり、必要な画素のみを点灯させればよいために更なる
消費電力の低減を図ることが可能である。有機ELディ
スプレイは、従来は液晶ディスプレイが主流であったフ
ラットパネルディスプレイ用途への開発が進められてき
ている。近年では、発光材料などの進歩により、有機E
L素子は高効率化、長寿命化が達成されつつあり、ディ
スプレイとしての実用化が目されている。
【0006】この有機ELディスプレイは、従来、透明
電極層と金属電極層との単純マトリクス構造により有機
電界発光材料層を挟むようにしていたが、最近はアクテ
ィブマトリクス構造も検討されるようになってきてい
る。多結晶シリコンTFTを用いたアクティブマトリク
ス型有機ELディスプレイでは、高精細化のためには、
1セルあたり4個のTFTと1個のキャパシタが必要で
ある。しかしながら、上述したように、多結晶シリコン
TFTはサイズが大きいので、有機ELディスプレイの
1セルのサイズも大きくならざるを得ず、高解像度の実
現が困難であるという問題がある。
電極層と金属電極層との単純マトリクス構造により有機
電界発光材料層を挟むようにしていたが、最近はアクテ
ィブマトリクス構造も検討されるようになってきてい
る。多結晶シリコンTFTを用いたアクティブマトリク
ス型有機ELディスプレイでは、高精細化のためには、
1セルあたり4個のTFTと1個のキャパシタが必要で
ある。しかしながら、上述したように、多結晶シリコン
TFTはサイズが大きいので、有機ELディスプレイの
1セルのサイズも大きくならざるを得ず、高解像度の実
現が困難であるという問題がある。
【0007】このような多結晶シリコンTFTのサイズ
の大きさゆえに生じる問題を解決するために、単結晶シ
リコンTFTを用いることが考えられる。単結晶シリコ
ンTFTは、電子移動度が高く、閾値電圧Vthのばらつ
きも0.1V程度に抑えることができ、ゲート長を1μ
m以下とすることができる。したがって、単結晶シリコ
ンTFTを用いてアクティブマトリクス型ディスプレイ
を構成することができれば、TFTのサイズが小さいの
で開口率が高くなり、画面が明るくなる。さらに、高速
回路等、現在LSI(Large Scale Integrated circui
t)で使用している回路は殆ど駆動パネルに一体化でき
るという利点も見込まれる。しかしながら、単結晶シリ
コンTFTは、単結晶シリコン薄膜のエピタキシャル成
長の際の加熱温度が多結晶シリコン薄膜の場合よりも更
に高いので、ガラス基板やプラスチックフィルム等の上
に直接形成することは困難である。
の大きさゆえに生じる問題を解決するために、単結晶シ
リコンTFTを用いることが考えられる。単結晶シリコ
ンTFTは、電子移動度が高く、閾値電圧Vthのばらつ
きも0.1V程度に抑えることができ、ゲート長を1μ
m以下とすることができる。したがって、単結晶シリコ
ンTFTを用いてアクティブマトリクス型ディスプレイ
を構成することができれば、TFTのサイズが小さいの
で開口率が高くなり、画面が明るくなる。さらに、高速
回路等、現在LSI(Large Scale Integrated circui
t)で使用している回路は殆ど駆動パネルに一体化でき
るという利点も見込まれる。しかしながら、単結晶シリ
コンTFTは、単結晶シリコン薄膜のエピタキシャル成
長の際の加熱温度が多結晶シリコン薄膜の場合よりも更
に高いので、ガラス基板やプラスチックフィルム等の上
に直接形成することは困難である。
【0008】そこで、単結晶シリコン薄膜を基板から分
離してガラスまたはプラスチックフィルムからなる別の
基板に転写することが考えられる。このような技術の一
例として、例えば、SOI(Silicon on Insulator)基
板の作製に用いられているスマート・カット(Smart Cu
t ,登録商標)方式およびエルトラン(Eltran,登録商
標)方式が挙げられる。
離してガラスまたはプラスチックフィルムからなる別の
基板に転写することが考えられる。このような技術の一
例として、例えば、SOI(Silicon on Insulator)基
板の作製に用いられているスマート・カット(Smart Cu
t ,登録商標)方式およびエルトラン(Eltran,登録商
標)方式が挙げられる。
【0009】スマート・カット方式では、第1のシリコ
ン基板の表面から約0.5μm程度の深さに水素のイオ
ン注入を行い、第2のシリコン基板にウェハ接着する。
その後、500℃程度に加熱して水素ガスを発生させ、
第1のシリコン基板におけるイオン注入領域を破壊し、
第1のシリコン基板の表層部分のシリコン薄膜を第2の
シリコン基板側に転写することによりSOI基板を作製
する。エルトラン方式では、シリコン基板の一面に多孔
質シリコン層およびエピタキシャル層を形成し、このシ
リコン基板をシリコンまたは石英ガラスからなる別の基
板にウェハ接着し、多孔質シリコン層において切断して
エピタキシャル層を別の基板側に転写することによりS
OI基板を作製する。
ン基板の表面から約0.5μm程度の深さに水素のイオ
ン注入を行い、第2のシリコン基板にウェハ接着する。
その後、500℃程度に加熱して水素ガスを発生させ、
第1のシリコン基板におけるイオン注入領域を破壊し、
第1のシリコン基板の表層部分のシリコン薄膜を第2の
シリコン基板側に転写することによりSOI基板を作製
する。エルトラン方式では、シリコン基板の一面に多孔
質シリコン層およびエピタキシャル層を形成し、このシ
リコン基板をシリコンまたは石英ガラスからなる別の基
板にウェハ接着し、多孔質シリコン層において切断して
エピタキシャル層を別の基板側に転写することによりS
OI基板を作製する。
【0010】しかしながら、これらの方式では、ウェハ
接着強度を確保するため、1000℃程度の高温に加熱
する必要がある。そのため、基板として使用できるのは
シリコンまたは石英ガラスからなる基板に限定され、例
えばプラスチックフィルムを使用することはできない。
接着強度を確保するため、1000℃程度の高温に加熱
する必要がある。そのため、基板として使用できるのは
シリコンまたは石英ガラスからなる基板に限定され、例
えばプラスチックフィルムを使用することはできない。
【0011】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、TFTなどの各種半導体装置の小型
化・薄膜化および低電圧化を可能とする半導体基板の製
造方法、および半導体基板ならびにこの半導体基板を用
いて形成された半導体装置を提供することにある。
ので、その目的は、TFTなどの各種半導体装置の小型
化・薄膜化および低電圧化を可能とする半導体基板の製
造方法、および半導体基板ならびにこの半導体基板を用
いて形成された半導体装置を提供することにある。
【0012】
【課題を解決するための手段】本発明による半導体基板
の製造方法は、対向する二つの面を有する基板の少なく
とも一方の面に半導体層を備えてなる半導体基板を製造
するためのものであって、半導体層を基板に真空雰囲気
中において直接接合させるようにしたものである。
の製造方法は、対向する二つの面を有する基板の少なく
とも一方の面に半導体層を備えてなる半導体基板を製造
するためのものであって、半導体層を基板に真空雰囲気
中において直接接合させるようにしたものである。
【0013】本発明による基板は、対向する二つの面を
有する基板の少なくとも一方の面に半導体層が直接接合
されているものである。
有する基板の少なくとも一方の面に半導体層が直接接合
されているものである。
【0014】本発明による半導体装置は、対向する二つ
の面を有する基板の少なくとも一方の面に半導体層が直
接接合されてなる半導体基板と、この半導体基板の半導
体層を含む装置本体とを備えたものである。
の面を有する基板の少なくとも一方の面に半導体層が直
接接合されてなる半導体基板と、この半導体基板の半導
体層を含む装置本体とを備えたものである。
【0015】本発明による半導体基板の製造方法および
半導体基板では、半導体層を基板に真空雰囲気中で直接
接合するようにしたので、接着剤等を用いることなく簡
単な工程で確実に薄膜単結晶半導体などからなる半導体
層を基板に真空雰囲気中で直接接合させることができ
る。また、この接合は真空接合装置を用いて室温で行う
ことができるので、従来のような高温加熱工程が不要と
なり、通常のガラスやプラスチックフィルムなども基板
として使用することが可能となる。したがって、小型の
半導体基板や極めて薄い半導体基板、または柔軟性を有
する半導体基板などを容易に得ることができる。
半導体基板では、半導体層を基板に真空雰囲気中で直接
接合するようにしたので、接着剤等を用いることなく簡
単な工程で確実に薄膜単結晶半導体などからなる半導体
層を基板に真空雰囲気中で直接接合させることができ
る。また、この接合は真空接合装置を用いて室温で行う
ことができるので、従来のような高温加熱工程が不要と
なり、通常のガラスやプラスチックフィルムなども基板
として使用することが可能となる。したがって、小型の
半導体基板や極めて薄い半導体基板、または柔軟性を有
する半導体基板などを容易に得ることができる。
【0016】本発明による半導体装置では、本発明によ
る基板に接合された半導体層を含む装置本体を備えるの
で、TFTなどの薄膜単結晶半導体装置やLSIなどの
集積回路素子の小型化・薄膜化および低電圧化を実現す
ることができる。
る基板に接合された半導体層を含む装置本体を備えるの
で、TFTなどの薄膜単結晶半導体装置やLSIなどの
集積回路素子の小型化・薄膜化および低電圧化を実現す
ることができる。
【0017】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【0018】図1は本発明の一実施の形態に係る単結晶
シリコンTFTの構成の一例を表すものである。この単
結晶シリコンTFTは、具体的には、平面的に集積形成
されて、アクティブマトリクス型のLCDやELディス
プレイ等の駆動回路に用いられる。
シリコンTFTの構成の一例を表すものである。この単
結晶シリコンTFTは、具体的には、平面的に集積形成
されて、アクティブマトリクス型のLCDやELディス
プレイ等の駆動回路に用いられる。
【0019】図1に示した単結晶シリコンTFTは、例
えば、基板11の半導体層12の表面に形成されてい
る。基板11は、例えばガラス,石英,あるいはプラス
チックフィルムから構成されており、その一面に半導体
層12が接合された構成を有している。半導体層12
は、例えば、ホウ素(B)などのp型不純物を1×10
15〜1×1018atoms /cm3 含む厚さ数十μm程度の
p型単結晶シリコン層であり、本実施の形態では、後述
の方法によって接着剤等を用いることなく、基板11に
直接接合されている。この基板11に半導体層12が直
接接合されたものが、本願発明の「半導体基板」に対応
している。
えば、基板11の半導体層12の表面に形成されてい
る。基板11は、例えばガラス,石英,あるいはプラス
チックフィルムから構成されており、その一面に半導体
層12が接合された構成を有している。半導体層12
は、例えば、ホウ素(B)などのp型不純物を1×10
15〜1×1018atoms /cm3 含む厚さ数十μm程度の
p型単結晶シリコン層であり、本実施の形態では、後述
の方法によって接着剤等を用いることなく、基板11に
直接接合されている。この基板11に半導体層12が直
接接合されたものが、本願発明の「半導体基板」に対応
している。
【0020】半導体層12の厚さは、製造工程などにお
ける割れを防止するため、少なくとも30μmとする。
この半導体層12には例えば、燐(P)などのn型不純
物が選択的に導入されており、これによりチャネル領域
12aと共にソース・ドレイン領域12b,12cが形
成されている。半導体層12の表面には例えば二酸化ケ
イ素(SiO2 )からなるゲート絶縁膜13が形成され
ている。なお、このゲート絶縁膜13は後述の方法にお
いて説明するが、保護膜としての機能を有している。
ける割れを防止するため、少なくとも30μmとする。
この半導体層12には例えば、燐(P)などのn型不純
物が選択的に導入されており、これによりチャネル領域
12aと共にソース・ドレイン領域12b,12cが形
成されている。半導体層12の表面には例えば二酸化ケ
イ素(SiO2 )からなるゲート絶縁膜13が形成され
ている。なお、このゲート絶縁膜13は後述の方法にお
いて説明するが、保護膜としての機能を有している。
【0021】半導体層12上には、ゲート絶縁膜13を
介してゲート電極14が形成されている。ゲート電極1
4は例えばヒ素(As)などの不純物の添加された多結
晶シリコンから構成されている。ゲート絶縁膜13およ
びゲート電極14は、例えば二酸化ケイ素からなる絶縁
膜15により覆われている。半導体層12上には、ま
た、ゲート電極14を間に挟むように、例えばアルミニ
ウム(Al)により形成されたソース電極16とドレイ
ン電極17とが離間してそれぞれ設けられている。ソー
ス電極16とドレイン電極17はそれぞれゲート絶縁膜
13に設けられた開孔13a,13bを通じてソース・
ドレイン領域12b,12cに電気的に接続されてい
る。なお、この単結晶シリコンTFTを例えばLCDな
どの駆動回路に用いる場合であれば、ドレイン電極17
には、例えばITO(Indium-Tin Oxide;酸化インジウ
ムスズ)などの透明導電材料からなる画素電極が接続さ
れる。
介してゲート電極14が形成されている。ゲート電極1
4は例えばヒ素(As)などの不純物の添加された多結
晶シリコンから構成されている。ゲート絶縁膜13およ
びゲート電極14は、例えば二酸化ケイ素からなる絶縁
膜15により覆われている。半導体層12上には、ま
た、ゲート電極14を間に挟むように、例えばアルミニ
ウム(Al)により形成されたソース電極16とドレイ
ン電極17とが離間してそれぞれ設けられている。ソー
ス電極16とドレイン電極17はそれぞれゲート絶縁膜
13に設けられた開孔13a,13bを通じてソース・
ドレイン領域12b,12cに電気的に接続されてい
る。なお、この単結晶シリコンTFTを例えばLCDな
どの駆動回路に用いる場合であれば、ドレイン電極17
には、例えばITO(Indium-Tin Oxide;酸化インジウ
ムスズ)などの透明導電材料からなる画素電極が接続さ
れる。
【0022】以下、このような構成を有する単結晶シリ
コンTFTの製造工程を、半導体基板の製造工程を中心
にして説明する。
コンTFTの製造工程を、半導体基板の製造工程を中心
にして説明する。
【0023】まず、図2に示したように、例えばシリコ
ン基板41を用意する。シリコン基板41としては、例
えば、ホウ素(B)などのp型不純物を添加した0.0
1〜0.02Ω・cm程度の比抵抗を有する単結晶シリ
コンからなるものを用いる。次いで、図3に示したよう
に、シリコン基板41の一表面に、例えば陽極化成法に
より、多孔質半導体層として、例えば多孔質シリコン層
42を形成する。
ン基板41を用意する。シリコン基板41としては、例
えば、ホウ素(B)などのp型不純物を添加した0.0
1〜0.02Ω・cm程度の比抵抗を有する単結晶シリ
コンからなるものを用いる。次いで、図3に示したよう
に、シリコン基板41の一表面に、例えば陽極化成法に
より、多孔質半導体層として、例えば多孔質シリコン層
42を形成する。
【0024】なお、この陽極化成法は、シリコン基板4
1を陽極としてフッ化水素酸溶液中で通電を行う方法で
あり、例えば伊東等による「表面技術Vol.46.No.5.p8〜
13,1995 [多孔質シリコンの陽極化成] 」に示された2
重セル法により行うことができる。この方法では、2つ
の電解溶液槽の間に多孔質シリコン層42を形成すべき
シリコン基板41を配置し、両方の電解溶液槽には直流
電源と接続された白金電極を設置する。そして、両電解
溶液槽に電解溶液を入れ、シリコン基板41を陽極、白
金電極を陰極として直流電圧を印加する。これによりシ
リコン基板41の一方の面が浸食されて多孔質化する。
1を陽極としてフッ化水素酸溶液中で通電を行う方法で
あり、例えば伊東等による「表面技術Vol.46.No.5.p8〜
13,1995 [多孔質シリコンの陽極化成] 」に示された2
重セル法により行うことができる。この方法では、2つ
の電解溶液槽の間に多孔質シリコン層42を形成すべき
シリコン基板41を配置し、両方の電解溶液槽には直流
電源と接続された白金電極を設置する。そして、両電解
溶液槽に電解溶液を入れ、シリコン基板41を陽極、白
金電極を陰極として直流電圧を印加する。これによりシ
リコン基板41の一方の面が浸食されて多孔質化する。
【0025】ここでは、例えば、電解溶液(陽極化成溶
液)として例えばHF(フッ化水素) :C2 H5 OH
(エタノール)=1:1の電解溶液を用い、例えば0.
5〜3mA/cm2 程度の電流密度で8分間、第1段階
の陽極化成を行うことにより多孔率が小さな第1の多孔
質層を形成する。続いて、例えば3〜20mA/cm2
の電流密度で8分間、第2段階の陽極化成を行うことに
より多孔率が中程度の第2の多孔質層を形成する。更
に、例えば40〜300mA/cm2 の電流密度で数秒
間、第3段階の陽極化成を行うことにより多孔率が大き
な第3の多孔質層を形成する。ちなみに、この第3の多
孔質層は、後述する分離層42A(図4)の元となるも
のである。これにより、合わせて約8μmの厚さを有す
る多孔質シリコン層42が形成される。
液)として例えばHF(フッ化水素) :C2 H5 OH
(エタノール)=1:1の電解溶液を用い、例えば0.
5〜3mA/cm2 程度の電流密度で8分間、第1段階
の陽極化成を行うことにより多孔率が小さな第1の多孔
質層を形成する。続いて、例えば3〜20mA/cm2
の電流密度で8分間、第2段階の陽極化成を行うことに
より多孔率が中程度の第2の多孔質層を形成する。更
に、例えば40〜300mA/cm2 の電流密度で数秒
間、第3段階の陽極化成を行うことにより多孔率が大き
な第3の多孔質層を形成する。ちなみに、この第3の多
孔質層は、後述する分離層42A(図4)の元となるも
のである。これにより、合わせて約8μmの厚さを有す
る多孔質シリコン層42が形成される。
【0026】なお、シリコン基板41としては、陽極化
成法により多孔質シリコン層42を形成する観点から
は、p型の単結晶シリコン基板を用いることが望ましい
が、条件設定によってはn型の単結晶シリコン基板を用
いるようにしてもよい。
成法により多孔質シリコン層42を形成する観点から
は、p型の単結晶シリコン基板を用いることが望ましい
が、条件設定によってはn型の単結晶シリコン基板を用
いるようにしてもよい。
【0027】続いて、多孔質シリコン層42の上に半導
体層12を形成する。すなわち、まず、例えば1100
℃の温度で30分間水素アニールを行い、多孔質シリコ
ン層42の表面に存在する穴を塞ぐ。そののち、図4に
示したように、例えば、多孔質シリコン層42上に、S
iH4 またはSiCl4 等のガスを用いてp型単結晶シ
リコンからなる半導体層12をエピタキシャル成長させ
る。半導体層12の厚さは、割れ防止のため少なくとも
30μmとする。エピタキシャル成長させる際の成長温
度は、SiH4 を用いた場合には例えば1070℃と
し、SiCl4 を用いた場合には例えば1140℃とす
る。
体層12を形成する。すなわち、まず、例えば1100
℃の温度で30分間水素アニールを行い、多孔質シリコ
ン層42の表面に存在する穴を塞ぐ。そののち、図4に
示したように、例えば、多孔質シリコン層42上に、S
iH4 またはSiCl4 等のガスを用いてp型単結晶シ
リコンからなる半導体層12をエピタキシャル成長させ
る。半導体層12の厚さは、割れ防止のため少なくとも
30μmとする。エピタキシャル成長させる際の成長温
度は、SiH4 を用いた場合には例えば1070℃と
し、SiCl4 を用いた場合には例えば1140℃とす
る。
【0028】このように水素アニールとエピタキシャル
成長とを行っている間に、多孔質シリコン層42中のシ
リコン原子が移動し再配列される結果、多孔質シリコン
層42中の多孔率が大きかった部分が更に大きく変化
し、引っ張り強度が最も弱い層すなわち分離層42Aが
形成される。但し、この分離層42Aは、多孔質シリコ
ン層42の上に半導体層12を形成している間におい
て、半導体層12が部分的にあるいは全面的にシリコン
基板41から剥がれない程度の引っ張り強度は十分有し
ている。
成長とを行っている間に、多孔質シリコン層42中のシ
リコン原子が移動し再配列される結果、多孔質シリコン
層42中の多孔率が大きかった部分が更に大きく変化
し、引っ張り強度が最も弱い層すなわち分離層42Aが
形成される。但し、この分離層42Aは、多孔質シリコ
ン層42の上に半導体層12を形成している間におい
て、半導体層12が部分的にあるいは全面的にシリコン
基板41から剥がれない程度の引っ張り強度は十分有し
ている。
【0029】半導体層12のエピタキシャル成長を行っ
た後、半導体層12の表面を熱酸化して保護膜12dを
形成してもよい。この保護膜12dは、例えば酸素
(O)との化合物からなり、その厚さは例えば10〜5
0nmとすることができる。保護膜12dを形成するこ
とにより、後続の工程において使用する粘着シートか
ら、不純物が半導体層12に混入することを防止するこ
とができる。また、この保護膜12dは、上述の単結晶
シリコンTFTにおけるゲート絶縁膜13としても利用
できる。但し、保護膜12dは必ずしも形成する必要は
ない。
た後、半導体層12の表面を熱酸化して保護膜12dを
形成してもよい。この保護膜12dは、例えば酸素
(O)との化合物からなり、その厚さは例えば10〜5
0nmとすることができる。保護膜12dを形成するこ
とにより、後続の工程において使用する粘着シートか
ら、不純物が半導体層12に混入することを防止するこ
とができる。また、この保護膜12dは、上述の単結晶
シリコンTFTにおけるゲート絶縁膜13としても利用
できる。但し、保護膜12dは必ずしも形成する必要は
ない。
【0030】半導体層12を形成したのち、図5に示し
たように、半導体層12の表面側に、粘着シート51を
接着させる。この粘着シート51は、基材と、この基材
の表面に形成された粘着層とによって構成されており、
室温からある温度(第1の温度)では粘着性を有する
が、温度が高くなり特定の温度(第2の温度)になると
粘着性がなくなるものである。基材は、例えば、PET
(Polyethylene Terephthalate;ポリエチレンテレフタ
レート)のようなプラスチックからなるフィルム、ステ
ンレス鋼(SUS)のような金属薄膜、または繊維から
なる不織布である。粘着層には、粘着剤と、加熱により
発泡する発泡剤とが含まれている。
たように、半導体層12の表面側に、粘着シート51を
接着させる。この粘着シート51は、基材と、この基材
の表面に形成された粘着層とによって構成されており、
室温からある温度(第1の温度)では粘着性を有する
が、温度が高くなり特定の温度(第2の温度)になると
粘着性がなくなるものである。基材は、例えば、PET
(Polyethylene Terephthalate;ポリエチレンテレフタ
レート)のようなプラスチックからなるフィルム、ステ
ンレス鋼(SUS)のような金属薄膜、または繊維から
なる不織布である。粘着層には、粘着剤と、加熱により
発泡する発泡剤とが含まれている。
【0031】粘着シート51としては、室温からある温
度まで、具体的には約20℃〜約80℃の範囲内の温度
では十分な粘着力を有すると共に、加熱により特定の温
度、例えば約90℃,120℃,150℃あるいは17
0℃に達すると、粘着層中の発泡剤が発泡してその表面
に凹凸が生じ、これにより接着面積が低下して接着力が
実質的に零になることで、引張応力を加えなくとも半導
体層12から剥離できるものが好適である。このような
粘着シートとして、例えば、日東電工株式会社製の「リ
バアルファ」または「リバクリーン」を用いることがで
きる。
度まで、具体的には約20℃〜約80℃の範囲内の温度
では十分な粘着力を有すると共に、加熱により特定の温
度、例えば約90℃,120℃,150℃あるいは17
0℃に達すると、粘着層中の発泡剤が発泡してその表面
に凹凸が生じ、これにより接着面積が低下して接着力が
実質的に零になることで、引張応力を加えなくとも半導
体層12から剥離できるものが好適である。このような
粘着シートとして、例えば、日東電工株式会社製の「リ
バアルファ」または「リバクリーン」を用いることがで
きる。
【0032】なお、本実施の形態においては、この粘着
シート51として、接着力が実質的に零になる温度(す
なわち、上述の「第2の温度」)が比較的低めのものを
使用する。
シート51として、接着力が実質的に零になる温度(す
なわち、上述の「第2の温度」)が比較的低めのものを
使用する。
【0033】粘着シート51の接着の後に、図6
(A),(B)に示したように、半導体層12を、分離
層42Aにおいてシリコン基板41から剥離する。この
剥離の際には、例えば、シリコン基板41と粘着シート
51との間に引張応力を生じさせる方法、シリコン基板
41を低温化する方法、水あるいはエタノールなどの溶
液中にシリコン基板41を浸し、超音波を照射して多孔
質シリコン層42の強度を弱めて剥離する方法、または
ウォータージェットを用いる方法などを用いることがで
きる。
(A),(B)に示したように、半導体層12を、分離
層42Aにおいてシリコン基板41から剥離する。この
剥離の際には、例えば、シリコン基板41と粘着シート
51との間に引張応力を生じさせる方法、シリコン基板
41を低温化する方法、水あるいはエタノールなどの溶
液中にシリコン基板41を浸し、超音波を照射して多孔
質シリコン層42の強度を弱めて剥離する方法、または
ウォータージェットを用いる方法などを用いることがで
きる。
【0034】その後、図7に示したように、半導体層1
2の裏面側に残っている多孔質シリコン層42Bを除去
する。除去方法としては、化学薬品によるエッチングま
たは研磨等がある。本実施の形態においては、例えば、
スピンエッチャーによるフッ硝酸を用いた化学エッチン
グ(スピンエッチング)を行う。使用するフッ硝酸とし
ては、例えば、HF(フッ化水素) :HNO3 (硝酸)
=1:10の薬液を用いることができる。こうして、半
導体層12の裏面側に残っている多孔質シリコン層42
Bが数μm程度のばらつきになるまで平坦化する。
2の裏面側に残っている多孔質シリコン層42Bを除去
する。除去方法としては、化学薬品によるエッチングま
たは研磨等がある。本実施の形態においては、例えば、
スピンエッチャーによるフッ硝酸を用いた化学エッチン
グ(スピンエッチング)を行う。使用するフッ硝酸とし
ては、例えば、HF(フッ化水素) :HNO3 (硝酸)
=1:10の薬液を用いることができる。こうして、半
導体層12の裏面側に残っている多孔質シリコン層42
Bが数μm程度のばらつきになるまで平坦化する。
【0035】なお、図6(B)に示した半導体層12を
剥離した後のシリコン基板41については、表面側に残
存している多孔質シリコン層42Cを通常の研磨方法、
電解研磨あるいはシリコンエッチングにより除去すれ
ば、次回の基板11の作製工程において再利用すること
が可能になる。
剥離した後のシリコン基板41については、表面側に残
存している多孔質シリコン層42Cを通常の研磨方法、
電解研磨あるいはシリコンエッチングにより除去すれ
ば、次回の基板11の作製工程において再利用すること
が可能になる。
【0036】次いで、図8に示したように、半導体層1
2の裏面側を基板11に接合(ボンディング)させる。
ここで、本実施の形態では、半導体層12を基板11に
接合させる前に、予め、半導体層12の表面を親水性化
する処理を行う。これは、一般にシリコン基板と他の基
板とを接合する際、シリコン基板の表面を親水性化する
と接合界面の気泡の大きさが小さくなり、気泡の数も少
なくなる傾向があるからである。なお、疎水性にすると
気泡の大きさが大きくなる傾向がある。具体的には、例
えば、NH4 OH:H2 O2 :H2 O=5:1:1のア
ルカリ溶液を、65℃で、10分間ディップし、更に、
純水で10分間オーバーフローし、その後、スピンドラ
イヤーにより半導体層12を乾燥させる。
2の裏面側を基板11に接合(ボンディング)させる。
ここで、本実施の形態では、半導体層12を基板11に
接合させる前に、予め、半導体層12の表面を親水性化
する処理を行う。これは、一般にシリコン基板と他の基
板とを接合する際、シリコン基板の表面を親水性化する
と接合界面の気泡の大きさが小さくなり、気泡の数も少
なくなる傾向があるからである。なお、疎水性にすると
気泡の大きさが大きくなる傾向がある。具体的には、例
えば、NH4 OH:H2 O2 :H2 O=5:1:1のア
ルカリ溶液を、65℃で、10分間ディップし、更に、
純水で10分間オーバーフローし、その後、スピンドラ
イヤーにより半導体層12を乾燥させる。
【0037】半導体層12の表面を親水性化した後、半
導体層12を基板11に接合させる。一般的には、大気
中で接合を行うが、これでは気泡を完全にとりきること
はできないので、真空雰囲気中で行うほうがよい。本実
施の形態では、真空雰囲気中での接合を簡易に行うた
め、図9ないし図12に示した真空接合装置を用いるよ
うにしている。
導体層12を基板11に接合させる。一般的には、大気
中で接合を行うが、これでは気泡を完全にとりきること
はできないので、真空雰囲気中で行うほうがよい。本実
施の形態では、真空雰囲気中での接合を簡易に行うた
め、図9ないし図12に示した真空接合装置を用いるよ
うにしている。
【0038】この真空接合装置は、固定板62および箱
状の蓋部61とにより構成される真空室(チャンバ)
を、蓋部61の中間部位に設けられたダイヤフラム弁6
1Aにより上側真空室63Aと下側真空室63Bとに2
分割したものである。ダイヤフラム弁61Aは例えばシ
リコーンゴムにより形成されている。上側真空室63A
には排気孔64A、また下側真空室63Bには排気孔6
4Bがそれぞれ設けられており、これら排気孔64A,
64Bを通じて図示しない真空ポンプにより上側真空室
63A,下側真空室63Bが独立して排気されるように
なっている。
状の蓋部61とにより構成される真空室(チャンバ)
を、蓋部61の中間部位に設けられたダイヤフラム弁6
1Aにより上側真空室63Aと下側真空室63Bとに2
分割したものである。ダイヤフラム弁61Aは例えばシ
リコーンゴムにより形成されている。上側真空室63A
には排気孔64A、また下側真空室63Bには排気孔6
4Bがそれぞれ設けられており、これら排気孔64A,
64Bを通じて図示しない真空ポンプにより上側真空室
63A,下側真空室63Bが独立して排気されるように
なっている。
【0039】まず、半導体層12を基板11に接合する
際、真空接合装置の設定温度は室温とする。図9に示し
たように、蓋部61に設けられているダイヤフラム弁6
1Aに、半導体層12を粘着シート51側で、図示しな
い係止機構により固定する。一方、固定板62に基板1
1を設置する。蓋部61を閉じて、ダイヤフラム弁61
Aと固定板62とを重ね合わせ、半導体層12と基板1
1とを対向させる。上側真空室63Aおよび下側真空室
63Bの内部は、初めはともに大気である。
際、真空接合装置の設定温度は室温とする。図9に示し
たように、蓋部61に設けられているダイヤフラム弁6
1Aに、半導体層12を粘着シート51側で、図示しな
い係止機構により固定する。一方、固定板62に基板1
1を設置する。蓋部61を閉じて、ダイヤフラム弁61
Aと固定板62とを重ね合わせ、半導体層12と基板1
1とを対向させる。上側真空室63Aおよび下側真空室
63Bの内部は、初めはともに大気である。
【0040】次に、図示しない真空時間タイマーを使用
して、上側真空室63Aおよび下側真空室63Bの内部
を、図示しない真空ポンプにより排気する。こうして、
図10に示したように、上側真空室63Aおよび下側真
空室63Bの内部をともに真空とする。
して、上側真空室63Aおよび下側真空室63Bの内部
を、図示しない真空ポンプにより排気する。こうして、
図10に示したように、上側真空室63Aおよび下側真
空室63Bの内部をともに真空とする。
【0041】続いて、図示しないプレス時間タイマーを
使用して、上側真空室63Aの内部を大気に戻し、下側
真空室63Bの内部のみ真空とすると、図11に示した
ように、ダイヤフラム弁61Aが固定板62に向かって
凹むように下降し、粘着シート51,半導体層12およ
び基板11を押圧する。これにより、半導体層12が基
板11に圧接され、両者は図8に示したように接合され
る。
使用して、上側真空室63Aの内部を大気に戻し、下側
真空室63Bの内部のみ真空とすると、図11に示した
ように、ダイヤフラム弁61Aが固定板62に向かって
凹むように下降し、粘着シート51,半導体層12およ
び基板11を押圧する。これにより、半導体層12が基
板11に圧接され、両者は図8に示したように接合され
る。
【0042】接合終了後、図12に示したように、上側
真空室63Aおよび下側真空室63Bの内部をともに大
気に戻すと、ダイヤフラム弁61Aが元の位置に復帰す
る。このように、本実施の形態では、真空接合装置を用
いて、半導体層12を基板11に真空雰囲気中で直接接
合するようにしたので、真空雰囲気中での接合を簡単に
行うことができる。
真空室63Aおよび下側真空室63Bの内部をともに大
気に戻すと、ダイヤフラム弁61Aが元の位置に復帰す
る。このように、本実施の形態では、真空接合装置を用
いて、半導体層12を基板11に真空雰囲気中で直接接
合するようにしたので、真空雰囲気中での接合を簡単に
行うことができる。
【0043】なお、例えば特開平8−213645号公
報,特開平10−135500号公報では、単結晶シリ
コン基板上に成長させた半導体層に薄膜単結晶シリコン
太陽電池素子を作製し、この太陽電池素子を多孔質シリ
コン層を分離層として単結晶シリコン基板から剥離し、
薄いプラスチックフィルムのような可撓性を有する支持
基板上に転写するようにした方法を開示している。しか
しながら、この方法においては、接着剤を用いてプラス
チックフィルムを太陽電池素子に接着するので、ディス
プレイの駆動回路の製造には適用することが困難であ
り、素子の薄膜化にも限界がある。これに対して、本実
施の形態によれば、真空接合装置を用いるようにしたの
で、接着剤を用いることなく容易に半導体層12を基板
11に直接接合させることができる。
報,特開平10−135500号公報では、単結晶シリ
コン基板上に成長させた半導体層に薄膜単結晶シリコン
太陽電池素子を作製し、この太陽電池素子を多孔質シリ
コン層を分離層として単結晶シリコン基板から剥離し、
薄いプラスチックフィルムのような可撓性を有する支持
基板上に転写するようにした方法を開示している。しか
しながら、この方法においては、接着剤を用いてプラス
チックフィルムを太陽電池素子に接着するので、ディス
プレイの駆動回路の製造には適用することが困難であ
り、素子の薄膜化にも限界がある。これに対して、本実
施の形態によれば、真空接合装置を用いるようにしたの
で、接着剤を用いることなく容易に半導体層12を基板
11に直接接合させることができる。
【0044】このように半導体層12を基板11に接合
した後、図13に示したように、半導体層12から粘着
シート51を剥離する。本実施の形態では、粘着シート
51の剥離に、前述の真空接合装置を用いるようにして
いる。
した後、図13に示したように、半導体層12から粘着
シート51を剥離する。本実施の形態では、粘着シート
51の剥離に、前述の真空接合装置を用いるようにして
いる。
【0045】具体的には、真空接合装置の設定温度を、
粘着シート51の接着力が実質的に零になる温度(第2
の温度)に設定する。そして、粘着シート51が接着さ
れている半導体層12および半導体層12が接合された
基板11を前述の下側真空室63B内に設置し、押圧処
理を行う。その後、基板11および半導体層12ならび
に粘着シート51を真空接合装置内から取り出し、接着
力が実質的に零になった粘着シート51を半導体層12
から容易に剥離することができる。このように、本実施
の形態においては、粘着シート51を剥離する際に、真
空接合装置を用いることにより、粘着シート51を容易
かつ均一に所望の温度に加熱して、粘着シート51の全
面にわたって均一にその接着力を実質的に零とすること
ができ、剥離を簡単に行うことができる。
粘着シート51の接着力が実質的に零になる温度(第2
の温度)に設定する。そして、粘着シート51が接着さ
れている半導体層12および半導体層12が接合された
基板11を前述の下側真空室63B内に設置し、押圧処
理を行う。その後、基板11および半導体層12ならび
に粘着シート51を真空接合装置内から取り出し、接着
力が実質的に零になった粘着シート51を半導体層12
から容易に剥離することができる。このように、本実施
の形態においては、粘着シート51を剥離する際に、真
空接合装置を用いることにより、粘着シート51を容易
かつ均一に所望の温度に加熱して、粘着シート51の全
面にわたって均一にその接着力を実質的に零とすること
ができ、剥離を簡単に行うことができる。
【0046】以上の工程により、図13に示したよう
に、一方の表面に単結晶半導体薄膜である半導体層12
が直接に接合された構成を有する基板11が完成する。
に、一方の表面に単結晶半導体薄膜である半導体層12
が直接に接合された構成を有する基板11が完成する。
【0047】ここで、半導体層12と基板11との接合
強度を更に大きくするため、更に、高温熱アニールを行
ってもよい。この高温アニールを行うことにより、親水
性化された半導体層12の表面と基板11との接合界面
は、脱水結合反応により、一層強固に接合される。ただ
し、この高温熱アニール工程は必ずしも行う必要はな
く、省略することも可能である。また、この基板11が
プラスチックなどの耐熱性の弱い材料からなる場合に
は、高温アニール工程を行うことはできないのは勿論で
ある。
強度を更に大きくするため、更に、高温熱アニールを行
ってもよい。この高温アニールを行うことにより、親水
性化された半導体層12の表面と基板11との接合界面
は、脱水結合反応により、一層強固に接合される。ただ
し、この高温熱アニール工程は必ずしも行う必要はな
く、省略することも可能である。また、この基板11が
プラスチックなどの耐熱性の弱い材料からなる場合に
は、高温アニール工程を行うことはできないのは勿論で
ある。
【0048】高温熱アニールの温度は基板11の耐熱性
により制限されるが、200℃〜1200℃の範囲の温
度で行うことができる。例えば、基板11がガラスまた
は石英で構成されている場合であれば、800℃,1時
間の加熱により行うことができる。
により制限されるが、200℃〜1200℃の範囲の温
度で行うことができる。例えば、基板11がガラスまた
は石英で構成されている場合であれば、800℃,1時
間の加熱により行うことができる。
【0049】以上の工程により完成した基板11を用い
て、公知の方法により図1に示した単結晶シリコンTF
Tを作製することができる。
て、公知の方法により図1に示した単結晶シリコンTF
Tを作製することができる。
【0050】以上説明したように、本実施の形態によれ
ば、半導体層12に粘着シート51を接着してシリコン
基板41から分離し、真空接合装置を用いて半導体層1
2を基板11に真空雰囲気中で直接接合するようにした
ので、真空雰囲気中での接合を簡単に行うことができ
る。また、半導体層12を基板11に接着剤などを用い
ることなく強固に接合することができ、一方の表面に単
結晶半導体薄膜である半導体層12が直接接合された構
成を有する基板11を容易に得ることができる。この接
合は真空接合装置を用いて室温で行うことができるの
で、従来のSOI基板の製造方法に伴う高温加熱工程が
不要となり、基板11の材質の選択の幅が広くなる。こ
れにより、例えば、通常のガラスやプラスチックフィル
ムなどを基板11として使用することが可能となり、小
型の半導体基板、極めて薄い半導体基板または柔軟性を
有する基板などを容易に得ることができる。
ば、半導体層12に粘着シート51を接着してシリコン
基板41から分離し、真空接合装置を用いて半導体層1
2を基板11に真空雰囲気中で直接接合するようにした
ので、真空雰囲気中での接合を簡単に行うことができ
る。また、半導体層12を基板11に接着剤などを用い
ることなく強固に接合することができ、一方の表面に単
結晶半導体薄膜である半導体層12が直接接合された構
成を有する基板11を容易に得ることができる。この接
合は真空接合装置を用いて室温で行うことができるの
で、従来のSOI基板の製造方法に伴う高温加熱工程が
不要となり、基板11の材質の選択の幅が広くなる。こ
れにより、例えば、通常のガラスやプラスチックフィル
ムなどを基板11として使用することが可能となり、小
型の半導体基板、極めて薄い半導体基板または柔軟性を
有する基板などを容易に得ることができる。
【0051】半導体層12をシリコン基板41から分離
するための粘着シート51は、接合後には剥離されてし
まうので、粘着シート51の厚みは完成後の基板11に
は影響せず、半導体層12が接合された基板11は著し
く小型化・薄膜化される。したがって、この基板11を
用いて作製される単結晶シリコンTFTは、多結晶シリ
コンTFTに比べて低電圧化されるとともに、顕著に小
型化・薄膜化される。
するための粘着シート51は、接合後には剥離されてし
まうので、粘着シート51の厚みは完成後の基板11に
は影響せず、半導体層12が接合された基板11は著し
く小型化・薄膜化される。したがって、この基板11を
用いて作製される単結晶シリコンTFTは、多結晶シリ
コンTFTに比べて低電圧化されるとともに、顕著に小
型化・薄膜化される。
【0052】加えて、本実施の形態によれば、粘着シー
ト51を剥離する際にも、真空接合装置を用いるように
したので、粘着シート51を容易かつ均一に所望の第2
の温度に加熱して、粘着シート51の全面にわたって均
一に接着力を実質的に零とすることができ、剥離を簡単
に行うことができる。
ト51を剥離する際にも、真空接合装置を用いるように
したので、粘着シート51を容易かつ均一に所望の第2
の温度に加熱して、粘着シート51の全面にわたって均
一に接着力を実質的に零とすることができ、剥離を簡単
に行うことができる。
【0053】この基板11の半導体層12を用いて作製
された単結晶シリコンTFTを平面状に集積形成して、
例えばアクティブマトリクス型LCDのTFT基板を構
成することができ、これにより、多結晶シリコンTFT
を用いる場合に比して更なる低電圧化が可能となる。ま
た、この単結晶シリコンTFTを用いてアクティブマト
リクス型の有機ELディスプレイを構成すれば、解像度
を一層向上させるとともに低電圧化も期待できる。
された単結晶シリコンTFTを平面状に集積形成して、
例えばアクティブマトリクス型LCDのTFT基板を構
成することができ、これにより、多結晶シリコンTFT
を用いる場合に比して更なる低電圧化が可能となる。ま
た、この単結晶シリコンTFTを用いてアクティブマト
リクス型の有機ELディスプレイを構成すれば、解像度
を一層向上させるとともに低電圧化も期待できる。
【0054】また、半導体層12を分離した後のシリコ
ン基板41は、表面側に残存している多孔質シリコン層
42Cを通常の研磨方法、電解研磨あるいはシリコンエ
ッチングにより除去すれば、次回の基板11の作製工程
において再利用することが可能になる。このように、裏
面の研磨を行うことなく再利用できるので、シリコン基
板41の再利用の効率が良くなる。
ン基板41は、表面側に残存している多孔質シリコン層
42Cを通常の研磨方法、電解研磨あるいはシリコンエ
ッチングにより除去すれば、次回の基板11の作製工程
において再利用することが可能になる。このように、裏
面の研磨を行うことなく再利用できるので、シリコン基
板41の再利用の効率が良くなる。
【0055】(第2の実施の形態)次に、本発明の第2
の実施の形態に係る単結晶シリコンTFTについて説明
する。本実施の形態に係る単結晶シリコンTFTは、図
1に示した第1の実施の形態に係る単結晶シリコンTF
Tと製造方法のみにおいて異なり、その他は、第1の実
施の形態と同一の構成、作用および効果を有している。
よって、同一の構成要素には同一の符号を付し、ここで
はその詳細な説明を省略する。
の実施の形態に係る単結晶シリコンTFTについて説明
する。本実施の形態に係る単結晶シリコンTFTは、図
1に示した第1の実施の形態に係る単結晶シリコンTF
Tと製造方法のみにおいて異なり、その他は、第1の実
施の形態と同一の構成、作用および効果を有している。
よって、同一の構成要素には同一の符号を付し、ここで
はその詳細な説明を省略する。
【0056】本実施の形態に係る単結晶シリコンTFT
ないし半導体基板の製造方法は、以下の点で第1の実施
の形態と異なっている。すなわち、第1の実施の形態に
おいては、半導体層12をシリコン基板41から分離し
た後、半導体層12の裏面側に残存している多孔質シリ
コン層42Bを化学エッチングにより除去してから、半
導体層12の裏面側(多孔質シリコン層42Bが除去さ
れた側)を基板11に接合する。これに対して、本実施
の形態においては、半導体層12をシリコン基板41か
ら分離した後、半導体層12の表面側(多孔質シリコン
層42Bとは反対側)を基板11に接合してから、多孔
質シリコン層42Bを除去するようにしている。このた
め、本実施の形態では、粘着力が零になる温度が異なる
二枚の粘着シートを利用する。
ないし半導体基板の製造方法は、以下の点で第1の実施
の形態と異なっている。すなわち、第1の実施の形態に
おいては、半導体層12をシリコン基板41から分離し
た後、半導体層12の裏面側に残存している多孔質シリ
コン層42Bを化学エッチングにより除去してから、半
導体層12の裏面側(多孔質シリコン層42Bが除去さ
れた側)を基板11に接合する。これに対して、本実施
の形態においては、半導体層12をシリコン基板41か
ら分離した後、半導体層12の表面側(多孔質シリコン
層42Bとは反対側)を基板11に接合してから、多孔
質シリコン層42Bを除去するようにしている。このた
め、本実施の形態では、粘着力が零になる温度が異なる
二枚の粘着シートを利用する。
【0057】以下、図14ないし図18を参照して、本
実施の形態に係る単結晶シリコンTFTないし半導体基
板の製造方法について説明する。
実施の形態に係る単結晶シリコンTFTないし半導体基
板の製造方法について説明する。
【0058】まず、シリコン基板41上に半導体層12
を形成し、粘着シート51を用いてシリコン基板41か
ら分離するまでの工程は、第1の実施の形態において図
2ないし図6を参照して説明したのと同様であるので、
その詳細な説明は省略する。
を形成し、粘着シート51を用いてシリコン基板41か
ら分離するまでの工程は、第1の実施の形態において図
2ないし図6を参照して説明したのと同様であるので、
その詳細な説明は省略する。
【0059】続いて、図14(A),(B)に示したよ
うに、半導体層12の表面側から粘着シート51を剥離
させるとともに、半導体層12の裏面側に多孔質シリコ
ン層42Bを残存させたままで、高温剥離性粘着シート
52を接着する。この高温剥離性粘着シート52は、粘
着シート51の接着力が実質的に零となる温度(すなわ
ち上述の「第2の温度」)よりも高い特定の温度(以
下、「第3の温度」という)で接着力が実質的に零とな
ることを除いては、粘着シート51と同様の構成を有し
ているので、これ以上の詳しい説明は省略する。
うに、半導体層12の表面側から粘着シート51を剥離
させるとともに、半導体層12の裏面側に多孔質シリコ
ン層42Bを残存させたままで、高温剥離性粘着シート
52を接着する。この高温剥離性粘着シート52は、粘
着シート51の接着力が実質的に零となる温度(すなわ
ち上述の「第2の温度」)よりも高い特定の温度(以
下、「第3の温度」という)で接着力が実質的に零とな
ることを除いては、粘着シート51と同様の構成を有し
ているので、これ以上の詳しい説明は省略する。
【0060】粘着シート51の剥離と高温剥離性粘着シ
ート52の接着とを同一の工程で行うため、本実施の形
態では、前述の真空接合装置を用いる。このとき、真空
接合装置の設定温度は、粘着シート51の接着力が実質
的に零になる温度(第2の温度)とする。これにより、
粘着シート51の接着力は実質的に零となるが、高温剥
離性粘着シート52の接着力は変化しない。
ート52の接着とを同一の工程で行うため、本実施の形
態では、前述の真空接合装置を用いる。このとき、真空
接合装置の設定温度は、粘着シート51の接着力が実質
的に零になる温度(第2の温度)とする。これにより、
粘着シート51の接着力は実質的に零となるが、高温剥
離性粘着シート52の接着力は変化しない。
【0061】次いで、図15に示したように、半導体層
12の表面側(多孔質シリコン層42Bとは反対側)
を、基板11に接合(ボンディング)させる。半導体層
12を基板11に接合する際は、第1の実施の形態にお
いて図9ないし図12を参照して説明したのと同様に、
真空接合装置を用いて、真空雰囲気中で行う。また、接
合の際の真空接合装置の設定温度は室温とする。
12の表面側(多孔質シリコン層42Bとは反対側)
を、基板11に接合(ボンディング)させる。半導体層
12を基板11に接合する際は、第1の実施の形態にお
いて図9ないし図12を参照して説明したのと同様に、
真空接合装置を用いて、真空雰囲気中で行う。また、接
合の際の真空接合装置の設定温度は室温とする。
【0062】その後、図16に示したように、半導体層
12から高温剥離性粘着シート52を剥離する。本実施
の形態では、高温剥離性粘着シート52の剥離にも前述
の真空接合装置を用いる。このとき、真空接合装置の設
定温度は、高温剥離性粘着シート52の接着力が実質的
に零になる温度(第3の温度)に設定する。
12から高温剥離性粘着シート52を剥離する。本実施
の形態では、高温剥離性粘着シート52の剥離にも前述
の真空接合装置を用いる。このとき、真空接合装置の設
定温度は、高温剥離性粘着シート52の接着力が実質的
に零になる温度(第3の温度)に設定する。
【0063】そして、第1の実施の形態の図7を参照し
て説明したのと同様にして、半導体層12の表面に残存
している多孔質シリコン層42Bを除去し、数μm程度
のばらつきになるまで平坦化する。以上の工程により、
図17,図18に示したように、一方の表面に単結晶半
導体薄膜である半導体層12が直接に接合された構成を
有する基板11が完成する。
て説明したのと同様にして、半導体層12の表面に残存
している多孔質シリコン層42Bを除去し、数μm程度
のばらつきになるまで平坦化する。以上の工程により、
図17,図18に示したように、一方の表面に単結晶半
導体薄膜である半導体層12が直接に接合された構成を
有する基板11が完成する。
【0064】一般に、シリコン基板の表面平坦性を向上
するために水素アニールを行う。本実施の形態において
も、半導体層12の平坦性を向上させるため、ここで、
更に、水素アニールを行ってもよい。この水素アニール
工程として、例えば、900℃の水素雰囲気中で1時間
熱処理を行うことができる。これにより半導体層12の
平坦性が顕著に向上する。
するために水素アニールを行う。本実施の形態において
も、半導体層12の平坦性を向上させるため、ここで、
更に、水素アニールを行ってもよい。この水素アニール
工程として、例えば、900℃の水素雰囲気中で1時間
熱処理を行うことができる。これにより半導体層12の
平坦性が顕著に向上する。
【0065】以上の工程により完成した基板11を用い
て、第1の実施の形態において説明したのと同様に、一
般に行われている単結晶シリコンTFTの製造方法によ
り、図1に示した単結晶シリコンTFTを作製すること
ができる。
て、第1の実施の形態において説明したのと同様に、一
般に行われている単結晶シリコンTFTの製造方法によ
り、図1に示した単結晶シリコンTFTを作製すること
ができる。
【0066】以上説明したように、本実施の形態によれ
ば、粘着力が零になる温度が異なる粘着シート51およ
び高温剥離性粘着シート52を用いるようにしたので、
半導体層12の表面側(多孔質シリコン層42Bとは反
対側)を基板11に接合させることができる。さらに、
本実施の形態によっても、第1の実施の形態と同様の顕
著な効果をすべて得ることができる。
ば、粘着力が零になる温度が異なる粘着シート51およ
び高温剥離性粘着シート52を用いるようにしたので、
半導体層12の表面側(多孔質シリコン層42Bとは反
対側)を基板11に接合させることができる。さらに、
本実施の形態によっても、第1の実施の形態と同様の顕
著な効果をすべて得ることができる。
【0067】(第3の実施の形態)以下、本発明の第3
の実施の形態に係る単結晶シリコンTFTについて説明
する。本実施の形態に係る単結晶シリコンTFTは、図
1に示した第1の実施の形態に係る単結晶シリコンTF
Tと製造方法のみにおいて異なり、その他は、第1の実
施の形態と同一の構成、作用および効果を有している。
よって、同一の構成要素には同一の符号を付し、ここで
はその詳細な説明を省略する。
の実施の形態に係る単結晶シリコンTFTについて説明
する。本実施の形態に係る単結晶シリコンTFTは、図
1に示した第1の実施の形態に係る単結晶シリコンTF
Tと製造方法のみにおいて異なり、その他は、第1の実
施の形態と同一の構成、作用および効果を有している。
よって、同一の構成要素には同一の符号を付し、ここで
はその詳細な説明を省略する。
【0068】また、本実施の形態に係る単結晶シリコン
TFTないし半導体基板の製造方法は、多孔質シリコン
層42Bの除去方法においてのみ、第1または第2の実
施の形態と異なっている。すなわち、第1または第2の
実施の形態においては、半導体層12の裏面側に残存し
ている多孔質シリコン層42Bを除去するため、スピン
エッチャーによるフッ硝酸を用いた化学エッチング(ス
ピンエッチング)を行った。これに対して、本実施の形
態においては、多孔質シリコン層を予め低温酸化してお
き、スピンエッチャーを用いずに化学エッチングのみに
より除去するようにしている。
TFTないし半導体基板の製造方法は、多孔質シリコン
層42Bの除去方法においてのみ、第1または第2の実
施の形態と異なっている。すなわち、第1または第2の
実施の形態においては、半導体層12の裏面側に残存し
ている多孔質シリコン層42Bを除去するため、スピン
エッチャーによるフッ硝酸を用いた化学エッチング(ス
ピンエッチング)を行った。これに対して、本実施の形
態においては、多孔質シリコン層を予め低温酸化してお
き、スピンエッチャーを用いずに化学エッチングのみに
より除去するようにしている。
【0069】本実施の形態は、第1または第2の実施の
形態による製造方法のいずれに基づいて行ってもよい。
以下、まず、第1の実施の形態による製造方法に基づい
て説明する。
形態による製造方法のいずれに基づいて行ってもよい。
以下、まず、第1の実施の形態による製造方法に基づい
て説明する。
【0070】初めに、第1の実施の形態で図2および図
3に示した工程によりシリコン基板41上に多孔質シリ
コン層42を形成した後、低温酸化を行ってシリコン基
板41の表面のみを酸化する。これにより、図19に示
したように、多孔質シリコン層42が酸化され、二酸化
ケイ素からなる多孔質酸化層43が形成される。続い
て、図20に示したように、半導体層12を成膜し、図
21に示したように、半導体層12の表面側に粘着シー
ト51を接着する。そして、図22(A),(B)に示
したように、半導体層12をシリコン基板41から分離
する。その後、過酸化水素水とフッ酸との混合液による
化学エッチングを行い、半導体層12の裏面に残存して
いる多孔質酸化層43Bを除去する。過酸化水素水とフ
ッ酸との混合液を用いることにより、シリコンからなる
半導体層12をエッチングせず、多孔質酸化層43Bの
みを選択的にエッチングすることができる。過酸化水素
水とフッ酸との混合比は、フッ酸:過酸化水素水=1:
5とすることができる。こうして、図7に示すように、
多孔質酸化層43Bが数μm程度のばらつきになるまで
平坦化する。これに続いて、図8ないし図13に示した
第1の実施の形態による製造方法に従って図1に示した
単結晶シリコンTFTを作製することができる。
3に示した工程によりシリコン基板41上に多孔質シリ
コン層42を形成した後、低温酸化を行ってシリコン基
板41の表面のみを酸化する。これにより、図19に示
したように、多孔質シリコン層42が酸化され、二酸化
ケイ素からなる多孔質酸化層43が形成される。続い
て、図20に示したように、半導体層12を成膜し、図
21に示したように、半導体層12の表面側に粘着シー
ト51を接着する。そして、図22(A),(B)に示
したように、半導体層12をシリコン基板41から分離
する。その後、過酸化水素水とフッ酸との混合液による
化学エッチングを行い、半導体層12の裏面に残存して
いる多孔質酸化層43Bを除去する。過酸化水素水とフ
ッ酸との混合液を用いることにより、シリコンからなる
半導体層12をエッチングせず、多孔質酸化層43Bの
みを選択的にエッチングすることができる。過酸化水素
水とフッ酸との混合比は、フッ酸:過酸化水素水=1:
5とすることができる。こうして、図7に示すように、
多孔質酸化層43Bが数μm程度のばらつきになるまで
平坦化する。これに続いて、図8ないし図13に示した
第1の実施の形態による製造方法に従って図1に示した
単結晶シリコンTFTを作製することができる。
【0071】次に、第2の実施の形態に基づいて説明す
る。初めに、シリコン基板41上に多孔質シリコン層4
2を形成する。ここまでの工程は、第1の実施の形態に
おいて図2および図3に示した工程と同様である。次
に、多孔質シリコン層42を低温酸化して多孔質酸化層
43を形成し、半導体層12を成膜し、粘着シート51
を用いて半導体層12をシリコン基板41から分離す
る。ここまでの工程は、本実施の形態において図19な
いし図22に示した工程と同様である。続いて、図23
に示したように、第2の実施の形態で説明したのと同様
に真空接合装置を用いて、粘着シート51の剥離と高温
剥離性粘着シート52の接着とを行う。そして、図24
に示したように、第2の実施の形態で説明したのと同様
に真空接合装置を用いて、半導体層12の多孔質酸化層
43Bとは反対側を、基板11に接合する。その後、図
25に示したように、第2の実施の形態で説明したのと
同様に真空接合装置を用いて高温剥離性粘着シート52
を剥離する。次に、半導体層12の基板11とは反対側
に残存している多孔質酸化層43Bを、上述の本実施の
形態の方法により除去する。この後に続く工程は、第2
の実施の形態において図17以降で説明したのと同様で
あるから、その詳細な説明は省略する。
る。初めに、シリコン基板41上に多孔質シリコン層4
2を形成する。ここまでの工程は、第1の実施の形態に
おいて図2および図3に示した工程と同様である。次
に、多孔質シリコン層42を低温酸化して多孔質酸化層
43を形成し、半導体層12を成膜し、粘着シート51
を用いて半導体層12をシリコン基板41から分離す
る。ここまでの工程は、本実施の形態において図19な
いし図22に示した工程と同様である。続いて、図23
に示したように、第2の実施の形態で説明したのと同様
に真空接合装置を用いて、粘着シート51の剥離と高温
剥離性粘着シート52の接着とを行う。そして、図24
に示したように、第2の実施の形態で説明したのと同様
に真空接合装置を用いて、半導体層12の多孔質酸化層
43Bとは反対側を、基板11に接合する。その後、図
25に示したように、第2の実施の形態で説明したのと
同様に真空接合装置を用いて高温剥離性粘着シート52
を剥離する。次に、半導体層12の基板11とは反対側
に残存している多孔質酸化層43Bを、上述の本実施の
形態の方法により除去する。この後に続く工程は、第2
の実施の形態において図17以降で説明したのと同様で
あるから、その詳細な説明は省略する。
【0072】以上説明したように、本実施の形態によれ
ば、多孔質シリコン層42を予め低温酸化して多孔質酸
化層43を形成しておき、半導体層12の裏面側に残存
している多孔質酸化層43Bをスピンエッチャーを用い
ずに化学エッチングのみにより除去するようにしたの
で、スピンエッチャーを用いる場合のように枚葉処理を
行う必要はなく、通常のウエットエッチング工程のよう
にバッチ処理が可能となる。さらに、本実施の形態によ
っても、第1または第2の実施の形態と同様の顕著な効
果をすべて得ることができる。
ば、多孔質シリコン層42を予め低温酸化して多孔質酸
化層43を形成しておき、半導体層12の裏面側に残存
している多孔質酸化層43Bをスピンエッチャーを用い
ずに化学エッチングのみにより除去するようにしたの
で、スピンエッチャーを用いる場合のように枚葉処理を
行う必要はなく、通常のウエットエッチング工程のよう
にバッチ処理が可能となる。さらに、本実施の形態によ
っても、第1または第2の実施の形態と同様の顕著な効
果をすべて得ることができる。
【0073】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態で
は、基板11を用いて単結晶シリコンTFTを作製する
例について説明したが、基板11に接合された半導体層
12に作製される半導体装置は単結晶シリコンTFTに
限られず、MOS(Metal Oxide Semiconductor ),C
CD(Charge Coupled Device )あるいは太陽電池など
他の受光素子,発光素子,集積回路素子を形成すること
ができ、これらの薄膜化を実現することが可能である。
たが、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態で
は、基板11を用いて単結晶シリコンTFTを作製する
例について説明したが、基板11に接合された半導体層
12に作製される半導体装置は単結晶シリコンTFTに
限られず、MOS(Metal Oxide Semiconductor ),C
CD(Charge Coupled Device )あるいは太陽電池など
他の受光素子,発光素子,集積回路素子を形成すること
ができ、これらの薄膜化を実現することが可能である。
【0074】また、上記実施の形態では、図4の工程に
おいて、単結晶シリコンからなる半導体層12を成長さ
せるようにしたが、非晶質シリコンや多結晶シリコンよ
りなる半導体層を成長させてもよい。
おいて、単結晶シリコンからなる半導体層12を成長さ
せるようにしたが、非晶質シリコンや多結晶シリコンよ
りなる半導体層を成長させてもよい。
【0075】また、上記実施の形態では基板11の材質
はガラス,石英,あるいはプラスチックフィルムとした
が、特に制限されるものではない。したがって、例え
ば、基板11として半導体基板、例えば薄いシリコン基
板を用いれば、例えば身分照合などのためのIC(Inte
grated Circuit)カードなどに付着させるためのLSI
をより薄膜化することができ、ICカードの厚さをより
小さくすることが可能となる。従来では、ICカードを
薄くするために、これに搭載するシリコンLSIチップ
をより薄くする方法として、シリコンウェハ上にデバイ
スを形成した後、このウェハを裏面からダイシングによ
り研削し、さらに酸エッチング液を用いてスピンエッチ
ングを行い、研削による損傷を受けた領域を除去する方
法を採用してきた。この従来の方法による厚みの制御
は、歩留りを考慮すると50μm程度が限度である。し
かしながら、本発明の基板11の半導体層12を用いて
LSIを作製すれば、LSIの更なる薄膜化が可能とな
る。
はガラス,石英,あるいはプラスチックフィルムとした
が、特に制限されるものではない。したがって、例え
ば、基板11として半導体基板、例えば薄いシリコン基
板を用いれば、例えば身分照合などのためのIC(Inte
grated Circuit)カードなどに付着させるためのLSI
をより薄膜化することができ、ICカードの厚さをより
小さくすることが可能となる。従来では、ICカードを
薄くするために、これに搭載するシリコンLSIチップ
をより薄くする方法として、シリコンウェハ上にデバイ
スを形成した後、このウェハを裏面からダイシングによ
り研削し、さらに酸エッチング液を用いてスピンエッチ
ングを行い、研削による損傷を受けた領域を除去する方
法を採用してきた。この従来の方法による厚みの制御
は、歩留りを考慮すると50μm程度が限度である。し
かしながら、本発明の基板11の半導体層12を用いて
LSIを作製すれば、LSIの更なる薄膜化が可能とな
る。
【0076】また、例えば、基板11として薄いプラス
チックフィルムを用い、この基板11の半導体層12を
用いてCCDやCMOS(Complementary Metal Oxide
Semiconductor )を作製すれば、このCCDやCMOS
は柔軟性を有するので凹面形状のCCDイメージャやC
MOSイメージャを実現でき、カール・ツァイスのよう
な高級なレンズを使用しなくても高解像度が得られる。
チックフィルムを用い、この基板11の半導体層12を
用いてCCDやCMOS(Complementary Metal Oxide
Semiconductor )を作製すれば、このCCDやCMOS
は柔軟性を有するので凹面形状のCCDイメージャやC
MOSイメージャを実現でき、カール・ツァイスのよう
な高級なレンズを使用しなくても高解像度が得られる。
【0077】また、上記実施の形態では、半導体層12
の材質は上記実施の形態ではp型単結晶シリコン薄膜と
したが、これに限られるものではない。シリコンの他、
例えば、ゲルマニウム(Ge),ガリウム(Ga)とヒ
素(As)との化合物,ガリウムと窒素(N)との化合
物またはガリウムとインジウム(In)との化合物など
とすることも可能である。
の材質は上記実施の形態ではp型単結晶シリコン薄膜と
したが、これに限られるものではない。シリコンの他、
例えば、ゲルマニウム(Ge),ガリウム(Ga)とヒ
素(As)との化合物,ガリウムと窒素(N)との化合
物またはガリウムとインジウム(In)との化合物など
とすることも可能である。
【0078】
【発明の効果】以上説明したように請求項1ないし請求
項12のいずれか1項に記載の半導体基板の製造方法、
または、請求項13ないし請求項19のいずれか1項に
記載の半導体基板によれば、半導体層を基板に真空雰囲
気中で直接接合するようにしたので、接着剤等を用いる
ことなく確実に半導体層を基板に真空雰囲気中で接合さ
せることができる。
項12のいずれか1項に記載の半導体基板の製造方法、
または、請求項13ないし請求項19のいずれか1項に
記載の半導体基板によれば、半導体層を基板に真空雰囲
気中で直接接合するようにしたので、接着剤等を用いる
ことなく確実に半導体層を基板に真空雰囲気中で接合さ
せることができる。
【0079】特に、請求項2記載の半導体基板の製造方
法によれば、真空接合装置のダイヤフラム弁の押圧力に
より半導体層を基板に接合させるようにしたので、簡単
に半導体層を基板に接合させることができる。更に、請
求項3記載の半導体基板の製造方法によれば、半導体層
を基板に室温で接合させるので、従来のような高温加熱
工程は不要となり、基板の材質を自由に選択することが
可能となる。
法によれば、真空接合装置のダイヤフラム弁の押圧力に
より半導体層を基板に接合させるようにしたので、簡単
に半導体層を基板に接合させることができる。更に、請
求項3記載の半導体基板の製造方法によれば、半導体層
を基板に室温で接合させるので、従来のような高温加熱
工程は不要となり、基板の材質を自由に選択することが
可能となる。
【0080】加えて、特に、請求項5記載の半導体基板
の製造方法、または請求項15記載の半導体基板によれ
ば、半導体層として、単結晶半導体薄膜を形成するよう
にしたので、種々の薄膜単結晶半導体装置の製造に好適
に用いることができる。
の製造方法、または請求項15記載の半導体基板によれ
ば、半導体層として、単結晶半導体薄膜を形成するよう
にしたので、種々の薄膜単結晶半導体装置の製造に好適
に用いることができる。
【0081】また、特に、請求項6もしくは7記載の半
導体基板の製造方法、または請求項18もしくは19記
載の半導体基板によれば、半導体層の表面に保護膜を設
けるようにしたので、半導体層への不純物の混入を防止
することができ、半導体層の結晶性が向上する。
導体基板の製造方法、または請求項18もしくは19記
載の半導体基板によれば、半導体層の表面に保護膜を設
けるようにしたので、半導体層への不純物の混入を防止
することができ、半導体層の結晶性が向上する。
【0082】そして、特に、請求項8もしくは9記載の
半導体基板の製造方法によれば、粘着シートを半導体層
の表面側に接着して他の半導体基板から剥離し、剥離さ
れた半導体層の裏面側を基板に接合させた後に粘着シー
トを剥離するようにしたので、粘着シートの厚みは完成
後の半導体基板の厚みに影響せず、半導体基板を薄型
化、小型化することが可能となる。
半導体基板の製造方法によれば、粘着シートを半導体層
の表面側に接着して他の半導体基板から剥離し、剥離さ
れた半導体層の裏面側を基板に接合させた後に粘着シー
トを剥離するようにしたので、粘着シートの厚みは完成
後の半導体基板の厚みに影響せず、半導体基板を薄型
化、小型化することが可能となる。
【0083】一方、請求項10または11記載の半導体
基板の製造方法によれば、粘着力が零になる温度が異な
る粘着シートおよび高温剥離性粘着シートを用いるよう
にしたので、半導体層の表面側を基板11に接合させる
ことができる。
基板の製造方法によれば、粘着力が零になる温度が異な
る粘着シートおよび高温剥離性粘着シートを用いるよう
にしたので、半導体層の表面側を基板11に接合させる
ことができる。
【0084】また、特に、請求項12記載の基板の製造
方法によれば、多孔質半導体層を低温酸化するようにし
たので、低温酸化された多孔質半導体層は、スピンエッ
チャーを用いた枚葉処理でなく、通常の化学エッチング
によりバッチ処理で除去することができる。
方法によれば、多孔質半導体層を低温酸化するようにし
たので、低温酸化された多孔質半導体層は、スピンエッ
チャーを用いた枚葉処理でなく、通常の化学エッチング
によりバッチ処理で除去することができる。
【0085】請求項20記載の半導体装置によれば、本
発明の半導体基板の半導体層を含む装置本体を備えるの
で、結晶性が高いTFT,MOS,CCDなどの薄膜単
結晶半導体装置やLSIなどの集積回路素子を安価に製
造することができるとともに、小型化・薄膜化および低
電圧化が可能となる。したがって、本発明の半導体装置
として単結晶シリコンTFTを形成し、例えばアクティ
ブマトリクス型のLCDの駆動回路に用いれば、更なる
低電圧化が実現できる。また、アクティブマトリクス型
の有機ELディスプレイに用いた場合であれば、高解像
度とともに低電圧化を図ることができる。この他、例え
ばICカード用のLSIを作製すれば、LSIの薄膜化
によりICカードを薄くすることができる。あるいは、
例えばプラスチックフィルムを基板として用いて柔軟性
を有するCCD,CMOSを作製すれば、CCDイメー
ジャやCMOSイメージャは薄膜化され柔軟性を有する
ので凹面形状とすることができ、安価で高解像度のイメ
ージャが得られる。
発明の半導体基板の半導体層を含む装置本体を備えるの
で、結晶性が高いTFT,MOS,CCDなどの薄膜単
結晶半導体装置やLSIなどの集積回路素子を安価に製
造することができるとともに、小型化・薄膜化および低
電圧化が可能となる。したがって、本発明の半導体装置
として単結晶シリコンTFTを形成し、例えばアクティ
ブマトリクス型のLCDの駆動回路に用いれば、更なる
低電圧化が実現できる。また、アクティブマトリクス型
の有機ELディスプレイに用いた場合であれば、高解像
度とともに低電圧化を図ることができる。この他、例え
ばICカード用のLSIを作製すれば、LSIの薄膜化
によりICカードを薄くすることができる。あるいは、
例えばプラスチックフィルムを基板として用いて柔軟性
を有するCCD,CMOSを作製すれば、CCDイメー
ジャやCMOSイメージャは薄膜化され柔軟性を有する
ので凹面形状とすることができ、安価で高解像度のイメ
ージャが得られる。
【図1】本発明の第1の実施の形態に係る基板を用いた
単結晶シリコンTFTの構成の一例を説明するための断
面図である。
単結晶シリコンTFTの構成の一例を説明するための断
面図である。
【図2】図1に示した基板およびそれを用いた単結晶シ
リコンTFTの製造方法の一例を説明するための断面図
である。
リコンTFTの製造方法の一例を説明するための断面図
である。
【図3】図2に続く製造工程を表す断面図である。
【図4】図3に続く製造工程を表す断面図である。
【図5】図4に続く製造工程を表す断面図である。
【図6】図5に続く製造工程を表す断面図である。
【図7】図6に続く製造工程を表す断面図である。
【図8】図7に続く製造工程を表す断面図である。
【図9】図8に続く製造工程を表す断面図である。
【図10】図9に続く製造工程を表す断面図である。
【図11】図10に続く製造工程を表す断面図である。
【図12】図11に続く製造工程を表す断面図である。
【図13】図12に続く製造工程を表す断面図である。
【図14】本発明の第2の実施の形態に係る基板および
それを用いた単結晶シリコンTFTの製造方法の一例を
説明するための断面図である。
それを用いた単結晶シリコンTFTの製造方法の一例を
説明するための断面図である。
【図15】図14に続く製造工程を表す断面図である。
【図16】図15に続く製造工程を表す断面図である。
【図17】図16に続く製造工程を表す断面図である。
【図18】図17に続く製造工程を表す断面図である。
【図19】本発明の第3の実施の形態に係る基板および
それを用いた単結晶シリコンTFTの製造方法の一例を
説明するための断面図である。
それを用いた単結晶シリコンTFTの製造方法の一例を
説明するための断面図である。
【図20】図19に続く製造工程を表す断面図である。
【図21】図20に続く製造工程を表す断面図である。
【図22】図21に続く製造工程を表す断面図である。
【図23】本発明の第3の実施の形態に係る基板および
それを用いた単結晶シリコンTFTの製造方法の他の例
を説明するための断面図である。
それを用いた単結晶シリコンTFTの製造方法の他の例
を説明するための断面図である。
【図24】図23に続く製造工程を表す断面図である。
【図25】図24に続く製造工程を表す断面図である。
11…基板、12…半導体層、12a…チャネル領域、
12b…ソース領域、12c…ドレイン領域、12d…
保護膜、13…ゲート絶縁膜、13a,13b…開孔、
14…ゲート電極、15…絶縁膜、16…ソース電極、
17…ドレイン電極、41…シリコン基板、42…多孔
質シリコン層、42A…分離層、51…粘着シート、5
2…高温剥離性粘着シート
12b…ソース領域、12c…ドレイン領域、12d…
保護膜、13…ゲート絶縁膜、13a,13b…開孔、
14…ゲート電極、15…絶縁膜、16…ソース電極、
17…ドレイン電極、41…シリコン基板、42…多孔
質シリコン層、42A…分離層、51…粘着シート、5
2…高温剥離性粘着シート
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 5F110 AA14 AA16 BB01 BB02 BB10
CC02 DD01 DD02 DD03 DD05
DD30 EE09 FF02 FF23 GG02
GG03 GG04 GG12 GG13 GG15
GG24 GG32 GG34 GG42 HJ01
HL03 HL07 NN02 NN23 QQ17
QQ19
Claims (20)
- 【請求項1】 対向する二つの面を有する基板の少なく
とも一方の面に半導体層を備えてなる半導体基板の製造
方法であって、 前記半導体層を前記基板に真空雰囲気中において直接接
合させることを特徴とする半導体基板の製造方法。 - 【請求項2】 ダイヤフラム弁を間にして2つの真空室
を有する真空接合装置の一方の真空室内に前記半導体層
と前記基板とを対向配置し、一方の真空室を真空状態、
他方の真空室を加圧状態とし、その差圧に基づく前記ダ
イヤフラム弁の押圧力によって前記半導体層を前記基板
に接合させることを特徴とする請求項1記載の半導体基
板の製造方法。 - 【請求項3】 前記半導体層を前記基板に室温で接合さ
せることを特徴とする請求項2記載の半導体基板の製造
方法。 - 【請求項4】 前記基板とは異なる他の半導体基板の一
表面を多孔質化することにより多孔質半導体層を形成す
る工程と、 前記多孔質半導体層上に半導体層を形成する工程と、 前記半導体層を前記多孔質半導体層を利用して前記他の
半導体基板から剥離させる工程とを含み、 前記剥離された半導体層を前記基板に転写することを特
徴とする請求項1記載の半導体基板の製造方法。 - 【請求項5】 前記半導体層として、単結晶半導体薄膜
を形成することを特徴とする請求項4記載の半導体基板
の製造方法。 - 【請求項6】 前記半導体層を形成する工程において、 更に、 前記半導体層の表面に、保護膜を形成する工程を含むこ
とを特徴とする請求項4記載の半導体基板の製造方法。 - 【請求項7】 前記保護膜として、酸素との化合物から
なる膜を形成することを特徴とする請求項6記載の半導
体基板の製造方法。 - 【請求項8】 前記半導体層を前記他の半導体基板から
剥離する工程において、第1の温度範囲内の温度で粘着
性を有するが加熱により第1の温度より高温の第2の温
度で接着力が実質的に零になる粘着シートを前記半導体
層の表面側に接着し、この粘着シートと前記他の半導体
基板との間に引張り応力を生じさせることにより前記半
導体層を前記他の半導体基板から剥離し、 前記半導体層を前記基板に転写する工程は、 前記半導体層の裏面側に残存する多孔質半導体層を除去
する工程と、 前記半導体層の裏面側を前記基板に直接接合させる工程
と、 前記第2の温度に加熱し前記粘着シートの接着力を実質
的に零とすることにより前記半導体層の表面側から前記
粘着シートを剥離する工程とを含むことを特徴とする請
求項6記載の半導体基板の製造方法。 - 【請求項9】 前記第2の温度の加熱工程を真空雰囲気
中で行うことを特徴とする請求項8記載の半導体基板の
製造方法。 - 【請求項10】 前記半導体層を前記他の半導体基板か
ら剥離する工程において、第1の温度範囲内の温度で粘
着性を有するが加熱により第1の温度より高温の第2の
温度で接着力が実質的に零になる粘着シートを前記半導
体層の表面側に接着し、この粘着シートと前記他の半導
体基板との間に引張り応力を生じさせることにより前記
半導体層を前記他の半導体基板から剥離し、 前記半導体層を前記基板に転写する工程は、 前記第2の温度に加熱し前記粘着シートの接着力を実質
的に零とすることにより前記半導体層の表面側から前記
粘着シートを剥離すると同時に、前記第1の温度範囲内
の温度で粘着性を有するが加熱により前記第2の温度よ
り高温の第3の温度で接着力が実質的に零になる高温剥
離性粘着シートを前記半導体層の裏面側に接着する工程
と、 前記半導体層の表面側を前記基板に直接接合させる工程
と、 前記第3の温度に加熱し前記高温剥離性粘着シートの接
着力を実質的に零とすることにより前記半導体層の裏面
側から前記高温剥離性粘着シートを剥離する工程と、 前記半導体層の裏面側に残存する多孔質半導体層を除去
する工程とを含むことを特徴とする請求項6記載の半導
体基板の製造方法。 - 【請求項11】 前記第2の温度の加熱工程および前記
第3の温度の加熱工程を真空雰囲気中で行うことを特徴
とする請求項10記載の半導体基板の製造方法。 - 【請求項12】 前記多孔質半導体層を形成する工程の
後、前記多孔質半導体層を低温酸化することを特徴とす
る請求項6記載の半導体基板の製造方法。 - 【請求項13】 対向する二つの面を有する基板の少な
くとも一方の面に半導体層が直接接合されていることを
特徴とする半導体基板。 - 【請求項14】 前記半導体層は前記基板に真空雰囲気
中において直接接合されていることを特徴とする請求項
13記載の半導体基板。 - 【請求項15】 前記半導体層は、単結晶半導体薄膜で
あることを特徴とする請求項13記載の半導体基板。 - 【請求項16】 前記半導体層は、シリコン(Si),
ゲルマニウム(Ge),ガリウム(Ga)とヒ素(A
s)との化合物,ガリウムと窒素(N)との化合物,ガ
リウムとインジウム(In)との化合物のいずれかから
構成されていることを特徴とする請求項13記載の半導
体基板。 - 【請求項17】 前記基板は、半導体,ガラス,石英ま
たはプラスチックから構成されていることを特徴とする
請求項13記載の半導体基板。 - 【請求項18】 更に、 前記半導体層の表面に、保護膜を有することを特徴とす
る請求項13記載の半導体基板。 - 【請求項19】 前記保護膜は、酸素との化合物からな
ることを特徴とする請求項18記載の半導体基板。 - 【請求項20】 対向する二つの面を有する基板の少な
くとも一方の面に半導体層が直接接合されてなる半導体
基板と、 この半導体基板の前記半導体層を含む装置本体とを備え
たことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047529A JP2003249631A (ja) | 2002-02-25 | 2002-02-25 | 半導体基板の製造方法および半導体基板ならびに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047529A JP2003249631A (ja) | 2002-02-25 | 2002-02-25 | 半導体基板の製造方法および半導体基板ならびに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003249631A true JP2003249631A (ja) | 2003-09-05 |
Family
ID=28660564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002047529A Pending JP2003249631A (ja) | 2002-02-25 | 2002-02-25 | 半導体基板の製造方法および半導体基板ならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003249631A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
KR101168282B1 (ko) * | 2004-11-11 | 2012-07-30 | 삼성전자주식회사 | 단결정 실리콘 필름 제조방법 및 이를 이용한 tft의제조방법 |
JP2013070066A (ja) * | 2006-06-29 | 2013-04-18 | Nikon Corp | ウェハ接合装置 |
JP2013110323A (ja) * | 2011-11-22 | 2013-06-06 | Tokuyama Corp | シリコン単結晶膜およびその製造方法 |
JP2013239714A (ja) * | 2003-10-28 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2018047704A1 (ja) * | 2016-09-07 | 2018-03-15 | 株式会社Mirai | 電子装置の製造装置及びその制御方法、並びに電子装置及びその製造方法 |
JP6431631B1 (ja) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
TWI670755B (zh) * | 2018-02-28 | 2019-09-01 | 日商菲爾尼克斯股份有限公司 | 半導體元件的製造方法 |
JP2022058429A (ja) * | 2007-05-18 | 2022-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US11652000B2 (en) | 2020-08-19 | 2023-05-16 | Kioxia Corporation | Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate |
-
2002
- 2002-02-25 JP JP2002047529A patent/JP2003249631A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013239714A (ja) * | 2003-10-28 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR101168282B1 (ko) * | 2004-11-11 | 2012-07-30 | 삼성전자주식회사 | 단결정 실리콘 필름 제조방법 및 이를 이용한 tft의제조방법 |
JP2013070066A (ja) * | 2006-06-29 | 2013-04-18 | Nikon Corp | ウェハ接合装置 |
JP2022058429A (ja) * | 2007-05-18 | 2022-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2009158937A (ja) * | 2007-12-03 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Soi基板の製造方法 |
JP2013110323A (ja) * | 2011-11-22 | 2013-06-06 | Tokuyama Corp | シリコン単結晶膜およびその製造方法 |
WO2018047704A1 (ja) * | 2016-09-07 | 2018-03-15 | 株式会社Mirai | 電子装置の製造装置及びその制御方法、並びに電子装置及びその製造方法 |
JP2019149528A (ja) * | 2018-02-28 | 2019-09-05 | 株式会社フィルネックス | 半導体素子の製造方法 |
TWI670755B (zh) * | 2018-02-28 | 2019-09-01 | 日商菲爾尼克斯股份有限公司 | 半導體元件的製造方法 |
WO2019167290A1 (ja) * | 2018-02-28 | 2019-09-06 | 株式会社フィルネックス | 半導体素子の製造方法、及び半導体素子 |
CN111771256A (zh) * | 2018-02-28 | 2020-10-13 | 株式会社菲尔尼克斯 | 半导体元件的制造方法及半导体元件 |
CN111771256B (zh) * | 2018-02-28 | 2021-09-17 | 株式会社菲尔尼克斯 | 半导体元件的制造方法 |
US11152216B2 (en) | 2018-02-28 | 2021-10-19 | Filnex Inc. | Method for manufacturing semiconductor device |
JP6431631B1 (ja) * | 2018-02-28 | 2018-11-28 | 株式会社フィルネックス | 半導体素子の製造方法 |
TWI796504B (zh) * | 2018-02-28 | 2023-03-21 | 日商菲爾尼克斯股份有限公司 | 半導體元件的製造方法與半導體基板 |
US11670514B2 (en) | 2018-02-28 | 2023-06-06 | Filnex Inc. | Method for manufacturing semiconductor device and semiconductor substrate |
US11652000B2 (en) | 2020-08-19 | 2023-05-16 | Kioxia Corporation | Semiconductor device, method of manufacturing semiconductor device, and method of recycling substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6339010B2 (en) | Semiconductor element forming process having a step of separating film structure from substrate | |
TWI510145B (zh) | 電子裝置及其製造方法 | |
KR101088104B1 (ko) | 반도체장치의 제조방법 | |
JP3191061B2 (ja) | 半導体装置及び液晶表示装置 | |
JP5732119B2 (ja) | 半導体装置の作製方法 | |
TW554398B (en) | Method of peeling off and method of manufacturing semiconductor device | |
US7626200B2 (en) | Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display | |
KR100275828B1 (ko) | 석영 기판상의 단결정 실리콘 박막 트랜지스터 형성방법 | |
US20070187719A1 (en) | Method for double-sided processing of thin film transistors | |
US20030087503A1 (en) | Process for production of semiconductor substrate | |
JP2003345267A (ja) | 表示装置及びその製造方法 | |
CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
JP2003249631A (ja) | 半導体基板の製造方法および半導体基板ならびに半導体装置 | |
US8946820B2 (en) | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device | |
CN110098145B (zh) | 单晶硅薄膜及其制作方法 | |
JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
JP2006237634A (ja) | 剥離方法 | |
US8802534B2 (en) | Method for forming SOI substrate and apparatus for forming the same | |
KR100612885B1 (ko) | 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법 | |
JPH05241139A (ja) | 液晶表示装置 | |
JP2002134782A (ja) | 単結晶基体、それを用いた光電変換装置、放射線撮像装置、画像表示装置、太陽電池モジュール及び単結晶基体の製造方法 | |
JPH05218326A (ja) | 半導体装置及び液晶表示装置 | |
JPH05241183A (ja) | 液晶表示体 | |
JP3098815B2 (ja) | 液晶表示装置 | |
KR20090107451A (ko) | 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070531 |