JP2000124251A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2000124251A JP2000124251A JP10304769A JP30476998A JP2000124251A JP 2000124251 A JP2000124251 A JP 2000124251A JP 10304769 A JP10304769 A JP 10304769A JP 30476998 A JP30476998 A JP 30476998A JP 2000124251 A JP2000124251 A JP 2000124251A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bump
- semiconductor device
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 容易に形成できるとともに、リードとの適切
な接合が可能なバンプを有する半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。 【解決手段】 導電線１６を半導体素子１０の複数の電
極１２のいずれかにボンディングする第１工程と、ボン
ディングされた導電線１６を、その一部を電極１２に残
して切断する第２工程と、電極１２に残された導電線１
６の一部を押圧して、平坦な上端面を有するバンプ２４
を形成する第３工程と、バンプ２４の上端面の幅よりも
小さい幅のリード３２を、バンプ２４にボンディングす
る第４工程と、を含む。
な接合が可能なバンプを有する半導体装置及びその製造
方法、回路基板並びに電子機器を提供することにある。 【解決手段】 導電線１６を半導体素子１０の複数の電
極１２のいずれかにボンディングする第１工程と、ボン
ディングされた導電線１６を、その一部を電極１２に残
して切断する第２工程と、電極１２に残された導電線１
６の一部を押圧して、平坦な上端面を有するバンプ２４
を形成する第３工程と、バンプ２４の上端面の幅よりも
小さい幅のリード３２を、バンプ２４にボンディングす
る第４工程と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】ワイヤボンディングの技術を用いて半導
体素子の電極にバンプを形成する方法が知られている。
例えば、特開昭５７−１６３９１９号公報には、キャピ
ラリを使用して電極にワイヤをボンディングし、ワイヤ
を引きちぎることで電極にワイヤの残片を残してこれを
バンプとする方法が記載されている。この方法によれ
ば、メッキを積み重ねるよりも、バンプを早く形成する
ことができる。
体素子の電極にバンプを形成する方法が知られている。
例えば、特開昭５７−１６３９１９号公報には、キャピ
ラリを使用して電極にワイヤをボンディングし、ワイヤ
を引きちぎることで電極にワイヤの残片を残してこれを
バンプとする方法が記載されている。この方法によれ
ば、メッキを積み重ねるよりも、バンプを早く形成する
ことができる。
【０００３】しかしながら、ワイヤを引きちぎって形成
したバンプは、平らな上端面が十分に確保されていない
ので、半導体素子を基板にフェースダウンボンディング
するときには問題がないが、バンプにリードをボンディ
ングするときに接合精度が劣るという問題があった。す
なわち、バンプの上端面が山状になっていたり、平坦な
領域があるとしても小さいな面積であるために、リード
との接合面積が足りず、リードがバンプからずり落ちて
しまうことがあった。
したバンプは、平らな上端面が十分に確保されていない
ので、半導体素子を基板にフェースダウンボンディング
するときには問題がないが、バンプにリードをボンディ
ングするときに接合精度が劣るという問題があった。す
なわち、バンプの上端面が山状になっていたり、平坦な
領域があるとしても小さいな面積であるために、リード
との接合面積が足りず、リードがバンプからずり落ちて
しまうことがあった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、容易に形成できるとともに、リードと
の適切な接合が可能なバンプを有する半導体装置及びそ
の製造方法、回路基板並びに電子機器を提供することに
ある。
り、その目的は、容易に形成できるとともに、リードと
の適切な接合が可能なバンプを有する半導体装置及びそ
の製造方法、回路基板並びに電子機器を提供することに
ある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、導電線を半導体素子の複数の電極
のいずれかにボンディングする第１工程と、前記ボンデ
ィングされた導電線を、その一部を前記電極に残して切
断する第２工程と、前記電極に残された前記導電線の一
部を押圧して、平坦な上端面を有するバンプを形成する
第３工程と、前記バンプの上端面の幅よりも小さい幅の
リードを、ツールを用いて前記バンプにボンディングす
る第４工程と、を含む。
体装置の製造方法は、導電線を半導体素子の複数の電極
のいずれかにボンディングする第１工程と、前記ボンデ
ィングされた導電線を、その一部を前記電極に残して切
断する第２工程と、前記電極に残された前記導電線の一
部を押圧して、平坦な上端面を有するバンプを形成する
第３工程と、前記バンプの上端面の幅よりも小さい幅の
リードを、ツールを用いて前記バンプにボンディングす
る第４工程と、を含む。
【０００６】本発明によれば、導電線を電極にボンディ
ングし、その一部を電極に残して切断し、これを押圧し
て上端面を平坦にするだけでバンプを形成することがで
きる。この工程は、メッキによってバンプを形成する工
程に比べて、短い時間で行える。また、本発明では、押
圧によってバンプの上端面が平坦になっており、しか
も、リードの幅がバンプの上端面の幅よりも小さいの
で、リードの位置が多少ずれても良好な接合が確保され
る。
ングし、その一部を電極に残して切断し、これを押圧し
て上端面を平坦にするだけでバンプを形成することがで
きる。この工程は、メッキによってバンプを形成する工
程に比べて、短い時間で行える。また、本発明では、押
圧によってバンプの上端面が平坦になっており、しか
も、リードの幅がバンプの上端面の幅よりも小さいの
で、リードの位置が多少ずれても良好な接合が確保され
る。
【０００７】（２）この半導体装置の製造方法におい
て、前記第３工程前に、前記第１工程及び第２工程を繰
り返して、複数の電極のそれぞれに前記導電線の一部を
設け、前記第３工程では、複数の電極に残された前記導
電線の一部を、同時に押圧して、複数のバンプを同時に
形成してもよい。
て、前記第３工程前に、前記第１工程及び第２工程を繰
り返して、複数の電極のそれぞれに前記導電線の一部を
設け、前記第３工程では、複数の電極に残された前記導
電線の一部を、同時に押圧して、複数のバンプを同時に
形成してもよい。
【０００８】これによれば、複数のバンプを同時に形成
できるので、その工程を一層短縮することができる。
できるので、その工程を一層短縮することができる。
【０００９】（３）この半導体装置の製造方法におい
て、前記リードは、基板に形成された開口部の内側に突
出して形成され、前記第４工程で、前記バンプは前記開
口部内に配置され、前記開口部内で前記リードを前記バ
ンプにボンディングしてもよい。
て、前記リードは、基板に形成された開口部の内側に突
出して形成され、前記第４工程で、前記バンプは前記開
口部内に配置され、前記開口部内で前記リードを前記バ
ンプにボンディングしてもよい。
【００１０】（４）本発明に係る半導体装置は、複数の
電極を有する半導体素子と、それぞれの電極に設けら
れ、前記電極に接触する下部と、前記下部よりも幅が小
さい上部と、からなるバンプと、前記バンプにボンディ
ングされ、前記バンプの前記上部の上端面よりも幅が小
さいリードと、前記リードが形成された基板と、前記リ
ードに電気的に接続された外部電極と、を含む。
電極を有する半導体素子と、それぞれの電極に設けら
れ、前記電極に接触する下部と、前記下部よりも幅が小
さい上部と、からなるバンプと、前記バンプにボンディ
ングされ、前記バンプの前記上部の上端面よりも幅が小
さいリードと、前記リードが形成された基板と、前記リ
ードに電気的に接続された外部電極と、を含む。
【００１１】本発明によれば、バンプにおける下部より
も幅の小さい上部の上端面にリードがボンディングされ
るが、リードの幅がバンプの上端面よりも小さいので、
リードの位置が多少ずれても良好な接合が確保される。
も幅の小さい上部の上端面にリードがボンディングされ
るが、リードの幅がバンプの上端面よりも小さいので、
リードの位置が多少ずれても良好な接合が確保される。
【００１２】（５）この半導体装置の製造方法におい
て、前記基板には開口部が形成され、前記リードは、前
記基板に形成された前記開口部の内側に突出して形成さ
れ、前記バンプと前記リードとは、前記開口部内でボン
ディングされていてもよい。
て、前記基板には開口部が形成され、前記リードは、前
記基板に形成された前記開口部の内側に突出して形成さ
れ、前記バンプと前記リードとは、前記開口部内でボン
ディングされていてもよい。
【００１３】（６）本発明に係る回路基板には、上記半
導体装置が実装される。
導体装置が実装される。
【００１４】（７）本発明に係る電子機器は、上記回路
基板を有する。
基板を有する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。本実施の形態では、本発明を適
用して、ＢＧＡパッケージが適用された半導体装置が製
造される。
面を参照して説明する。本実施の形態では、本発明を適
用して、ＢＧＡパッケージが適用された半導体装置が製
造される。
【００１６】図１（Ａ）〜図２（Ｂ）は、半導体素子の
電極にバンプを形成する工程を示す図である。まず、図
１（Ａ）に示すように、１つ又は複数の電極１２が形成
された半導体素子（半導体チップ）１０を用意する。各
電極１２は、例えばアルミニウムなどで半導体素子１０
の能動素子の形成面に薄く平らに形成されていることが
多いが、バンプの形状をなしていなければ特に側面又は
縦断面の形状は限定されず、半導体素子１０の面と面一
になっていてもよい。また、電極１２の平面形状も特に
限定されず、円形であっても矩形であってもよい。
電極にバンプを形成する工程を示す図である。まず、図
１（Ａ）に示すように、１つ又は複数の電極１２が形成
された半導体素子（半導体チップ）１０を用意する。各
電極１２は、例えばアルミニウムなどで半導体素子１０
の能動素子の形成面に薄く平らに形成されていることが
多いが、バンプの形状をなしていなければ特に側面又は
縦断面の形状は限定されず、半導体素子１０の面と面一
になっていてもよい。また、電極１２の平面形状も特に
限定されず、円形であっても矩形であってもよい。
【００１７】このような半導体素子１０における電極１
２が形成された面の側に、キャピラリ１４を配置する。
キャピラリ１４には、ワイヤなどの導電線１６が挿通さ
れている。導電線１６は、金、銅又はアルミニウムなど
で構成されることが多いが、導電性の材料であれば特に
限定されない。導電線１６には、キャピラリ１４の外側
にボール１７が形成されている。ボール１７は、導電線
１６の先端に、例えば電気トーチによって高電圧の放電
を行って形成される。
２が形成された面の側に、キャピラリ１４を配置する。
キャピラリ１４には、ワイヤなどの導電線１６が挿通さ
れている。導電線１６は、金、銅又はアルミニウムなど
で構成されることが多いが、導電性の材料であれば特に
限定されない。導電線１６には、キャピラリ１４の外側
にボール１７が形成されている。ボール１７は、導電線
１６の先端に、例えば電気トーチによって高電圧の放電
を行って形成される。
【００１８】そして、キャピラリ１４をいずれか一つの
電極１２の上方に配置して、ボール１７をいずれか一つ
の電極１２の上方に配置する。クランパ１８を開放し
て、キャピラリ１４を下降させて、電極１２にボール１
７を押圧する。ボール１７を一定の圧力で押しつけて電
極１２に圧着を行っている間に超音波や熱等を印加す
る。こうして、図１（Ｂ）に示すように、導電線１６が
電極１２にボンディングされる。
電極１２の上方に配置して、ボール１７をいずれか一つ
の電極１２の上方に配置する。クランパ１８を開放し
て、キャピラリ１４を下降させて、電極１２にボール１
７を押圧する。ボール１７を一定の圧力で押しつけて電
極１２に圧着を行っている間に超音波や熱等を印加す
る。こうして、図１（Ｂ）に示すように、導電線１６が
電極１２にボンディングされる。
【００１９】そして、クランパ１８を閉じて導電線１６
を保持し、図１（Ｃ）に示すように、キャピラリ１４及
びクランパ１８を同時に上昇させる。こうして、導電線
１６は、引きちぎられて、ボール１７を含む部分が電極
１２上に残る。バンプ形成の必要がある電極１２が複数
ある場合には、以上の工程を、複数の電極１２について
繰り返して行う。
を保持し、図１（Ｃ）に示すように、キャピラリ１４及
びクランパ１８を同時に上昇させる。こうして、導電線
１６は、引きちぎられて、ボール１７を含む部分が電極
１２上に残る。バンプ形成の必要がある電極１２が複数
ある場合には、以上の工程を、複数の電極１２について
繰り返して行う。
【００２０】なお、電極１２上に残った導電線１６の一
部（ボール１７を含む）は、圧着されたボール１７上で
凸状になっているが、その上端面の面積が小さくて平ら
になっていないことが多い。
部（ボール１７を含む）は、圧着されたボール１７上で
凸状になっているが、その上端面の面積が小さくて平ら
になっていないことが多い。
【００２１】そこで、図２（Ａ）及び図２（Ｂ）に示す
工程を行う。すなわち、図２（Ａ）に示すように、電極
１２上にボンディングされた導電線１６の一部（ボール
１７を含む）が残された半導体素子１０を台２０の上に
載せて、図２（Ｂ）に示すように、押圧治具２２によっ
て導電線１６の一部（ボール１７を含む）を押しつぶ
す。なお、本実施の形態では、複数の電極１２上に残さ
れた導電線１６の一部を同時に押しつぶすが、一つの電
極１２ごとに導電線１６の一部（ボール１７を含む）を
押しつぶしても良い。
工程を行う。すなわち、図２（Ａ）に示すように、電極
１２上にボンディングされた導電線１６の一部（ボール
１７を含む）が残された半導体素子１０を台２０の上に
載せて、図２（Ｂ）に示すように、押圧治具２２によっ
て導電線１６の一部（ボール１７を含む）を押しつぶ
す。なお、本実施の形態では、複数の電極１２上に残さ
れた導電線１６の一部を同時に押しつぶすが、一つの電
極１２ごとに導電線１６の一部（ボール１７を含む）を
押しつぶしても良い。
【００２２】こうして、図２（Ｂ）に拡大して示すよう
に、各電極１２上にバンプ２４が形成される。バンプ２
４は、上部２６及び下部２８から構成されている。下部
２８は、ボール１７がつぶされて形成された部分であっ
て上部２６よりも広い面積で電極１２に接合されてい
る。上部２６は、切断された導電線１６の一部がつぶさ
れて形成された部分であって、下部２８よりも平面視に
おいて小さくなっている。また、上部２６は、押圧治具
２２によってつぶされたことで上端面が平坦になってい
る。
に、各電極１２上にバンプ２４が形成される。バンプ２
４は、上部２６及び下部２８から構成されている。下部
２８は、ボール１７がつぶされて形成された部分であっ
て上部２６よりも広い面積で電極１２に接合されてい
る。上部２６は、切断された導電線１６の一部がつぶさ
れて形成された部分であって、下部２８よりも平面視に
おいて小さくなっている。また、上部２６は、押圧治具
２２によってつぶされたことで上端面が平坦になってい
る。
【００２３】次に、図３（Ａ）及び図３（Ｂ）に示すよ
うに、リード３２をバンプ２４にボンディングする。す
なわち、図３（Ａ）に示すように、台４０上に半導体素
子１０を載置し、その上方に基板３０に形成されたリー
ド３２を配置し、その上に押圧治具４２を配置する。な
お、台４０及び押圧治具４２は、電極１２上に残った導
電線１６の一部を押しつぶすときに使用した台２０及び
押圧治具２２を使用してもよい。
うに、リード３２をバンプ２４にボンディングする。す
なわち、図３（Ａ）に示すように、台４０上に半導体素
子１０を載置し、その上方に基板３０に形成されたリー
ド３２を配置し、その上に押圧治具４２を配置する。な
お、台４０及び押圧治具４２は、電極１２上に残った導
電線１６の一部を押しつぶすときに使用した台２０及び
押圧治具２２を使用してもよい。
【００２４】基板３０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板３０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。フレキシブル基板と
して、ＴＡＢ技術で使用されるテープを使用してもよ
い。また、無機系の材料から形成された基板３０とし
て、例えばセラミック基板やガラス基板が挙げられる。
有機系及び無機系の材料の複合構造として、例えばガラ
スエポキシ基板が挙げられる。
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板３０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。フレキシブル基板と
して、ＴＡＢ技術で使用されるテープを使用してもよ
い。また、無機系の材料から形成された基板３０とし
て、例えばセラミック基板やガラス基板が挙げられる。
有機系及び無機系の材料の複合構造として、例えばガラ
スエポキシ基板が挙げられる。
【００２５】基板３０には、配線パターン３４が形成さ
れている。配線パターン３４は、基板３０の一方の面に
形成される。また、基板３０には、開口部（デバイスホ
ール）３６が形成されており、開口部３６の内側に１つ
又は複数のリード３２が突出している。リード３２は、
配線パターン３４に電気的に接続されている。
れている。配線パターン３４は、基板３０の一方の面に
形成される。また、基板３０には、開口部（デバイスホ
ール）３６が形成されており、開口部３６の内側に１つ
又は複数のリード３２が突出している。リード３２は、
配線パターン３４に電気的に接続されている。
【００２６】このような基板３０は、図３（Ａ）に示す
ように、リード３２及び配線パターン３４を半導体素子
１０とは反対側に向けて配置される。また、基板３０
は、開口部３６の内側に半導体素子１０のバンプ２４が
位置するように配置される。さらに、基板３０に形成さ
れたそれぞれのリード３２は、いずれかのバンプ２４上
に位置される。
ように、リード３２及び配線パターン３４を半導体素子
１０とは反対側に向けて配置される。また、基板３０
は、開口部３６の内側に半導体素子１０のバンプ２４が
位置するように配置される。さらに、基板３０に形成さ
れたそれぞれのリード３２は、いずれかのバンプ２４上
に位置される。
【００２７】そして、図３（Ｂ）に示すように、押圧治
具４２によって、リード３２をバンプ２４にボンディン
グする。詳しくは、押圧治具４２によってリード３２を
屈曲させてバンプ２４に圧着し、超音波振動や熱等を印
加して両者を接合する。なお、接合されると、振動や熱
によってリード３２及びバンプ２４を構成する材料が溶
融する。ここで、バンプ２４に金が用いられ、銅からな
るリード３２の表面には錫がコーティングされている場
合には、金−錫の共晶ができる。また、本実施の形態で
は、複数のリード３２を同時にボンディングするギャン
グボンディングが行われるが、シングルポイントボンデ
ィングを行っても良い。
具４２によって、リード３２をバンプ２４にボンディン
グする。詳しくは、押圧治具４２によってリード３２を
屈曲させてバンプ２４に圧着し、超音波振動や熱等を印
加して両者を接合する。なお、接合されると、振動や熱
によってリード３２及びバンプ２４を構成する材料が溶
融する。ここで、バンプ２４に金が用いられ、銅からな
るリード３２の表面には錫がコーティングされている場
合には、金−錫の共晶ができる。また、本実施の形態で
は、複数のリード３２を同時にボンディングするギャン
グボンディングが行われるが、シングルポイントボンデ
ィングを行っても良い。
【００２８】なお、リードが開口部の内側に突出しない
構成の基板が使用される場合には、基板を介してリード
がバンプに押圧される。
構成の基板が使用される場合には、基板を介してリード
がバンプに押圧される。
【００２９】本実施の形態では、リード３２が半導体素
子１０とは反対側に位置するので、開口部３６の内側で
リード３２が屈曲している。あるいは、リード３２を半
導体素子１０の側に配置してボンディングを行うときに
は、リード３２は屈曲しなくてもよい。
子１０とは反対側に位置するので、開口部３６の内側で
リード３２が屈曲している。あるいは、リード３２を半
導体素子１０の側に配置してボンディングを行うときに
は、リード３２は屈曲しなくてもよい。
【００３０】リード３２は、図４（Ａ）に示すように、
その先端がバンプ２４から突出する状態でボンディング
される。こうすることで、リード３２とバンプ２４との
位置に誤差があっても、少なくともバンプ２４の上部２
６の上端面をリード３２が横切るので、リード３２とバ
ンプ２４との接合面積を広く確保することができる。
その先端がバンプ２４から突出する状態でボンディング
される。こうすることで、リード３２とバンプ２４との
位置に誤差があっても、少なくともバンプ２４の上部２
６の上端面をリード３２が横切るので、リード３２とバ
ンプ２４との接合面積を広く確保することができる。
【００３１】また、図４（Ｂ）に示すように、リード３
２の幅Ｗ1 と、バンプ２４の上部２６の上端面の幅Ｗ2
とは、 Ｗ1 ＜ Ｗ2 の関係にあり、特に、 Ｗ1 ≦ 0.9Ｗ2 の関係にあることが好ましい。
２の幅Ｗ1 と、バンプ２４の上部２６の上端面の幅Ｗ2
とは、 Ｗ1 ＜ Ｗ2 の関係にあり、特に、 Ｗ1 ≦ 0.9Ｗ2 の関係にあることが好ましい。
【００３２】このように設計することで、リード３２の
バンプ２４に対する位置に誤差があっても、バンプ２４
の上部２６の上端面から、リード３２からずり落ちない
ようになる。
バンプ２４に対する位置に誤差があっても、バンプ２４
の上部２６の上端面から、リード３２からずり落ちない
ようになる。
【００３３】以上の工程によって、半導体素子１０のリ
ード３２をボンディングすることができる。
ード３２をボンディングすることができる。
【００３４】本実施の形態によれば、導電線１６を電極
１２にボンディングし、その一部を電極１２に残して切
断し、これを押圧して上端面を平坦にするだけでバンプ
２４を形成することができる。この工程は、メッキによ
ってバンプを形成する工程に比べて、短い時間で行え
る。また、押圧によってバンプ２４の上端面が平坦にな
っており、しかも、リード３２の幅がバンプ２４の上端
面の幅よりも小さいので、リード２４の位置が多少ずれ
ても良好な接合が確保される。
１２にボンディングし、その一部を電極１２に残して切
断し、これを押圧して上端面を平坦にするだけでバンプ
２４を形成することができる。この工程は、メッキによ
ってバンプを形成する工程に比べて、短い時間で行え
る。また、押圧によってバンプ２４の上端面が平坦にな
っており、しかも、リード３２の幅がバンプ２４の上端
面の幅よりも小さいので、リード２４の位置が多少ずれ
ても良好な接合が確保される。
【００３５】次に、従来から行われている工程によっ
て、図５に示す半導体装置が得られる。図５に示す半導
体装置は、ＢＧＡパッケージを適用したものである。す
なわち、同図に示す半導体装置は、基板３０と、基板３
０に形成された配線パターン３４と、配線パターン３４
に設けられた複数の外部電極５０と、半導体素子１０
と、を有し、外部電極５０によって面実装が可能になっ
ている。
て、図５に示す半導体装置が得られる。図５に示す半導
体装置は、ＢＧＡパッケージを適用したものである。す
なわち、同図に示す半導体装置は、基板３０と、基板３
０に形成された配線パターン３４と、配線パターン３４
に設けられた複数の外部電極５０と、半導体素子１０
と、を有し、外部電極５０によって面実装が可能になっ
ている。
【００３６】外部電極５０は、例えばハンダボールであ
り、配線パターン３４に電気的に接続されたリード３２
を介して、半導体素子１０の電極１２に電気的に接続さ
れている。なお、外部電極５０は、ハンダ以外に例えば
銅等で形成してもよい。また、基板３０における配線パ
ターン３４の形成面には、外部電極５０を避けてソルダ
レジスト５２が塗布されている。ソルダレジスト５２
は、特に配線パターン３４の表面を覆って保護するよう
になっている。
り、配線パターン３４に電気的に接続されたリード３２
を介して、半導体素子１０の電極１２に電気的に接続さ
れている。なお、外部電極５０は、ハンダ以外に例えば
銅等で形成してもよい。また、基板３０における配線パ
ターン３４の形成面には、外部電極５０を避けてソルダ
レジスト５２が塗布されている。ソルダレジスト５２
は、特に配線パターン３４の表面を覆って保護するよう
になっている。
【００３７】基板３０としてフレキシブル基板が使用さ
れる場合には、外部電極５０とは反対側に、プレート状
のスティフナ５４が設けられる。スティフナ２８は、銅
やステンレス鋼や銅系合金等で形成されて平面形状を維
持できる強度を有し、基板３０上に絶縁接着剤５６を介
して貼り付けられる。なお、絶縁接着剤５６は、熱硬化
性又は熱可塑性のフィルムとして形成されている。ま
た、スティフナ５４は、半導体素子１０を避けて、基板
３０の全体に貼り付けられる。こうすることで、基板３
０の歪み、うねりがなくなり、外部電極５０の高さが一
定になって平面安定性が向上し、回路基板への実装歩留
りが向上する。
れる場合には、外部電極５０とは反対側に、プレート状
のスティフナ５４が設けられる。スティフナ２８は、銅
やステンレス鋼や銅系合金等で形成されて平面形状を維
持できる強度を有し、基板３０上に絶縁接着剤５６を介
して貼り付けられる。なお、絶縁接着剤５６は、熱硬化
性又は熱可塑性のフィルムとして形成されている。ま
た、スティフナ５４は、半導体素子１０を避けて、基板
３０の全体に貼り付けられる。こうすることで、基板３
０の歪み、うねりがなくなり、外部電極５０の高さが一
定になって平面安定性が向上し、回路基板への実装歩留
りが向上する。
【００３８】さらに、半導体素子１０における電極１２
が形成された面とは反対側の面には、銀ペースト等の熱
伝導接着剤５８を介して放熱板６０が接着されている。
これによって、半導体素子１０の放熱性を上げることが
できる。放熱板６０は、半導体素子１０よりも大きく形
成されており、スティフナ５４の上にも接着されるよう
になっている。なお、スティフナ５４と放熱板６０との
間も、熱伝導接着剤５８で接着されて気密されている。
熱伝導接着剤５８は、半導体素子１０の発熱量によって
は通常の絶縁接着剤もしくは上述の絶縁フィルムで代用
してもよい。
が形成された面とは反対側の面には、銀ペースト等の熱
伝導接着剤５８を介して放熱板６０が接着されている。
これによって、半導体素子１０の放熱性を上げることが
できる。放熱板６０は、半導体素子１０よりも大きく形
成されており、スティフナ５４の上にも接着されるよう
になっている。なお、スティフナ５４と放熱板６０との
間も、熱伝導接着剤５８で接着されて気密されている。
熱伝導接着剤５８は、半導体素子１０の発熱量によって
は通常の絶縁接着剤もしくは上述の絶縁フィルムで代用
してもよい。
【００３９】半導体素子１０と基板３０との間は、ポッ
ティングされたエポキシ樹脂６２によって封止されてい
る。また、エポキシ樹脂６２は、開口部３６及び半導体
素子１０の外周にも回り込む。
ティングされたエポキシ樹脂６２によって封止されてい
る。また、エポキシ樹脂６２は、開口部３６及び半導体
素子１０の外周にも回り込む。
【００４０】図６には、本発明を適用した半導体装置１
１００を実装した回路基板１０００が示されている。回
路基板には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板には例えば銅から
なる配線パターンが所望の回路となるように形成されて
いて、それらの配線パターンと半導体装置の外部電極と
を機械的に接続することでそれらの電気的導通を図る。
１００を実装した回路基板１０００が示されている。回
路基板には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板には例えば銅から
なる配線パターンが所望の回路となるように形成されて
いて、それらの配線パターンと半導体装置の外部電極と
を機械的に接続することでそれらの電気的導通を図る。
【００４１】そして、この回路基板１０００を備える電
子機器として、図７には、ノート型パーソナルコンピュ
ータ１２００が示されている。
子機器として、図７には、ノート型パーソナルコンピュ
ータ１２００が示されている。
【００４２】なお、上記本発明を応用して、半導体素子
と同様に電子素子（能動素子か受動素子かを問わない）
の電極にバンプを形成することもできる。このような電
子素子から製造される電子部品として、例えば、抵抗
器、コンデンサ、コイル、発振器、フィルタ、温度セン
サ、サーミスタ、バリスタ、ボリューム又はヒューズな
どがある。
と同様に電子素子（能動素子か受動素子かを問わない）
の電極にバンプを形成することもできる。このような電
子素子から製造される電子部品として、例えば、抵抗
器、コンデンサ、コイル、発振器、フィルタ、温度セン
サ、サーミスタ、バリスタ、ボリューム又はヒューズな
どがある。
【００４３】
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形
態における導電線ボンディング工程を説明する図であ
る。
態における導電線ボンディング工程を説明する図であ
る。
【図２】図２（Ａ）及び図２（Ｂ）は、本発明の実施の
形態におけるバンプの形成方法を説明する図である。
形態におけるバンプの形成方法を説明する図である。
【図３】図３（Ａ）及び図３（Ｂ）は、本発明の実施の
形態におけるリードのボンディング工程を示す図であ
る。
形態におけるリードのボンディング工程を示す図であ
る。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明の実施の
形態におけるリードとバンプとの関係を示す図である。
形態におけるリードとバンプとの関係を示す図である。
【図５】図５は、本発明の実施の形態に係る半導体装置
を示す図である。
を示す図である。
【図６】図６は、本発明の実施の形態に係る回路基板を
示す図である。
示す図である。
【図７】図７は、本発明に係る方法を適用して製造され
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
１０ 半導体素子 １２ 電極 １６ 導電線 ２４ バンプ ２６ 上部 ２８ 下部 ３０ 基板 ３２ リード ３４ 配線パターン ３６ 開口部
Claims (7)
- 【請求項１】 導電線を半導体素子の複数の電極のいず
れかにボンディングする第１工程と、 前記ボンディングされた導電線を、その一部を前記電極
に残して切断する第２工程と、 前記電極に残された前記導電線の一部を押圧して、平坦
な上端面を有するバンプを形成する第３工程と、 前記バンプの上端面の幅よりも小さい幅のリードを、ツ
ールを用いて前記バンプにボンディングする第４工程
と、 を含む半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第３工程前に、前記第１工程及び第２工程を繰り返
して、複数の電極のそれぞれに前記導電線の一部を設
け、 前記第３工程では、複数の電極に残された前記導電線の
一部を、同時に押圧して、複数のバンプを同時に形成す
る半導体装置の製造方法。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
の製造方法において、 前記リードは、基板に形成された開口部の内側に突出し
て形成され、 前記第４工程で、前記バンプは前記開口部内に配置さ
れ、前記開口部内で前記リードを前記バンプにボンディ
ングする半導体装置の製造方法。 - 【請求項４】 複数の電極を有する半導体素子と、 それぞれの電極に設けられ、前記電極に接触する下部
と、前記下部よりも幅が小さい上部と、からなるバンプ
と、 前記バンプにボンディングされ、前記バンプの前記上部
の上端面よりも幅が小さいリードと、 前記リードが形成された基板と、 前記リードに電気的に接続された外部電極と、 を含む半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、 前記基板には開口部が形成され、 前記リードは、前記基板に形成された前記開口部の内側
に突出して形成され、 前記バンプと前記リードとは、前記開口部内でボンディ
ングされている半導体装置。 - 【請求項６】 請求項４又は請求項５記載の半導体装置
が実装された回路基板。 - 【請求項７】 請求項６記載の回路基板を有する電子機
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304769A JP2000124251A (ja) | 1998-10-12 | 1998-10-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304769A JP2000124251A (ja) | 1998-10-12 | 1998-10-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000124251A true JP2000124251A (ja) | 2000-04-28 |
Family
ID=17937011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10304769A Pending JP2000124251A (ja) | 1998-10-12 | 1998-10-12 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000124251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004024618A1 (ja) * | 2002-09-13 | 2004-03-25 | Advantest Corporation | マイクロデバイス及び製造方法 |
| US7477003B2 (en) | 2004-09-01 | 2009-01-13 | Advantest Corporation | Bimorph element, bimorph switch, mirror element, and method for manufacturing these |
| US7554136B2 (en) | 2002-09-13 | 2009-06-30 | Advantest Corporation | Micro-switch device and method for manufacturing the same |
-
1998
- 1998-10-12 JP JP10304769A patent/JP2000124251A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004024618A1 (ja) * | 2002-09-13 | 2004-03-25 | Advantest Corporation | マイクロデバイス及び製造方法 |
| US7554136B2 (en) | 2002-09-13 | 2009-06-30 | Advantest Corporation | Micro-switch device and method for manufacturing the same |
| US7477003B2 (en) | 2004-09-01 | 2009-01-13 | Advantest Corporation | Bimorph element, bimorph switch, mirror element, and method for manufacturing these |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3994262B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2000277553A (ja) | 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003007899A (ja) | 半導体装置及びその製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP2002261194A (ja) | 半導体装置 | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000012608A (ja) | 半導体装置の製造方法 | |
| JPH10321746A (ja) | 電子部品の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050708 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050812 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051219 |