TW209323B - - Google Patents
Download PDFInfo
- Publication number
- TW209323B TW209323B TW080107309A TW80107309A TW209323B TW 209323 B TW209323 B TW 209323B TW 080107309 A TW080107309 A TW 080107309A TW 80107309 A TW80107309 A TW 80107309A TW 209323 B TW209323 B TW 209323B
- Authority
- TW
- Taiwan
- Prior art keywords
- output terminal
- pull
- terminal
- transistor
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
209323 a6 B6 五、發明説明(1 ) 本發明係關於一運算放大器或一比較器,且尤指一種 電路其可改良於輸出端子具電容性負載之運算放大器等之 變化率(一輸出信號之反應速度爲輸入信號之一函數)。 多數電子電路均廣泛採用運算放大器或比較器其可藉 著加、減,或差動放大一反相端子及一非反相端子之輸入 信號之方式而產生一輸出信號。在此種運算放大器中,首 先,一輸出信號之反應需爲一輸入信號之函數,且其程度 對電子電路之性能及可靠性具有重要效應。特別地,在半 導體記憶裝置所採用之比較器中,假設反應速度慢,高速 運作之記憶裝置之錯誤功能及資料存取時間之慢速等情事 會產生。 經濟部中央標準局印製 (請先閱讀背面之注意事項再填寫本頁) 圖1爲一電路圖其揭示習知之比較器(或一運算放大 器)。如圖1所示,一 N 通道輸入型式之比較器及差動 放大器具相同之結構。因此,當第一輸入端子21之電位較 第二輸入端子22者爲高時,卩型MOS電晶體4及5以及N 型MOS電晶體7及11即被開啓,因此可降低第二輸出端子 24之電位。相反地,假設第二輸入端子22之電位較第一輸 入端子21者爲高時,則一電壓源VDD即經由一 P型MOS電 晶體10而對第二輸出端子24充電。在此情形下,第一輸出 端子23之電壓增益Am及第二輸出端子24之電壓增益Av〇* 分別計算如下。
Avoi = gma/gme
Av〇2 = { gm, (s,〇/se)} / (gdsio +gdsn) 其中gm丨、gm3及grru分別爲N型MOS電晶體1及2以及 甲 4(210X2971'发)
B 經濟部中决抚準局卹聚 五、發明説明(2 ) P型MOS電晶體6之跨導。gds爲通道電導,S爲通道寬 度與長度之比値。 假設輸出電壓V〇uT正向遞增時,當由第二輸出端子24 經由N型MOS電晶體11而流入地電壓端子Vss之下拉電流 I»爲“ 0 ”時,則第二輸出端子24處之變化率SR即成爲 最大値。假設輸出電壓爲負向遞增,當由電壓源端子Vdd 經由P型MOS電晶體10而流入第二輸出端子24之上拉電流 h。爲“ 0 ”時,則第二輸出端子24處之變化率SR即成爲 最大値。 然而,第二輸出端子24處存有寄生電容器15之負載電 容Cl其使負載電流U流動。負載電容Cl及負載電流k 於第二輸出端子24由邏輯“低”變化至邏輯“高”或由邏 輯“高”變化至邏輯"低”期間對變化率SR有一重要效 應。詳言之,變化率SR係定義成輸出電壓VQUT相對於時 間之差動係數,且另一方面,負載電流U指示上拉電流h。 減去下拉電流In之値。因此,變化率SR可表示如下。 SR = | d V〇ut/dt I = I I l/Cl I = I ( 11〇 一 I u )/Cl I 如上所示之變化率SR式中,爲增加變化率SR (或使一輸 出信號之快速反應速度爲一輸入信號之函數),負載電容 應減少或負載電流h應增加。負載電容(\値因負載電 容,身爲一寄生元件,於一電路結構中具一無可避免之固 定値而無法被改變,但有可能藉著增加?型MOS電晶體10 及N型MOS電晶體11之尺寸之方式來增加負載電流k。然 而,爲增加MOS電晶禮丨〇及丨丨之尺寸以於輸< 出中使用會令 (請先閱讀背面之注意事項再填寫本頁) *裝· -打· •線· 甲 4(210X297 公龙) 78. 8. 3,000 «濟部中央揉準局印裝 A6 B6 五、發明説明(3 ) 人不欲地導致電路功率消耗之增加。 因此本發明之一目的係提供一種電路其可改善變化率 而不致增加一比較器等等裝置中之輸出端子之功率損耗。 依據本發明之一觀點,一運算放大器,其具一差動放 大器及一閘極連至該差動放大器之輸出端子處之第一上拉 電晶體,包括一第一輸出端子,一第二上拉電晶體其閘極 連至差動放大器之輸出端子而通道連於電壓源端子與第一 輸出端子之間,一第二輸出端子其連至第一上拉電晶體之 通道之任一端子,一電流調整裝置其連於第一輸出端子與 第二輸出端子之間且具一共用電流路徑,一上拉電流路徑 及一下拉電流路徑,一第一下拉電晶體其通道連於第二輸 出端子與一地電壓端子之間,以及一第二下拉電晶體其通 道連於第一輸出端子與一地電壓端子之間。 本發明之優點及特色將由下列之詳細說明並配合隨附 圖式而更明顯,其中: 圖1係顯示一習知比較器(或一運算放大器)之電路 圖; 圖2係顯示一電路圖其揭示本發明之一比較器(或一 運算放大器)之較佳實施例;以及 圖3係顯示一視圖其揭示本發明之運算波形。 圖2中,與圖1所示者相同之結構元件係以相同之參 考號碼加以指示。如圖所示,卩型MOS電晶體9之閘極連 至一差動放大器之輸出端子23,且其通道係連於一電源端 子VDD與第一輸出端子25之間。一 N型MOS電晶體8之閘 甲 4(210X2971'廣) (請先聞讀背面之注意事項再填寫本頁) .裝· .打· ‘09沾3 A6 B6 經濟部中央搮準局印裝 五、發明説明(4 ) 極連至N型MOS電晶體7之閘極,且其通道連於第一輸出 端子25與一地電壓端子Vss之間。一電流調整電路30,由 N型MOS電晶體12,P型MOS電晶體13及電阻器14所組成 ,係連於第一輸出端子25與第二輸出端子26之間,第二輸 出端子26相關於圖1之第二輸出端子24。N型MOS電晶體 12之閘極連至第一輸出端子25,且其通道連於電壓源Vdd 與第二輸出端子26之間。P型MOS電晶體13之閘極連至第 一輸出端子25,且其通道連於第二輸出端子26與地電壓端 子Vss之間。電阻器14將第一輸出端子25連至第二輸出端 子26。圖2所示之電路中,應注意上拉用之P型MOS電晶 體9及10尺寸相等,且下拉用N型MOS電晶體8及11尺寸 亦相等。 圖3中,顯示一輸入波形31,一位於第一輸出端子25 之波形及一位於第二輸出端子26之波形。假設一邏輯低( 亦即“ 0 ”位準)之輸入信號(稱爲“第一輸入信號”) 施加至第一輸入端子21,且一信號(稱爲“第二輸入信號 ”)例如圖3之輸入波形施加至第二輸入端子22。因第二 輸入信號之電位高於第一輸入信號者,故差動放大器之輸 出端子23之電位變爲邏輯低。藉此,用於上拉之卩型MOS 電晶體9及10被開啓,因此將第一輸出端子25及第二輸出 端子26充電至電壓源VDD位準。在此情形下,假設第二輸 出端子26處無電容器丨5,第一輸出端子25與第二輸出端子 26之電壓即變得相同且接著電流不於第一輸出端子25與第 二輸出端子26間流動。然而,如上所述,第二輸出端子26 (請先閲讀背面之注意事項再填寫本頁) 甲 4(210X297 公发) A6 B6 五、發明説明(5 ) 經濟部中央揉準局印製 (請先W讀背面之注惫事項再填寫本页) •打· •線. 處之寄生電容器15所引起之負載電容G之存在却係無法避 免者。因此’電壓例如圖3之波形32即藉負載電容Cl而形 成於第—輸出端子25處,且電壓例如圖3之波形33係形成 於第二輸出端子26處。第二輸出端子26之波形33具一較緩 和之梯度’亦即較第一輸出端子之波形32爲緩和之變化率 。此係因爲負載電容之充電時間之故。亦即,第一輸出 端子25之匕之電位較第二輸出端子26者高出。假設電 位差AV變得較>^型MOS電晶體12之臨界電壓爲大時,該 Ν型MOS電晶體丨2即被開啓且電流ix接著流入第二輸出端 子26直到第一與第二輸出端子25及26之電位變得相同時爲 止。此外’電流iR,由第一輸出端子25與第二輸出端子26 間之電阻器14處之電位差所造成者,係流入第二輸出端子 26。亦即,流入第二輸出端子26之電流量成爲(Ι1β —1„) + ix+iR 。流入第二輸出端子26之電流量與圖1者相較增加 (ix + iR)。因輸出電流之增加,電容器15之尧電時間即變 短那麼多,以藉此改善變化率。依同樣方式,假設第二輸 入信號之電位較第一輸入信號之邏輯“ 0 ”位準爲低時, 流入地電壓端子Vss之電流即爲流經P型MOS電晶體13之 電流iY及經由電阻器14而流入第一輸出端子25之電流之總 和,且其方向與上述電流iR及下拉電流iu之方向相反。 經由電阻器14流入第一輸出端子25之電流方向係依第一輸 出端子25與第二輸出端子26間之電位差來決定。據此,負 載電容之放電時間變短那麽多,因此,改善變化率。 因此,因第二輸出端子26之波形33依箭號方向移位, 甲 4(210X297 公尨) n〇93^3 A6 _ B6 五、發明説明(6 ) 故一爲輸入波形31之函數之輸出信號之速度(或變化率) 即變得較快。 如上所述,一運算放大器或比較器中,輸出信號之變 化率可被改善而不致增加一電路之備用中之功率損耗。 本發明已參考採用一N 通道輸入型式之比較器之較 佳實施例而加以特別地顯示及說明。然而,即使採用一 P 通道輸入型式之比較器,或採用一信號例如圖3之輸入 波形31以充作第一輸入信號且設定一邏輯“ 〇”位準之第 二輸入信號等作法,熟於本技藝人士將明瞭由所述較佳實 施例所達成之運作及目的仍可被實施。 (請先聞讀背面之注意事項再填寫本頁) •^· •打· •線· 甲 4 (210X297 公讀)
Claims (1)
- 一 中諸專利範圊(1) A7 B7 C7 D7 (82年5月修正) 以改進一對應運算放大器輸入信號之輸出 度,該運算放大器具一差動放大器及一第 〜種電路其用 信號之反應速 〜上拉電晶體其閘極連至該差動放大器之一輸出端處 該電路包含: ~~第一輸出端子其連至該第一上拉電晶體之一通道之一 端子處; 一第一下拉電晶體其通道連於該第一輸出端子與一地電 經濟部屮央櫺準局貝工消费合作社印製 壓 -第 處 —第 體 一第 子 電流 間, 電流 電流 下拉 2.如申 置之 間之 3·如申 置爲 端子之間 二上拉電 及其通道 二下拉電 之間; 二輸出端 與該下拉 調整裝置 且具共用 路徑裝匱 路徑裝置 電流路徑 請專利範 電流方 電位差而 請專利範 一第一金 (請先閱請背面之注意事項再填寫本页) 晶體其閘極連至該差動放大器之輸出端子 之一端子連至一電壓源端子處; 晶體其連於該地電壓端子與第二上拉電晶 子連於該第二上拉電晶體之通道之另一端 電晶體之間;以及 其連於該第一輸出端子與第二輸出端子之 電流路徑裝置,上拉電流路徑裝置及下拉 ;其中,第一及第二上拉電晶體以及上拉 之導電型式與第一及第二下拉電晶體以及 裝匱之導電型式相反。 圍第1項之電路,其中該共用電流路徑裝 向係依據該第一輸出端子與第二輸出端子 定出者。 圍第1項之電路,其中該上拉電流路徑裝 氧半電晶fl之通道,該電晶體具一閘極其 表紙?長尺度速用中B 8家搮準(CNS)甲規格(210x297公#) A7 B7 C7 D7 經浒部中央標準局贤工消仲合作社印奴 六、申請4利範® (2) 連至該第二輸出端子,該第一金氧半電晶體連於該電壓 源端子與第一輸出端子之間。 4. 如申請專利範圍第1項之電路,其中該下拉電流路徑裝 匱爲一第二金氧半電晶體之通道,該電晶體具一閘極其 連至該第二輸出端子,該第二金氧半電晶體連於一地電 壓端子與第一輸出端子之間。 5. 如申請專利範圍第1項之電路,其中該共用電流路徑裝 置包含一電阻器其連於該第一輸出端子與第二輸出端子 之間。 汶一種電路其用以改進一相關於運算放大器之一旣定輸入 信號之輸出信號之反應速度,該運算放大器具一差動放 大器,該電路包含: 、 —第一輸出端子; —第二輸出端子; 一第一上拉電晶體其閘極連至該差動放大器之輸出端子 且其通道連於一電壓源端子與該第二輸出端子之間; 一第二上拉電晶體其閘極連至該差動放大器之輸出端子 且其通道連於該電壓源端子與該第一輸出端子之間; 一第一下拉電晶體其通道連於該第二輸出端子與一地電 壓端子之間; 一第二下拉電晶體其通道連於該第一輸出端子與地電壓 端子之間; —第二上拉電晶體其間極連至該第一輸出端子且其通道 連於該電壓源端子與第二輸出端子之間; (請先閱讀背Vg之注意事項再填穹本頁) •装· •打· •線· 本紙法尺度適用中S S家樣準(CNS) 規格(2Ϊ0Χ297公茇) AT B7六、申請專利範圍⑶ —第三下拉電晶體其閘極連至該第一輸出端子且其通道 ;之拉 間體上 之晶三 及子電第 以端拉該 ; 出下及 間輸三以 之二第體 子第及晶 端與以電 出子體拉 輸端晶下 二出電二 第輸拉第。 與一 上及反 子第二一相 端該第第式 壓於及該型 電連 I 與電 地其第係導 該匱該式之 於裝,型體 連阻中電晶 電其導電 ......................................................¾......................一.............tr.............................. (請先閱讀背面之注意事項再琪寫本页) 經汫部中央標準局貝工消贽合作社5-M / 本·紙張尺度適用中S國家搮準(CNS)甲4梘格(210x297公处)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910012922A KR940001816B1 (ko) | 1991-07-26 | 1991-07-26 | 슬루우레이트 스피드엎 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW209323B true TW209323B (zh) | 1993-07-11 |
Family
ID=19317878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW080107309A TW209323B (zh) | 1991-07-26 | 1991-09-16 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5223753A (zh) |
JP (1) | JPH0738538B2 (zh) |
KR (1) | KR940001816B1 (zh) |
CN (1) | CN1028824C (zh) |
GB (1) | GB2258107B (zh) |
TW (1) | TW209323B (zh) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05312850A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
DE4222170C1 (zh) * | 1992-07-06 | 1993-09-23 | Siemens Ag, 80333 Muenchen, De | |
US5278467A (en) * | 1992-07-14 | 1994-01-11 | Intel Corporation | Self-biasing input stage for high-speed low-voltage communication |
US5488321A (en) * | 1993-04-07 | 1996-01-30 | Rambus, Inc. | Static high speed comparator |
AU1841895A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Delay-locked loop |
CN1055845C (zh) * | 1995-06-05 | 2000-08-30 | 金纪前 | 跌打活血散 |
US5614852A (en) * | 1995-08-08 | 1997-03-25 | Harris Corp. | Wide common mode range comparator and method |
SG54327A1 (en) * | 1996-04-27 | 1998-11-16 | Motorola Inc | Monolithic high voltage driver circuit |
US5754131A (en) * | 1996-07-01 | 1998-05-19 | General Electric Company | Low power delta sigma converter |
KR100414264B1 (ko) * | 1996-12-20 | 2004-04-03 | 엘지전자 주식회사 | 슬루율가변연산증폭기 |
US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
KR19990081272A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 액정표시장치 소스 드라이버의 출력 구동회로 |
US5939870A (en) * | 1998-09-17 | 1999-08-17 | Intel Corporation | Voltage regulator |
US6323683B1 (en) * | 1999-08-27 | 2001-11-27 | Cypress Semiconductor Corp. | Low distortion logic level translator |
US6326819B1 (en) * | 1999-11-15 | 2001-12-04 | General Motors Corporation | Current buffer for gate drive |
US7012465B2 (en) * | 2001-08-07 | 2006-03-14 | Qualcomm Incorporated | Low-voltage class-AB output stage amplifier |
US6414552B1 (en) | 2001-11-16 | 2002-07-02 | Dialog Semiconductor Gmbh | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
KR20050065518A (ko) * | 2002-08-08 | 2005-06-29 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 제어 유닛, 집적 회로 장치, 및 트랜지스터의 적어도하나의 임계 전압을 제어하는 방법 |
US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
JP4614704B2 (ja) * | 2003-07-23 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバと表示装置 |
KR100753151B1 (ko) | 2005-04-22 | 2007-08-30 | 삼성전자주식회사 | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 |
KR100790492B1 (ko) * | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
CN101005273B (zh) * | 2006-01-20 | 2010-06-23 | 深圳赛意法微电子有限公司 | 具有改善的转换速率的差分放大器 |
KR100792432B1 (ko) * | 2006-10-31 | 2008-01-10 | 주식회사 하이닉스반도체 | 출력이 안정적인 연산증폭기. |
US7771115B2 (en) * | 2007-08-16 | 2010-08-10 | Micron Technology, Inc. | Temperature sensor circuit, device, system, and method |
CN102384999B (zh) * | 2010-08-30 | 2015-08-19 | 深圳艾科创新微电子有限公司 | 一种高速传输事件检测方法及电路 |
CN103472882B (zh) * | 2013-09-30 | 2015-04-15 | 电子科技大学 | 集成摆率增强电路的低压差线性稳压器 |
US20170163226A1 (en) * | 2015-12-08 | 2017-06-08 | Skyworks Solutions, Inc. | Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits |
CN108259007B (zh) * | 2017-12-29 | 2021-06-04 | 思瑞浦微电子科技(苏州)股份有限公司 | 应用于运放转换速率的增强电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464588A (en) * | 1982-04-01 | 1984-08-07 | National Semiconductor Corporation | Temperature stable CMOS voltage reference |
JPS6070806A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 差動増幅回路 |
US4614882A (en) * | 1983-11-22 | 1986-09-30 | Digital Equipment Corporation | Bus transceiver including compensation circuit for variations in electrical characteristics of components |
JPS6121607A (ja) * | 1984-07-10 | 1986-01-30 | Nec Corp | 相補型misfetを用いた演算増幅回路 |
JPS62125705A (ja) * | 1985-11-26 | 1987-06-08 | Nec Corp | 演算増幅回路 |
US4636665A (en) * | 1985-12-02 | 1987-01-13 | Motorola, Inc. | BIMOS memory sense amplifier |
JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ecl―cmosレベル変換回路 |
-
1991
- 1991-07-26 KR KR1019910012922A patent/KR940001816B1/ko not_active IP Right Cessation
- 1991-09-06 US US07/755,869 patent/US5223753A/en not_active Expired - Lifetime
- 1991-09-16 TW TW080107309A patent/TW209323B/zh active
- 1991-10-18 JP JP3270871A patent/JPH0738538B2/ja not_active Expired - Fee Related
- 1991-10-19 CN CN91109930A patent/CN1028824C/zh not_active Expired - Fee Related
- 1991-10-21 GB GB9122286A patent/GB2258107B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR930003522A (ko) | 1993-02-24 |
GB2258107A (en) | 1993-01-27 |
JPH0555837A (ja) | 1993-03-05 |
GB2258107B (en) | 1995-04-19 |
US5223753A (en) | 1993-06-29 |
JPH0738538B2 (ja) | 1995-04-26 |
KR940001816B1 (ko) | 1994-03-09 |
CN1028824C (zh) | 1995-06-07 |
CN1069152A (zh) | 1993-02-17 |
GB9122286D0 (en) | 1991-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW209323B (zh) | ||
JPS6153799B2 (zh) | ||
TW200414190A (en) | Dual loop sensing scheme for resistive memory elements | |
JPH0584597B2 (zh) | ||
TW305045B (zh) | ||
JPS5919416A (ja) | 集積回路に適したしきい値増幅器 | |
JP3625881B2 (ja) | バスシステム及びバスセンスアンプ | |
WO1995020268A1 (en) | Semiconductor device | |
US5477497A (en) | Semiconductor memory device | |
JPS6137709B2 (zh) | ||
KR920010824B1 (ko) | 반도체 메모리 | |
US20020109548A1 (en) | Power amplifying circuit | |
JP4414560B2 (ja) | センスアンプ | |
JPS632193A (ja) | センスアンプ回路 | |
JPH02503606A (ja) | センス増幅器 | |
JPH06338188A (ja) | 電圧発生回路及びこれを備えた安定化回路 | |
JPS6062234A (ja) | 三状態入力回路 | |
TW498604B (en) | High speed low current comparator | |
JPH04154207A (ja) | シュミットトリガー回路 | |
JPS621190A (ja) | 半導体集積回路装置 | |
JP2930227B2 (ja) | 半導体集積回路の出力バッファ回路 | |
JP2712179B2 (ja) | メモリ装置 | |
JP3717865B2 (ja) | イヤホン検出回路 | |
JP2671650B2 (ja) | 半導体集積回路 | |
JPS6025096A (ja) | センス回路 |