TW201608715A - 半導體裝置、模組及電子裝置 - Google Patents

半導體裝置、模組及電子裝置 Download PDF

Info

Publication number
TW201608715A
TW201608715A TW104115621A TW104115621A TW201608715A TW 201608715 A TW201608715 A TW 201608715A TW 104115621 A TW104115621 A TW 104115621A TW 104115621 A TW104115621 A TW 104115621A TW 201608715 A TW201608715 A TW 201608715A
Authority
TW
Taiwan
Prior art keywords
semiconductor
transistor
conductor
insulator
region
Prior art date
Application number
TW104115621A
Other languages
English (en)
Other versions
TWI663726B (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201608715A publication Critical patent/TW201608715A/zh
Application granted granted Critical
Publication of TWI663726B publication Critical patent/TWI663726B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明的一個方式的目的之一是提供一種電特性良好的半導體裝置。該半導體裝置包括：第一絕緣體；第二絕緣體；第一氧化物半導體；第二氧化物半導體；第一導電體；以及第二導電體，其中，第一氧化物半導體位於第一絕緣體上，第二氧化物半導體位於第一氧化物半導體上，第一導電體包括與第二氧化物半導體的頂面接觸的區域，第二絕緣體包括與第二氧化物半導體的頂面接觸的區域，第二導電體隔著第二絕緣體位於第二氧化物半導體上，第二氧化物半導體包括第一層及第二層，第一層包括與第一氧化物半導體接觸的區域，第二層包括與第二絕緣體接觸的區域，並且，第一層的氧缺陷的比率低於第二層。

Description

半導體裝置、模組及電子裝置
本發明例如係關於一種電晶體、半導體裝置及它們的製造方法。另外，本發明例如係關於一種顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、電子裝置。另外，本發明係關於一種顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的製造方法。此外，本發明係關於一種半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的驅動方法。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。此外，本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用具有絕緣表面的基板上的半導體形成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可以應用於電晶體的半導體，已知的是矽。
作為用於電晶體的半導體的矽，根據用途適當地使用非晶矽或多晶矽。例如，當應用於構成大型顯示裝置的電晶體時，較佳為使用已確立了大面積基板上的成膜技術的非晶矽。另一方面，當應用於構成在同一基板上形成有驅動電路及像素電路的高功能的顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電晶體的多晶矽。作為多晶矽的形成方法，已知藉由對非晶矽進行高溫的熱處理或雷射處理來形成的方法。
近年來，公開了使用非晶氧化物半導體的電晶體及使用包含微晶的非晶氧化物半導體的電晶體(參照專利文獻1)。氧化物半導體可以利用濺射法等形成，所以可以用於構成大型顯示裝置的電晶體的半導體。另外，使用氧化物半導體的電晶體具有高場效移動率，所以可以實現在同一基板上形成有驅動電路及像素電路的高功能的顯示裝置。此外，因為可以改良使用非晶矽的電晶體的生產設備的一部分而利用，所以還具有可以抑制設備投資的優點。
此外，2014年，報告了具有比使用非晶In-Ga-Zn氧化物的電晶體更高的電特性及可靠性的使用結晶In-Ga-Zn氧化物的電晶體(參照非專利文獻1)。其中報告了在具有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)的In-Ga-Zn氧化物中觀察不到明確的晶界。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極低。例如，已公開了應用使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗的CPU等(參照專利文獻2)。此外，還公開了藉由使用由氧化物半導體構成的活性層構成井型勢(well potential)來得到具有高場效移動率的電晶體(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2012-257187號公報
[專利文獻3]日本專利申請公開第2012-59860號公報
[非專利文獻1]S. Yamazaki, H. Suzawa, K. Inoue, K. Kato, T. Hirohashi, K. Okazaki, and N. Kimizuka : Japanese Journal of Applied. Physics 2014 vol.53 04ED18
本發明的一個方式的目的之一是提供一種電特性良好的半導體裝置。另外，本發明的一個方式的目的之一是提供一種電特性穩定的半導體裝置。另外，本發明的一個方式的目的之一是提供一種電特性的偏差小的半導體裝置。另外，本發明的一個方式的目的之一是提供一種集成度高的半導體裝置。另外，本發明的一個方式的目的之一是提供一種包括該半導體裝置 的模組。另外，本發明的一個方式的目的之一是提供一種包括該半導體裝置或該模組的電子裝置。
本發明的一個方式的目的之一是提供一種新穎的半導體裝置。另外，本發明的一個方式的目的之一是提供一種新穎的模組。另外，本發明的一個方式的目的之一是提供一種新穎的電子裝置。
注意，這些目的的記載並不妨礙其他目的的存在。本發明的一個方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
(1)
本發明的一個方式是一種半導體裝置，該半導體裝置包括：第一絕緣體；第二絕緣體；第一氧化物半導體；第二氧化物半導體；第一導電體；以及第二導電體，其中，第一氧化物半導體位於第一絕緣體上，第二氧化物半導體位於第一氧化物半導體上，第一導電體包括與第二氧化物半導體的頂面接觸的區域，第二絕緣體包括與第二氧化物半導體的頂面接觸的區域，第二導電體隔著第二絕緣體位於第二氧化物半導體上，第二氧化物半導體包括第一層及第二層，第一層包括與第一氧化物半導體接觸的區域，第二層包括與第二絕緣體接觸的區域，並且，第一層的氧缺陷的比率低於第二層。
(2)
本發明的一個方式是(1)所述的半導體裝置，其中第三氧化物半導體 位於第二氧化物半導體與第二絕緣體之間。
(3)
本發明的一個方式是(1)或(2)所述的半導體裝置，其中第二層包括與第二絕緣體接觸的第一區域以及與第一導電體接觸的第二區域，並且第一區域的厚度比第二區域的厚度小。
(4)
本發明的一個方式是(1)至(3)中任一項所述的半導體裝置，其中第一區域的厚度為1nm以上且10nm以下。
(5)
本發明的一個方式是(1)至(4)中任一項所述的半導體裝置，其中第二區域包括其電阻率比第一區域低的區域。
(6)
本發明的一個方式是(1)至(5)中任一項所述的半導體裝置，其中第三絕緣體位於第一導電體與第二絕緣體之間。
(7)
本發明的一個方式是(1)至(6)中任一項所述的半導體裝置，其中第二氧化物半導體為包含銦、元素M(元素M為鋁、鎵、釔或者錫)以及鋅的氧化物。
(8)
本發明的一個方式是一種模組，該模組包括(1)至(7)中任一項所述的半導體裝置以及印刷電路板。
(9)
本發明的一個方式是一種電子裝置，該電子裝置包括：(1)至(7)中任一項所述的半導體裝置或者(8)所述的模組；以及揚聲器、操作鍵和電池中的至少一個。
雖然在此例示出氧化物半導體，但是本發明的一個方式不侷限於使用氧化物半導體的半導體裝置等。例如，有時也可以使用矽(包括應變矽(strained silicon))、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或者有機半導體等。
本發明的一個方式能夠提供一種電特性良好的半導體裝置。另外，能夠提供一種電特性穩定的半導體裝置。另外，能夠提供一種電特性的偏差小的半導體裝置。另外，能夠提供一種集成度高的半導體裝置。另外，能夠提供一種包括該半導體裝置的模組。另外，能夠提供一種包括該半導體裝置或該模組的電子裝置。
本發明的一個方式能夠提供一種新穎的半導體裝置。另外，能夠提供一種新穎的模組。另外，能夠提供一種新穎的電子裝置。
注意，這些效果的記載並不妨礙其他效果的存在。此外，本發明的一 個方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。
400‧‧‧基板
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
406a‧‧‧半導體
406b‧‧‧半導體
406b1‧‧‧層
406b2‧‧‧層
406c‧‧‧半導體
408‧‧‧絕緣體
409a‧‧‧區域
409b‧‧‧區域
410‧‧‧絕緣體
410a‧‧‧絕緣體
410b‧‧‧絕緣體
412‧‧‧絕緣體
413‧‧‧導電體
414‧‧‧導電體
416‧‧‧導電體
416a‧‧‧導電體
416b‧‧‧導電體
436a‧‧‧半導體
436b‧‧‧半導體
436b1‧‧‧層
436b2‧‧‧層
440‧‧‧絕緣體
446‧‧‧導電體
450‧‧‧半導體基板
452‧‧‧絕緣體
454‧‧‧導電體
456‧‧‧區域
460‧‧‧區域
462‧‧‧絕緣體
464‧‧‧絕緣體
466‧‧‧絕緣體
468‧‧‧絕緣體
472a‧‧‧區域
472b‧‧‧區域
474a‧‧‧導電體
474b‧‧‧導電體
474c‧‧‧導電體
476a‧‧‧導電體
476b‧‧‧導電體
478a‧‧‧導電體
478b‧‧‧導電體
478c‧‧‧導電體
480a‧‧‧導電體
480b‧‧‧導電體
480c‧‧‧導電體
490‧‧‧絕緣體
492‧‧‧絕緣體
494‧‧‧絕緣體
496a‧‧‧導電體
496b‧‧‧導電體
496c‧‧‧導電體
496d‧‧‧導電體
498a‧‧‧導電體
498b‧‧‧導電體
498c‧‧‧導電體
498d‧‧‧導電體
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧車身
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
2100‧‧‧電晶體
2200‧‧‧電晶體
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
5000‧‧‧基板
5001‧‧‧像素部
5002‧‧‧掃描線驅動電路
5003‧‧‧掃描線驅動電路
5004‧‧‧信號線驅動電路
5010‧‧‧電容線
5012‧‧‧掃描線
5013‧‧‧掃描線
5014‧‧‧信號線
5016‧‧‧電晶體
5017‧‧‧電晶體
5018‧‧‧液晶元件
5019‧‧‧液晶元件
5020‧‧‧像素
5021‧‧‧開關電晶體
5022‧‧‧驅動電晶體
5023‧‧‧電容元件
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電源線
5028‧‧‧共用電極
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
在圖式中：圖1A至圖1C是本發明的一個方式的電晶體的俯視圖、剖面圖及能帶圖；圖2A和圖2B是本發明的一個方式的氧化物半導體的剖面圖；圖3A至圖3C是本發明的一個方式的電晶體的剖面圖；圖4A和圖4B是本發明的一個方式的電晶體的俯視圖及剖面圖；圖5A至圖5C是本發明的一個方式的電晶體的剖面圖；圖6A至圖6C是本發明的一個方式的電晶體的剖面圖；圖7A至圖7C是本發明的一個方式的電晶體的剖面圖；圖8A和圖8B是本發明的一個方式的半導體裝置的電路圖；圖9是本發明的一個方式的半導體裝置的剖面圖；圖10是本發明的一個方式的半導體裝置的剖面圖；圖11是本發明的一個方式的半導體裝置的剖面圖；圖12A和圖12B是本發明的一個方式的記憶體裝置的電路圖；圖13是本發明的一個方式的半導體裝置的剖面圖；圖14是本發明的一個方式的半導體裝置的剖面圖；圖15是本發明的一個方式的半導體裝置的剖面圖；圖16是本發明的一個方式的CPU的塊圖；圖17是本發明的一個方式的記憶元件的電路圖； 圖18A至圖18C是本發明的一個方式的顯示裝置的電路圖；圖19A至圖19F示出本發明的一個方式的電子裝置；圖20A和圖20B是本發明的一個方式的電晶體的剖面圖及能帶圖；圖21A至圖21D是CAAC-OS的剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖22A至圖22D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖23A至圖23C示出藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析；圖24A和圖24B示出CAAC-OS的電子繞射圖案；圖25示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化。
將參照圖式對本發明的實施方式進行詳細的說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同部分的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加元件符號。
注意，在圖式中，為了明確起見，有時誇大表示大小、膜(層)的厚度或區域。
另外，在本說明書中，可以調換“膜”和“層”。
另外，在兩個側面之間為曲面的情況下，將該部分稱為“角部”。在兩個側面之間為曲面的情況下，也可以將該兩個側面記為一個曲面。
另外，電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓換稱為電位。
另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等中所記載的序數詞與用於特定本發明的一個方式的序數詞有時不一致。
注意，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的境界模糊，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度為低於0.1atomic%的元素是雜質。有時由於包含雜質而例如導致在半導體中形成DOS(Density of State：態密度)，載子移動率降低或結晶性降低等。在半導體是氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，例如有氫(包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體中，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
另外，在本說明書中，在記載為“A具有濃度B的區域”時，例如包括：A的某區域整體在深度方向上的濃度為B的情況；A的某區域在深度方向上的濃度的平均值為B的情況；A的某區域在深度方向上的濃度的中值為B的情況；A的某區域在深度方向上的濃度的最大值為B的情況；A的某區域在深度方向上的濃度的最小值為B的情況；A的某區域在深度方向上的濃度的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的濃度為B的情況等。
此外，在本說明書中，在記載為“A具有大小B、長度B、厚度B、寬度B或距離B的區域”時，例如包括：A的某區域整體的大小、長度、厚度、寬度或距離為B的情況；A的某區域的大小、長度、厚度、寬度或距離的平均值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的中值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最大值為B的情況；A的某區域的大小、長度、厚度、寬度或距離的最小值為B 的情況；A的某區域的大小、長度、厚度、寬度或距離的結束值為B的情況；以及A中的在測量上能夠得到可能是個準確的值的區域的大小、長度、厚度、寬度或距離為B的情況等。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度在所有區域中不一定為相同。也就是說，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定為相同。也就是說，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(下面稱為實效通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有立體結構的微型電晶體中，有時形成在半導體 的側面的通道區域的比率大於形成在半導體的頂面的通道區域的比率。在此情況下，形成通道的實際上的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極互相重疊的區域中的源極與汲極相對的部分的長度，即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地描述為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地描述為“通道寬度”時，有時是指實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的值不同。
在本說明書中，“A具有其端部比B的端部突出的形狀”有時意味著在俯視圖或剖面圖中A的至少一個端部位於B的至少一個端部的外側。因此，例如可以將“A具有其端部比B的端部突出的形狀”的記載解釋為在 俯視圖中A的一個端部位於B的一個端部的外側。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
〈電晶體〉
下面，對本發明的一個方式的電晶體進行說明。注意，可以適當地組合以下說明的不同圖式所示的各電晶體結構。
〈電晶體結構1〉
圖1A至圖1C示出本發明的一個方式的電晶體。圖1A為電晶體的俯視圖。圖1B為對應於圖1A所示的點劃線A1-A2及點劃線A3-A4的電晶體的剖面圖。圖1C為對應於圖1B所示的點劃線E1-E2的部分的能帶圖。
圖1B所示的電晶體包括基板400上的絕緣體402、絕緣體402上的半導體406a、半導體406a上的半導體406b、半導體406b上的導電體416a、半導體406b上的導電體416b、導電體416a上的絕緣體410a、導電體416b上的絕緣體410b、半導體406b上的半導體406c、半導體406c上的絕緣體 412以及絕緣體412上的導電體404。也可以以覆蓋電晶體的方式配置絕緣體408。有時可以不設置絕緣體402。有時可以不設置絕緣體410a。有時可以不設置絕緣體410b。有時可以不設置半導體406a。有時可以不設置半導體406c。
半導體406b具有用作電晶體的通道形成區的區域。導電體416a及導電體416b具有用作電晶體的源極電極或汲極電極的區域。絕緣體412具有用作電晶體的閘極絕緣體的區域。導電體404具有用作電晶體的閘極電極的區域。絕緣體408具有防止雜質混入電晶體的功能。
絕緣體402也可以在形成半導體406a等時其一部分被蝕刻。換而言之，絕緣體402的頂面也可以具有凹凸。例如，如圖1B所示，絕緣體402也可以在與半導體406a接觸的區域具有凸部，且在其他的區域具有凹部。
半導體406c具有與半導體406b的頂面接觸的區域、與導電體416a的側面接觸的區域、與導電體416b的側面接觸的區域、與絕緣體410a的頂面及側面接觸的區域、與絕緣體410b的頂面及側面接觸的區域。
導電體416a的整個底面與半導體406b的頂面接觸。換而言之，導電體416a不具有與半導體406b的頂面以外的面(側面等)接觸的區域。導電體416b的整個底面也與半導體406b的頂面接觸。換而言之，導電體416b不具有與半導體406b的頂面以外的面(側面等)接觸的區域。因此，導電體416a及導電體416b與導電體404等之間的寄生電容小。另外，根據導電體416a及導電體416b的種類的不同，有時在與半導體406b接觸的區域中半導體 406b中的氧脫離。因此，作為導電體416a及導電體416b較佳為使用使半導體406b中的氧脫離的作用較小的導電體。例如，導電體416a及導電體416b可以使用含有氮的金屬或者金屬氮化物等。
導電體404具有與導電體416a重疊的區域以及與導電體416b重疊的區域。此時，藉由在導電體404與導電體416a之間設置絕緣體410a等，並且，在導電體404與導電體416b之間設置絕緣體410b等，可以進一步降低寄生電容。
導電體404還具有面對半導體406b的側面的區域。因此，電晶體具有由導電體404的電場電圍繞半導體406b的結構。如此，將由導電體的電場電圍繞半導體的電晶體結構稱為surrounded channel(s-channel)結構。因此，有時在半導體406b整體(塊內)形成通道。s-channel結構可以使大電流流過電晶體的源極與汲極之間，由此可以提高導通時的電流(通態電流，on-state current)。由於s-channel結構還可以抑制穿通現象，因此可以使電晶體的飽和區中的電特性穩定。
當導電體416a及導電體416b不具有與半導體406b的側面接觸的區域時，導電體404的電場不容易被導電體416a及導電體416b阻擋，因此，更容易獲得s-channel結構的效果。
〈半導體〉
接下來，說明可用於半導體406a、半導體406b及半導體406c等的半導體。
半導體406b例如是包含銦的氧化物半導體。例如，在半導體406b包含銦時，其載子移動率(電子移動率)得到提高。此外，半導體406b較佳為包含元素M。元素M較佳為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為元素M有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。或者，元素M例如是具有增大氧化物半導體的能隙的功能的元素。此外，半導體406b較佳為包含鋅。當氧化物半導體包含鋅時，有時容易晶化。
注意，半導體406b不侷限於包含銦的氧化物半導體。半導體406b例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦且包含鋅、鎵或錫的氧化物半導體等。
作為半導體406b例如使用能隙大的氧化物。半導體406b的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
例如，半導體406a及半導體406c是包含除了氧之外的一種以上或兩種以上的構成半導體406b的元素的氧化物半導體。因為半導體406a及半導體406c包含除了氧之外的一種以上或兩種以上的構成半導體406b的元素，所以不容易在半導體406a與半導體406b的介面以及半導體406b與半導體406c的介面處形成介面能階。
半導體406a、半導體406b及半導體406c較佳為至少包含銦。另外，在半導體406a是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為低於50atomic%，M為高於50atomic%，更佳的是：In為低於25atomic%，M為高於75atomic%。此外，在半導體406b是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為高於25atomic%，M為低於75atomic%，更佳的是：In為高於34atomic%，M為低於66atomic%。此外，在半導體406c是In-M-Zn氧化物的情況下，在In和M的總和為100atomic%時，較佳的是：In為低於50atomic%，M為高於50atomic%，更佳的是：In為低於25atomic%，M為高於75atomic%。另外，半導體406c也可以使用與半導體406a相同的種類的氧化物。注意，半導體406a和/或半導體406c有時也可以不包含銦。例如，半導體406a和/或半導體406c也可以包含氧化鎵。
作為半導體406b使用其電子親和力大於半導體406a及半導體406c的氧化物。例如，作為半導體406b使用如下氧化物，該氧化物的電子親和力比半導體406a及半導體406c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底之間的能量差。
注意，銦鎵氧化物的電子親和力小，其氧阻擋性高。因此，半導體406c較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
以下，對氧化物半導體的一種的In-M-Zn氧化物的組成進行說明。注意， 元素M是鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。另外，[In]示出In的原子濃度，[M]示出元素M的原子濃度，[Zn]示出Zn的原子濃度。
已知In-M-Zn氧化物的結晶具有同源結構(homologous structure)，由InMO3(ZnO)m(m為自然數)表示。此外，由於In與M可以互相調換，所以也可以以In1+αM1-αO3(ZnO)m表示In-M-Zn氧化物的結晶。這是由[In]：[M]：[Zn]=1+α：1-α：1、[In]：[M]：[Zn]=1+α：1-α：2、[In]：[M]：[Zn]=1+α：1-α：3、[In]：[M]：[Zn]=1+α：1-α：4及[In]：[M]：[Zn]=1+α：1-α：5表示的組成。此外，該值例如表示在混合原料的氧化物並以1350℃進行焙燒時會成為固溶體的組成。
因此，藉由接近於上述會成為固溶體的組成，可以得到結晶性高的CAAC-OS。
在形成CAAC-OS時，有時受到被成膜面的基板表面的加熱或空間加熱等的影響而用作源的靶材等的組成與膜的組成不同。例如，由於氧化鋅與氧化銦或氧化鎵等相比容易昇華，所以容易產生源與膜的組成的差異。因此，較佳為預先考慮組成的變化而選擇源。此外，源與膜的組成的差異除了溫度以外也受到壓力或成膜氣體等的影響。
以下，對典型的氧化物靶材的組成以及使用該氧化物靶材利用濺射法形成的氧化物的組成進行說明。例如，當使用In：Ga：Zn=1：1：1[原子數比]的氧化物靶材進行成膜時，In-Ga-Zn氧化物的組成為In：Ga：Zn=1：(0.8 以上且1.1以下)：(0.5以上且0.9以下)[原子數比]。當使用In：Ga：Zn=3：1：2[原子數比]的氧化物靶材進行成膜時，In-Ga-Zn氧化物的組成為In：Ga：Zn=3：(0.8以上且1.1以下)：(1.0以上且1.8以下)[原子數比]。當使用In：Ga：Zn=4：2：4.1[原子數比]的氧化物靶材進行成膜時，In-Ga-Zn氧化物的組成為In：Ga：Zn=4：(2.6以上且3.2以下)：(2.2以上且3.4以下)[原子數比]。
注意，半導體406a較佳為包含過剩氧。包含過剩氧的半導體具有藉由加熱處理釋放氧的功能。因此，半導體406a為其中氧能夠移動的半導體。
包含過剩氧的半導體406a有時具有降低半導體406b中的氧缺陷的功能。氧缺陷在半導體406b中形成DOS而成為電洞陷阱等。另外，當氫進入氧缺陷部時，有時生成作為載子的電子。因此，藉由降低半導體406b中的氧缺陷，電晶體可以具有穩定的電特性。
圖2A和圖2B為示出半導體406a中的過剩氧(也記為exO)減少半導體406b中的氧缺陷(也記為VO)的情況的剖面圖。如圖2A所示，半導體406a包含過剩氧。半導體406b包含氧缺陷。
當進行加熱處理等時，半導體406a中的過剩氧移動。移動的過剩氧的一部分在到達半導體406b中的氧缺陷時消失。如此，半導體406b中的氧缺陷從半導體406a一側開始減少。因此，半導體406b分成氧缺陷比例低的層406b1和氧缺陷比例高的層406b2(參照圖2B)。注意，半導體406b分成層406b1和層406b2的機制不侷限於上述機制。例如，當對半導體406b的頂面 進行某個處理來在半導體406b的頂面附近形成氧缺陷時，也成為同樣的層結構。
當氧化物半導體包含氧缺陷時，有時氫進入氧缺陷部而形成施體能階。換而言之，層406b2的載子密度有可能比層406b1高。因此，對應於圖1B的點劃線E1-E2的部分具有圖1C所示的能帶圖。注意，在圖1C中，將價帶頂的能量表示為EV，將導帶底的能量表示為EC，將費米能階表示為EF。
此時，若施加閘極電壓，通道則形成在半導體406a、半導體406b和半導體406c當中的電子親和力最大的半導體406b的層406b2中。
在此，層406b1和層406b2為在同一半導體406b內僅費米能階的相對位置不同的層。另外，它們之間的界線有可能不明確。因此，在層406b1與層406b2之間價帶頂的能量及導帶底的能量連續地變化。另外，有時在半導體406a與半導體406b之間具有半導體406a和半導體406b的混合區域。另外，有時在半導體406b與半導體406c之間具有半導體406b和半導體406c的混合區域。混合區域的介面態密度較低。因此，在半導體406a、半導體406b和半導體406c的疊層體的能帶圖中，各層之間的介面及介面附近的能量連續地變化(也稱為連續接合)。
此時，電子不是在半導體406a及半導體406c中而主要在半導體406b的層406b2中移動。如上所述，藉由降低半導體406a與半導體406b的介面處的介面態密度、半導體406b與半導體406c的介面處的介面態密度，在半導體406b中妨礙電子移動的情況減少，從而可以提高電晶體的通態電流。
越減少妨礙電子移動的原因，越能夠提高電晶體的通態電流。例如，在沒有妨礙電子移動的原因的情況下，估計為電子高效率地移動。例如，在通道形成區中的物理性凹凸較大的情況下也會發生電子移動的妨礙。
為了提高電晶體的通態電流，例如，半導體406b的頂面或底面(被形成面，在此為半導體406a)的1μm×1μm的範圍內的均方根(RMS：Root-Mean-Square)粗糙度為低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。另外，其1μm×1μm的範圍內的平均表面粗糙度(也稱為Ra)為低於1nm，較佳為低於0.6nm，更佳為低於0.5nm，進一步較佳為低於0.4nm，即可。其1μm×1μm的範圍內的最大高低差(也稱為P-V)為低於10nm，較佳為低於9nm，更佳為低於8nm，進一步較佳為低於7nm。RMS粗糙度、Ra以及P-V可以藉由使用由精工電子奈米科技(SII Nano Technology)有限公司製造的掃描探針顯微鏡SPA-500等測定。
此外，為了提高電晶體的通態電流，半導體406c的厚度越小越佳。例如，半導體406c具有其厚度為低於10nm，較佳為5nm以下，更佳為3nm以下的區域即可。另一方面，半導體406c具有阻擋構成相鄰的絕緣體的氧之外的元素(氫、矽等)侵入形成有通道的半導體406b中的功能。因此，半導體406c較佳為具有一定程度的厚度。例如，半導體406c具有其厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上的區域即可。另外，為了抑制從絕緣體402等釋放的氧向外擴散，半導體406c較佳為具有阻擋氧的性質。
此外，為了提高可靠性，較佳為使半導體406a變厚並使半導體406c變薄。例如，半導體406a具有其厚度例如為10nm以上，較佳為20nm以上，更佳為40nm以上，進一步較佳為60nm以上的區域即可。藉由將半導體406a形成為厚，可以拉開從相鄰的絕緣體和半導體406a的介面到形成有通道的半導體406b的距離。注意，因為半導體裝置的生產率可能會下降，所以半導體406a具有其厚度例如為200nm以下，較佳為120nm以下，更佳為80nm以下的區域即可。
例如在半導體406b與半導體406a之間具有藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。此外，在半導體406b與半導體406c之間具有藉由SIMS得到的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3的區域。
半導體406b具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。為了降低半導體406b的氫濃度，較佳為降低半導體406a及半導體406c的氫濃度。半導體406a及半導體406c具有藉由SIMS得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域。此外，半導體406b具有藉由SIMS得到的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。為了降低半導體406b的氮濃度，較佳為降低半 導體406a及半導體406c的氮濃度。半導體406a及半導體406c具有藉由SIMS得到的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
上述三層結構是一個例子。例如，也可以採用沒有半導體406a或半導體406c的兩層結構。或者，也可以採用在半導體406a上或下、或者在半導體406c上或下設置作為半導體406a、半導體406b和半導體406c例示的半導體中的任何一個半導體的四層結構。或者，也可以採用在半導體406a上、半導體406a下、半導體406c上、半導體406c下中的任何兩個以上的位置設置作為半導體406a、半導體406b和半導體406c例示的半導體中的任何一個半導體的n層結構(n為5以上的整數)。
半導體406a、半導體406b和半導體406c較佳為使用氧化物半導體。注意，有時也可以使用矽(包括應變矽)、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或者有機半導體等。
〈氧化物半導體的結構〉
下面，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短程有序而不具有長程有序。
從相反的觀點來看，不能將本質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高 解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖21A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖21B示出將圖21A中的區域(1)放大的Cs校正高解析度TEM影像。由圖21B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖21B所示，CAAC-OS具有特有的原子排列。圖21C是以輔助線示出特有的原子排列的圖。由圖21B和圖21C可知，一個顆粒的尺寸為1nm以上或者3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS 的顆粒5100的配置示意性地表示為沉積磚塊或塊體的結構(參照圖21D)。在圖21C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖21D所示的區域5161。
圖22A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖22B、圖22C和圖22D分別示出將圖22A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖22B、圖22C和圖22D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖23A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的 in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖23B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖23C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖24A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖24B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖24B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖24B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖24B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011個/cm3，較佳為小於1×1011個/cm3，更佳為小於1×1010個/cm3，且是1×10-9個/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不 到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖25示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖25可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖25中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖25中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧 化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈電晶體的構成要素〉
以下，對本發明的一個方式的電晶體的其他的構成要素進行說明。
作為基板400例如可以使用絕緣體基板、半導體基板或導電體基板。 作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、安定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如，作為半導體基板，可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon on Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬的氮化物的基板、包含金屬的氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為在基板上設置的元件，可以舉出電容元件、電阻元件、切換元件、發光元件、記憶元件等。
此外，作為基板400也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在非撓性基板上形成電晶體之後，將該電晶體剝離並轉置到撓性基板的基板400上。在此情況下，較佳為在非撓性基板與電晶體之間設置剝離層。此外，作為基板400，也可以使用包含纖維的薄片、薄膜或箔等。另外，基板400也可以具有伸縮性。此外，基板400可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者，也可以具有不恢復為原來的形狀的性質。基板400的厚度例如為5μm以上且700μm以下，較佳為10μm以上且500μm以下，更佳為15μm以上且300μm以下。藉由將基板400形成為薄，可以實現半導體裝置的輕量化。另外，藉由將基板400形成得薄，即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此，可以緩 和因掉落等而基板400上的半導體裝置受到的衝擊等。即，能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板400，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板400的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。作為撓性基板的基板400，例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材質即可。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。尤其是芳族聚醯胺的線性膨脹係數較低，因此適用於撓性基板的基板400。
作為絕緣體402，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。作為絕緣體402，例如可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。
絕緣體402也可以具有防止雜質從基板400等擴散的功能。另外，在半導體406b為氧化物半導體的情況下，絕緣體402可以具有向半導體406b供應氧的功能。
另外，絕緣體402較佳為包含過剩氧的絕緣體。
例如，包含過剩氧的絕緣體是具有藉由加熱處理釋放氧的功能的絕緣 體。例如，包含過剩氧的氧化矽是能夠藉由加熱處理等釋放氧的氧化矽。因此，絕緣體402是其中氧能夠移動的絕緣體。換言之，絕緣體402是具有氧透過性的絕緣體，即可。例如，絕緣體402是其氧透過性高於半導體406b的絕緣體，即可。
包含過剩氧的絕緣體有時具有降低半導體406b中的氧缺陷的功能。氧缺陷在半導體406b中形成DOS而成為電洞陷阱等。另外，當氫進入氧缺陷部時，有時生成作為載子的電子。因此，藉由降低半導體406b中的氧缺陷，電晶體可以具有穩定的電特性。
在此，藉由加熱處理釋放氧的絕緣體有時在熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析中，在表面溫度為100℃以上且700℃以下或者100℃以上且500℃以下的範圍內釋放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
下面說明利用TDS分析來測量氧釋放量的方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成正比。並且，藉由對該測量樣本與標準樣本進行比較，可以計算出氣體的總釋放量。
例如，根據作為標準樣本的含有指定密度的氫的矽基板的TDS分析結果以及測量樣本的TDS分析結果，可以藉由下面所示的算式求出測量樣本中的氧分子的釋放量(NO2)。這裡，假設為藉由TDS分析而得到的質荷比 32的氣體都來源於氧分子。雖然CH3OH的質荷比為32，但因為CH3OH存在的可能性較低，所以在這裡不考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極低，所以不考慮。
NO2=NH2/SH2×SO2×α
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是對測量樣本進行TDS分析而得到的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。關於上面所示的算式的詳細內容，可以參照日本專利申請公開平第6-275697公報。注意，上述氧的釋放量是使用由日本電子科學公司(ESCO Ltd.)製造的熱脫附裝置EMD-WA1000S/W，並以例如包含1×1016atoms/cm2的氫原子的矽基板為標準樣本而測量的。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比例可以從氧分子的電離率算出。另外，因為上述α包括氧分子的電離率，所以藉由評估氧分子的釋放量，可以估算出氧原子的釋放量。
注意，NO2是氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的2倍。
或者，藉由加熱處理釋放氧的絕緣體有時包含過氧化自由基。明確而言，起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，包含過 氧化自由基的絕緣體有時在電子自旋共振中在g值為2.01近旁時具有非對稱的信號。
或者，包含過剩氧的絕緣體也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測定的值。
作為導電體416a及導電體416b，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
作為絕緣體412，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。作為絕緣體412，例如可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。
作為導電體404，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、 包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
作為絕緣體408，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。絕緣體408較佳為使用包含氧化鋁、氮氧化矽、氮化矽、氧化鎵、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣體的單層或疊層。
〈電晶體的結構1的變形例子〉
圖1A至圖1C所示的電晶體可以被變形為各種方式。
例如，圖3A所示的電晶體與圖1A至圖1C所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406a的側面的一部分及半導體406b的頂面的一部分及側面的一部分上具有區域409a及區域409b。注意，區域409a及區域409b不形成在通道形成區內。區域409a及區域409b例如為其電阻率比導電體416a和/或導電體416b高且比半導體406b的其他區域低的區域。區域409a及區域409b具有降低導電體416a及導電體416b與半導體406b的接觸電阻的功能。因此，有時可以使電晶體的飽和區中的電特性穩定。此外，有時可以增加電晶體的通態電流。區域409a及區域409b例如可以藉由對半導體406a及半導體406b的一部分添加選自氫、硼、氮、磷和氬等中的一種以上的元素來形成。尤其較佳為添加三價元素或五價元素。元素例如利用電漿處理或者離子植入處理添加即可。
例如，圖3B所示的電晶體與圖1A至圖1C所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406b下隔著絕緣體402具有導 電體413。導電體413與電晶體的通道形成區重疊，具有第二閘極電極的功能。或者，具有控制電晶體的臨界電壓的功能。為了控制電晶體的臨界電壓，例如，對導電體413施加恆定電位即可。例如，藉由對導電體413施加比電晶體的源極電極高的電位，可以增加電晶體的通態電流。另外，例如，藉由對導電體413施加比電晶體的源極電極低的電位，可以減少電晶體的關態電流(off-state current)。因此，藉由對導電體413施加任意的電位，可以增加電晶體的通態電流且減少電晶體的關態電流。導電體413例如參照關於導電體404的記載即可。
例如，圖3C所示的電晶體與圖1A至圖1C所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406b下隔著絕緣體402具有導電體413；半導體406c覆蓋導電體416a、導電體416b、半導體406a及半導體406b。圖3C所示的電晶體與圖3B所示的電晶體的不同點為導電體404與導電體413電連接。圖3C所示的電晶體具有由導電體404及導電體413圍繞電晶體的通道形成區的結構。這樣能夠進一步獲得s-channel結構的效果。由於半導體406c覆蓋導電體416a、導電體416b、半導體406a及半導體406b，因此有時可以減少在導電體416a及導電體416b與導電體404之間產生的洩漏電流。
〈電晶體結構2〉
圖4A和圖4B示出本發明的一個方式的電晶體。圖4A為電晶體的俯視圖。圖4B為對應於圖4A所示的點劃線B1-B2及點劃線B3-B4的電晶體的剖面圖。
圖4B所示的電晶體包括基板400上的絕緣體402、絕緣體402上的半導體406a、半導體406a上的半導體406b、半導體406b上的導電體416a、半導體406b上的導電體416b、導電體416a上的絕緣體410a、導電體416b上的絕緣體410b、半導體406b上的半導體406c、半導體406c上的絕緣體412以及絕緣體412上的導電體404。也可以以覆蓋電晶體的方式配置絕緣體408。有時可以不設置絕緣體402。有時可以不設置絕緣體410a。有時可以不設置絕緣體410b。有時可以不設置半導體406a。有時可以不設置半導體406c。
導電體416a的底面與半導體406a的側面、半導體406b的頂面及側面接觸。換而言之，導電體416a具有與半導體406b的頂面以外的面(側面等)接觸的區域。導電體416b的底面也與半導體406a的側面、半導體406b的頂面及側面接觸。換而言之，導電體416b具有與半導體406b的頂面以外的面(側面等)接觸的區域。因此，導電體416a及導電體416b與半導體406b之間的接觸電阻小。換而言之，該電晶體的通態電流很大。
關於其他結構參照圖1A至圖1C所示的電晶體的記載。
〈電晶體的結構2的變形例子〉
圖4A和圖4B所示的電晶體可以被變形為各種方式。
例如，圖5A所示的電晶體與圖4A和圖4B所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406a的側面的一部分及半導體406b的頂面的一部分及側面的一部分上具有區域409a及區域409b。注意， 區域409a及區域409b不形成在通道形成區內。區域409a及區域409b例如為其電阻率比導電體416a和/或導電體416b高且比半導體406b的其他區域低的區域。區域409a及區域409b具有降低導電體416a及導電體416b與半導體406b的接觸電阻的功能。因此，有時可以使電晶體的飽和區中的電特性穩定。此外，有時可以增加電晶體的通態電流。區域409a及區域409b例如可以藉由對半導體406a及半導體406b的一部分添加選自氫、硼、氮、磷和氬等中的一種以上的元素來形成。尤其較佳為添加三價元素或五價元素。元素例如利用電漿處理或者離子植入處理添加即可。
例如，圖5B所示的電晶體與圖4A和圖4B所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406b下隔著絕緣體402具有導電體413。導電體413與電晶體的通道形成區重疊，具有第二閘極電極的功能。或者，具有控制電晶體的臨界電壓的功能。為了控制電晶體的臨界電壓，例如，對導電體413施加恆定電位即可。例如，藉由對導電體413施加比電晶體的源極電極高的電位，可以增加電晶體的通態電流。另外，例如，藉由對導電體413施加比電晶體的源極電極低的電位，可以減少電晶體的關態電流。因此，藉由對導電體413施加任意的電位，可以增加電晶體的通態電流且減少電晶體的關態電流。導電體413例如參照關於導電體404的記載即可。
例如，圖5C所示的電晶體與圖4A和圖4B所示的電晶體的不同點為：不具有絕緣體410a及絕緣體410b；在半導體406b下隔著絕緣體402具有導電體413；半導體406c覆蓋導電體416a、導電體416b、半導體406a及半導體406b。圖5C所示的電晶體與圖5B所示的電晶體的不同點為導電體404 與導電體413電連接。圖5C所示的電晶體具有由導電體404及導電體413圍繞電晶體的通道形成區的結構。這樣能夠進一步獲得s-channel結構的效果。由於半導體406c覆蓋導電體416a、導電體416b、半導體406a及半導體406b，因此有時可以減少在導電體416a及導電體416b與導電體404之間產生的洩漏電流。
〈電晶體的製造方法〉
以下，對本發明的一個方式的電晶體的製造方法進行說明。
在此，說明在製造本發明的一個方式的電晶體時使用的光阻遮罩的形成方法的一個例子。首先，利用旋塗法等形成感光性有機物層或感光性無機物層。接著，使光穿過光罩照射在感光性有機物層或感光性無機物層上。作為該光可以使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等。此外，也可以利用在基板與投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術(liquid immersion technique)。也可以使電子束或離子束照射在感光性有機物層或感光性無機物層上，而不使用上述光。當使用電子束或離子束時，不需要光罩。接著，藉由使用顯影液去除或留下感光性有機物層或感光性無機物層的被曝光的區域，來形成光阻遮罩。
在本說明書中，當簡單地記載為“形成光阻遮罩”時，也包括在光阻遮罩之下形成底部抗反射塗層(BARC：Bottom Anti Reflective Coating)的情況。在使用BARC的情況下，先使用光阻遮罩對BARC進行蝕刻，再使用光阻遮罩及BARC對加工目標進行蝕刻。注意，有時也可以不使用BARC 而使用不具有底部抗反射塗層的功能的有機物或無機物。
在本說明書中，在去除光阻遮罩時利用電漿處理和/或濕蝕刻。作為電漿處理，較佳為使用電漿灰化。在光阻遮罩等的去除不足夠情況下，也可以使用0.001vol.%以上且1vol.%以下的濃度的氫氟酸和/或臭氧水等去除剩下的光阻遮罩等。
在本說明書中，導電體、絕緣體以及半導體可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法、熱氧化法或電漿氧化法等形成。
注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容元件等)等有時因從電漿接收電荷而會產生電荷積聚(charge buildup)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，在採用不使用電漿的熱CVD法的情況下，因為不發生這種電漿 損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不發生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，ALD法也不發生成膜時的電漿損傷，所以能夠得到缺陷較少的膜。
不同於從靶材等被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響，而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於覆蓋縱橫比高的開口部的表面的情況。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他成膜方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法及ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
在此，參照圖6A至圖7C對圖1A至圖1C所示的電晶體的製造方法進行說明。
首先，準備基板400。接著，形成絕緣體402。接著，形成將成為半導體406a的半導體436a。
注意，半導體436a較佳為以包含過剩氧的方式形成。或者，在形成半導體436a之後，也可以進行添加氧的處理。作為添加氧的處理，有電漿處理或者離子植入處理等。
在利用電漿處理對半導體436a添加氧的情況下，例如，使用氧、臭氧或者一氧化二氮等氧化氣體生成電漿，將半導體436a暴露於該電漿即可。或者，在半導體436a上形成導電體，將半導體436a暴露於穿過該導電體的上述電漿即可。當進行電漿處理時，較佳為以氧被引到基板400一側的方式施加偏壓電壓。可以利用偏壓電壓對半導體436a添加更多的氧。偏壓電壓也可以是自偏壓電壓。當進行電漿處理時，較佳為在加熱基板400的狀態下進行。藉由加熱基板400，可以對半導體436a添加更多的氧。注意，作為導電體，例如可以使用金屬、透明導電體等。尤其較佳為使用氮化鈦、氮化鉭、In-Sn氧化物、In-Sn-Si氧化物、In-M-Zn氧化物。尤其是在使用氧化物時，不容易與氧化氣體發生化學反應，因此可以添加更多的氧。
接著，形成將成為半導體406b的半導體436b(參照圖6A)。
接著，進行加熱處理。藉由進行加熱處理，半導體436a中的過剩氧的一部分移動到半導體436b中。因此，由於圖2A和圖2B等所示的機制，半導體436b分成層436b1和層436b2(參照圖6B)。層436b1經過後面的製程 而成為層406b1。層436b2經過後面的製程而成為層406b2。
接著，形成將成為導電體416a及導電體416b的導電體446。接著，形成將成為絕緣體410a及絕緣體410b的絕緣體440(參照圖6C)。
接著，形成光阻遮罩。接著，以該光阻遮罩為遮罩對絕緣體440進行蝕刻，來形成絕緣體410。另外，以該光阻遮罩及絕緣體410為遮罩對導電體446進行蝕刻，來形成導電體416。另外，以該光阻遮罩、絕緣體410及導電體416為遮罩對半導體436b進行蝕刻，來形成半導體406b。在形成半導體406b時，層436b1成為層406b1，層436b2成為層406b2。另外，以該光阻遮罩、絕緣體410、導電體416及半導體406b為遮罩對半導體436a進行蝕刻，來形成半導體406a。接著，去除光阻遮罩(參照圖7A)。
接著，形成光阻遮罩。接著，以該光阻遮罩為遮罩對絕緣體410進行蝕刻，來形成絕緣體410a及絕緣體410b。另外，以該光阻遮罩、絕緣體410a及絕緣體410b為遮罩對導電體416進行蝕刻，來形成導電體416a及導電體416b。另外，以該光阻遮罩、絕緣體410a、絕緣體410b、導電體416a及導電體416b為遮罩對半導體406b的一部分進行蝕刻，來減薄半導體406b。此時，以通道形成區中的層406b2的厚度為1nm以上且10nm以下，較佳為1nm以上且5nm以下的方式進行蝕刻。因為層406b2具有用作電晶體的通道形成區的區域，因此在層406b2具有上述厚度時，利用電晶體的閘極電極的電場的控制性得到提高。接著，去除光阻遮罩(參照圖7B)。也可以完全去除通道形成區中的層406b2。此時，完成的電晶體具有圖20A所示的剖面形狀。對應於圖20A的點劃線E1-E2的部分具有圖20B所示的能帶圖。由於層406b2 不包括在通道形成區中，因此電晶體的臨界電壓趨於正值。
接著，形成將成為半導體406c的半導體。接著，形成將成為絕緣體412的絕緣體。接著，形成將成為導電體404的導電體。接著，在將成為導電體404的導電體上形成光阻遮罩。接著，以該光阻遮罩為遮罩對將成為導電體404的導電體進行蝕刻，來形成導電體404。另外，以該光阻遮罩及導電體404為遮罩對將成為絕緣體412的絕緣體進行蝕刻，來形成絕緣體412。另外，以該光阻遮罩、導電體404及絕緣體412為遮罩對將成為半導體406c的半導體進行蝕刻，來形成半導體406c。接著，去除光阻遮罩。接著，形成絕緣體408，由此可以製造電晶體(參照圖7C)。注意，也可以在將成為導電體404的導電體與光阻遮罩之間形成硬遮罩。作為硬遮罩，例如，可以使用鎢、鈦、鉭、氮化鎢、氮化鉭、氮化鈦、氧化矽、氧氮化矽、氮化矽、氮氧化矽或者氧化鋁等的單層或疊層。
藉由上述步驟，可以製造圖1A至圖1C所示的電晶體。
〈半導體裝置〉
下面，例示出本發明的一個方式的半導體裝置。
〈電路〉
下面，說明利用本發明的一個方式的電晶體的電路的一個例子。
[CMOS反相器]
圖8A所示的電路圖示出所謂的CMOS反相器的結構，其中使p通道電 晶體2200與n通道電晶體2100串聯連接，並使各閘極連接。
〈半導體裝置的結構1〉
圖9是對應於圖8A的半導體裝置的剖面圖。圖9所示的半導體裝置包括電晶體2200以及電晶體2100。電晶體2100配置於電晶體2200的上方。注意，雖然這裡示出作為電晶體2100使用圖1A和圖1C所示的電晶體的例子，但是本發明的一個方式的半導體裝置不侷限於此。例如，也可以使用圖3A至圖5C所示的各電晶體等作為電晶體2100。因此，關於電晶體2100，適當地參照上述電晶體的記載。
圖9所示的電晶體2200是使用半導體基板450的電晶體。電晶體2200包括半導體基板450中的區域472a、半導體基板450中的區域472b、絕緣體462以及導電體454。
在電晶體2200中，區域472a及區域472b具有源極區域及汲極區域的功能。另外，絕緣體462具有閘極絕緣體的功能。另外，導電體454具有閘極電極的功能。因此，能夠由施加到導電體454的電位控制通道形成區的電阻。即，能夠由施加到導電體454的電位控制區域472a與區域472b之間的導通/非導通。
作為半導體基板450，例如可以使用由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。較佳的是，作為半導體基板450使用單晶矽基板。
作為半導體基板450使用包含賦予n型導電性的雜質的半導體基板。注意，作為半導體基板450，也可以使用包含賦予p型導電性的雜質的半導體基板。此時，在形成電晶體2200的區域中配置包含賦予n型導電性的雜質的井，即可。或者，半導體基板450也可以為i型。
半導體基板450的頂面較佳為具有(110)面。由此，能夠提高電晶體2200的導通特性。
區域472a及區域472b是包含賦予p型導電性的雜質的區域。由此，電晶體2200具有p通道型的結構。
注意，電晶體2200與鄰接的電晶體被區域460等隔開。區域460具有絕緣性。
圖9所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b、導電體498c、絕緣體490、絕緣體492以及絕緣體494。
絕緣體464配置於電晶體2200上。絕緣體466配置於絕緣體464上。絕緣體468配置於絕緣體466上。絕緣體490配置於絕緣體468上。另外，電晶體2100配置於絕緣體490上。絕緣體492配置於電晶體2100上。絕緣體494配置於絕緣體492上。
絕緣體464包括到達區域472a的開口部、到達區域472b的開口部以及到達導電體454的開口部。導電體480a、導電體480b或導電體480c分別填埋於各開口部中。
絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。導電體478a、導電體478b或導電體478c分別填埋於各開口部中。
絕緣體468包括到達導電體478b的開口部以及到達導電體478c的開口部。導電體476a或導電體476b分別填埋於各開口部中。
絕緣體490包括與電晶體2100的通道形成區重疊的開口部、到達導電體476a的開口部以及到達導電體476b的開口部。導電體474a、導電體474b或導電體474c分別填埋於各開口部中。
導電體474a也可以具有電晶體2100的閘極電極的功能。或者，例如，也可以藉由對導電體474a施加恆定電位，來控制電晶體2100的臨界電壓等的電特性。或者，例如，也可以將導電體474a電連接到具有電晶體2100的閘極電極的功能的導電體404。由此，可以增加電晶體2100的通態電流。此外，由於可以抑制穿通現象，因此可以使電晶體2100的飽和區中的電特性穩定。
絕緣體492包括穿過電晶體2100的源極電極和汲極電極中的一個的導 電體416b到達導電體474b的開口部、到達電晶體2100的源極電極和汲極電極中的另一個的導電體416a的開口部、到達電晶體2100的閘極電極的導電體404的開口部以及到達導電體474c的開口部。導電體496a、導電體496b、導電體496c或導電體496d分別填埋於各開口部中。注意，各開口部有時穿過電晶體2100等的構成要素。
絕緣體494包括到達導電體496a的開口部、到達導電體496b及導電體496d的開口部以及到達導電體496c的開口部。導電體498a、導電體498b或導電體498c分別填埋於各開口部中。
作為絕緣體464、絕緣體466、絕緣體468、絕緣體490、絕緣體492及絕緣體494，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。作為絕緣體401，例如可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。
絕緣體464、絕緣體466、絕緣體468、絕緣體490、絕緣體492和絕緣體494中的一個以上較佳為具有阻擋氫等雜質及氧的功能。藉由在電晶體2100的附近配置具有阻擋氫等雜質及氧的功能的絕緣體，可以使電晶體2100的電特性穩定。
作為具有阻擋氫等雜質及氧的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、 鉿或鉭的絕緣體的單層或疊層。
作為導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b及導電體498c，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
注意，圖10所示的半導體裝置與圖9所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖10所示的半導體裝置，參照圖9所示的半導體裝置的記載。明確而言，在圖10所示的半導體裝置中，電晶體2200為Fin型。藉由使電晶體2200成為Fin型，實效的通道寬度得到增大，從而能夠提高電晶體2200的導通特性。另外，由於可以增大閘極電極的電場的影響，所以能夠提高電晶體2200的關閉特性。
另外，圖11所示的半導體裝置與圖9所示的半導體裝置的不同之處只在於電晶體2200的結構。因此，關於圖11所示的半導體裝置，參照圖9所示的半導體裝置的記載。明確而言，在圖11所示的半導體裝置中，電晶體2200設置在SOI基板上。圖11示出區域456與半導體基板450被絕緣體452隔開的結構。藉由使用SOI基板，可以抑制穿通現象等，所以能夠提高電晶體2200的關閉特性。注意，絕緣體452可以藉由使半導體基板450的 一部分絕緣體化形成。例如，作為絕緣體452可以使用氧化矽。
在圖9至圖11所示的半導體裝置中，由於使用半導體基板形成p通道電晶體，並在其上方形成n通道電晶體，因此能夠減少元件所占的面積。即，可以提高半導體裝置的集成度。另外，與使用同一半導體基板形成n通道電晶體及p通道電晶體的情況相比，可以簡化製程，所以能夠提高半導體裝置的生產率。另外，能夠提高半導體裝置的良率。另外，p通道電晶體有時可以省略LDD(Lightly Doped Drain)區域的形成、淺溝槽(Shallow Trench)結構的形成或彎曲設計等複雜的製程。因此，與使用半導體基板形成n通道電晶體的半導體裝置相比，圖9至圖11所示的半導體裝置有時能夠提高生產率和良率。
〈CMOS類比開關〉
此外，圖8B所示的電路圖示出使電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用這種結構，可以將該電晶體用作所謂的CMOS類比開關。
〈記憶體裝置1〉
參照圖12A和圖12B示出半導體裝置(記憶體裝置)的一個例子，其中使用本發明的一個方式的電晶體，即便在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。
圖12A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容元件3400。另外，作為電晶體3300可以使 用上述電晶體。
電晶體3300較佳為使用關態電流小的電晶體。電晶體3300例如可以使用包含氧化物半導體的電晶體。由於電晶體3300的關態電流小，所以可以在長期間使半導體裝置的特定的節點保持儲存內容。即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。
在圖12A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003與電晶體3300的源極和汲極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個與電容元件3400的一個電極電連接，第五佈線3005與電容元件3400的另一個電極電連接。
圖12A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，而使電晶體3300處於導通狀態。由此，第三佈線3003的電位施加到與電晶體3200的閘極及電容元件3400的一個電極電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為非導通狀態的電位而使電晶體3300處於非導通狀態，使節點 FG保持電荷(保持)。
因為電晶體3300的關態電流較小，所以節點FG的電荷被長時間保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體3200為n通道電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，若第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。為了不讀出其他記憶單元的資訊，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“非導通狀態”的電位，即低於Vth_H的電位，即可。或者，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“導通狀態”的電位，即高於Vth_L的電位，即可。
〈半導體裝置的結構2〉
圖13是對應於圖12A的半導體裝置的剖面圖。圖13所示的半導體裝置包括電晶體3200、電晶體3300以及電容元件3400。電晶體3300及電容元件3400配置於電晶體3200的上方。關於電晶體3300參照上述電晶體2100的記載。關於電晶體3200參照圖9所示的電晶體2200的記載。在圖9中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200也可以為n通道電晶體。
圖13所示的電晶體3200是使用半導體基板450的電晶體。電晶體3200包括半導體基板450中的區域472a、半導體基板450中的區域472b、絕緣體462以及導電體454。
圖13所示的半導體裝置包括絕緣體464、絕緣體466、絕緣體468、導電體480a、導電體480b、導電體480c、導電體478a、導電體478b、導電體478c、導電體476a、導電體476b、導電體474a、導電體474b、導電體474c、導電體496a、導電體496b、導電體496c、導電體496d、導電體498a、導電體498b、導電體498c、導電體498d、絕緣體490、絕緣體492以及絕緣體494。
絕緣體464配置於電晶體3200上。絕緣體466配置於絕緣體464上。絕緣體468配置於絕緣體466上。絕緣體490配置於絕緣體468上。另外，電晶體3300配置於絕緣體490上。絕緣體492配置於電晶體3300上。絕緣體494配置於絕緣體492上。
絕緣體464包括到達區域472a的開口部、到達區域472b的開口部以及到達導電體454的開口部。另外，導電體480a、導電體480b或導電體480c分別填埋於各開口部中。
絕緣體466包括到達導電體480a的開口部、到達導電體480b的開口部以及到達導電體480c的開口部。導電體478a、導電體478b或導電體478c分別填埋於各開口部中。
絕緣體468包括到達導電體478b的開口部以及到達導電體478c的開口部。導電體476a或導電體476b分別填埋於各開口部中。
絕緣體490包括與電晶體3300的通道形成區重疊的開口部、到達導電體476a的開口部以及到達導電體476b的開口部。導電體474a、導電體474b或導電體474c分別填埋於各開口部中。
導電體474a也可以具有電晶體3300的底閘極電極的功能。或者，例如，也可以藉由對導電體474a施加恆定電位，來控制電晶體3300的臨界電壓等的電特性。或者，例如，也可以將導電體474a電連接到電晶體3300的頂閘極電極的導電體404。由此，可以增加電晶體3300的通態電流。此外，由於可以抑制穿通現象，因此可以使電晶體3300的飽和區中的電特性穩定。
絕緣體492包括穿過電晶體3300的源極電極和汲極電極中的一個的導電體416b到達導電體474b的開口部、到達隔著絕緣體412與電晶體3300 的源極電極和汲極電極中的另一個的導電體416a重疊的導電體414的開口部、到達電晶體3300的閘極電極的導電體404的開口部以及穿過電晶體3300的源極電極和汲極電極中的另一個的導電體416a到達導電體474c的開口部。導電體496a、導電體496b、導電體496c或導電體496d分別填埋於各開口部中。注意，各開口部有時穿過電晶體3300等的構成要素。
絕緣體494包括到達導電體496a的開口部、到達導電體496b的開口部、到達導電體496c的開口部以及到達導電體496d的開口部。導電體498a、導電體498b、導電體498c或導電體498d分別填埋於各開口部中。
絕緣體464、絕緣體466、絕緣體468、絕緣體490、絕緣體492和絕緣體494中的一個以上較佳為具有阻擋氫等雜質及氧的功能。藉由在電晶體3300的附近配置具有阻擋氫等雜質及氧的功能的絕緣體，可以使電晶體3300的電特性穩定。
作為導電體498d，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，也可以使用合金或化合物，還可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體、包含鈦及氮的導電體等。
電晶體3200的源極和汲極藉由導電體480b、導電體478b、導電體476a、導電體474b以及導電體496c電連接到電晶體3300的源極電極和汲極電極中的一個的導電體416b。電晶體3200的閘極電極的導電體454藉由導電體 480c、導電體478c、導電體476b、導電體474c以及導電體496d電連接到電晶體3300的源極電極和汲極電極中的另一個的導電體416a。
電容元件3400包括與電晶體3300的源極電極和汲極電極中的另一個電連接的電極、導電體414以及絕緣體412。注意，絕緣體412可以以與電晶體3300的閘極絕緣體相同的製程形成，因此有時可以提高生產率，所以有時是較佳的。另外，當作為導電體414使用以與電晶體3300的閘極電極相同的製程形成的層，有時可以提高生產率，所以有時是較佳的。
其他構成要素可以適當地參照關於圖9等的記載。
注意，圖14所示的半導體裝置與圖13所示的半導體裝置的不同之處只在於電晶體3200的結構。因此，關於圖14所示的半導體裝置，參照圖13所示的半導體裝置的記載。明確而言，在圖14所示的半導體裝置中，電晶體3200為Fin型。關於Fin型電晶體3200，參照圖10所示的電晶體2200的記載。在圖10中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200也可以為n通道電晶體。
另外，圖15所示的半導體裝置與圖13所示的半導體裝置的不同之處只在於電晶體3200的結構。因此，關於圖15所示的半導體裝置，參照圖13所示的半導體裝置的記載。明確而言，在圖15所示的半導體裝置中，電晶體3200設置在SOI基板的半導體基板450上。關於設置在作為SOI基板的半導體基板450上的電晶體3200，參照圖11所示的電晶體2200的記載。在圖11中，對電晶體2200為p通道電晶體的情況進行說明，但是電晶體3200 也可以為n通道電晶體。
〈記憶體裝置2〉
圖12B所示的半導體裝置與圖12A所示的半導體裝置的不同之處是圖12B所示的半導體裝置不包括電晶體3200。在此情況下也可以藉由與圖12A所示的半導體裝置相同的工作進行資訊的寫入及保持工作。
下面，說明圖12B所示的半導體裝置中的資訊讀出。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的一個電極的電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的一個電極的電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的一個電極的電位成為兩種狀態，即V1和V0(V1>V0)時，可以得知保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
並且，藉由對第三佈線3003的電位和規定的電位進行比較可以讀出資訊。
在此情況下，可以將上述使用第一半導體的電晶體用於用來驅動記憶單元的驅動電路，且將作為電晶體3300的使用第二半導體的電晶體層疊在該驅動電路上。
上述半導體裝置可以應用使用氧化物半導體的關態電流較小的電晶體來長期間保持儲存內容。即，因為不需要更新工作或可以使更新工作的頻率極低，所以能夠實現低功耗的半導體裝置。此外，在沒有電力供應時(但較佳為固定電位)也可以長期間保持儲存內容。
此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。例如，不同於習知的非揮發性記憶體，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生絕緣體劣化等問題。換言之，在本發明的一個方式的半導體裝置中，在現有非揮發性記憶體中成為問題的重寫次數不受到限制，並且其可靠性得到極大提高。再者，根據電晶體的導通狀態或非導通狀態而進行資訊寫入，所以能夠高速工作。
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖16是示出其一部分使用上述電晶體的CPU的一個例子的結構的塊圖。
圖16所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、 時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198、能夠重寫的ROM1199以及ROM介面1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖16所示的CPU只是簡化其結構而所示的一個例子而已，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖16所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼後輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號來生成內部時脈信號的內部時脈生成器，並將內部時脈信號供應到上述各種電路。
在圖16所示的CPU中，在暫存器1196中設置有記憶單元。可以將上述電晶體或記憶體裝置等用於暫存器1196的記憶單元。
在圖16所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖17是可以用作暫存器1196的記憶元件1200的電路圖的一個例子。記憶元件1200包括在電源關閉時失去儲存資料的電路1201、在電源關閉時不失去儲存資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203為具有一導電型(例如，n通道型)的電晶體1213， 而開關1204為具有與此相反的導電型(例如，p通道型)的電晶體1214的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(即，電晶體1213的導通狀態或非導通狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或非導通(即，電晶體1214的導通狀態或非導通狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到電容元件1208的一對電極的一個及電晶體1210的閘極。在此，將連接部分稱為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電源電位的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極的一個是電連接著的。在此，將連接部分稱為節點M1。可以對電容元件1207的一對電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1207的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。可以對電容元件1208的一對 電極的另一個輸入固定電位。例如，可以對其輸入低電源電位(GND等)或高電源電位(VDD等)。電容元件1208的一對電極的另一個電連接到能夠供應低電源電位的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的閘極。開關1203及開關1204的第一端子與第二端子之間的導通狀態或非導通狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於非導通狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖17示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖17示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當電路1201包括其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極 和汲極中的另一個)輸出的信號輸入到該節點。
在圖17所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的膜或基板1190中的電晶體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用其通道由氧化物半導體形成的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體形成的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖17所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在本發明的一個方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即便在不向記憶元件1200供應電源電壓的期間也可以長期間儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持儲存內容(資料)。
另外，由於該記憶元件藉由設置開關1203及開關1204進行預充電工作，因此可以縮短直到在再次開始供應電源電壓之後電路1201重新保持原來的資料為止所需要的時間。
另外，在電路1202中，電容元件1208所保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將電容元件1208所保持的信號轉換為電晶體1210的狀態(導通狀態或非導通狀態)，並從電路1202讀出。因此，即便對應於保持在電容元件1208中的信號的電位稍有變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制功耗。
雖然說明將記憶元件1200用於CPU的例子，但也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位信號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈顯示裝置〉
下面說明本發明的一個方式的顯示裝置的結構實例。
[結構實例]
圖18A示出本發明的一個方式的顯示裝置的俯視圖。此外，圖18B示出將液晶元件用於本發明的一個方式的顯示裝置的像素時的像素電路。另外，圖18C示出將有機EL元件用於本發明的一個方式的顯示裝置的像素時的像素電路。
用於像素的電晶體可以使用上述電晶體。在此示出使用n通道電晶體的例子。注意，也可以將藉由與用於像素的電晶體相同的製程製造的電晶體用作驅動電路。如此，藉由將上述電晶體用於像素或驅動電路，可以製造顯示品質和/或可靠性高的顯示裝置。
圖18A示出主動矩陣型顯示裝置的一個例子。在顯示裝置的基板5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(Flexible Printed Circuit：撓性印刷電路)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004與像素部5001形成在同一基板5000上。因此，與另外製造驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外製造驅動電 路時，佈線之間的連接數增加。因此，藉由在基板5000上設置驅動電路，可以減少佈線之間的連接數，從而可以使可靠性和/或良率得到提高。
[液晶顯示裝置]
此外，圖18B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，並且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信號。
分離電晶體5016的掃描線5012和電晶體5017的掃描線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用被用作資料線的信號線5014。電晶體5016和電晶體5017適當地使用上述電晶體。由此，可以提供顯示品質和/或可靠性高的液晶顯示裝置。
另外，電晶體5016與第一像素電極電連接，電晶體5017與第二像素電極電連接。第一像素電極與第二像素電極被分離。注意，對第一像素電極以及第二像素電極的形狀沒有特別的限制。例如，第一像素電極可以具有V字形狀。
電晶體5016的閘極電極與掃描線5012電連接，而電晶體5017的閘極電極與掃描線5013電連接。對掃描線5012和掃描線5013供應不同的閘極 信號來使電晶體5016和電晶體5017的工作時序互不相同，從而可以控制液晶的配向。
此外，也可以由電容線5010、用作電介質的閘極絕緣體、與第一像素電極或第二像素電極電連接的電容電極形成電容元件。
在多域結構中，一個像素包括第一液晶元件5018和第二液晶元件5019。第一液晶元件5018由第一像素電極、相對電極和其間的液晶層構成，而第二液晶元件5019由第二像素電極、相對電極和其間的液晶層構成。
另外，本發明的一個方式的顯示裝置不侷限於圖18B所示的像素電路。例如，也可以在圖18B所示的像素電路中加上開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
[有機EL顯示裝置]
圖18C示出像素的電路結構的另一個例子。在此示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，來自有機EL元件所包括的一對電極的一個的電子和來自該一對電極的另一個的電洞注入包含發光有機化合物的層中，從而電流流過。並且，藉由使電子和電洞再結合，發光有機化合物形成激發態，在該激發態恢復到基態時發光。根據這種機制，這種發光元件被稱為電流激勵型發光元件。
圖18C是示出像素電路的一個例子的圖。在此示出一個像素使用兩個n通道電晶體的例子。另外，作為n通道電晶體可以使用上述電晶體。此外，該像素電路可以應用數位時間灰階驅動。
下面，說明可以應用的像素電路的結構及應用數位時間灰階驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體5022、發光元件5024以及電容元件5023。在開關電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
開關電晶體5021及驅動電晶體5022可以使用上述電晶體。由此，實現顯示品質和/或可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位，例如低電源電位可以為GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。注意，發光元件5024 的正向電壓是指得到所希望的亮度時的電壓，至少包括正向臨界電壓。
另外，有時藉由代替使用驅動電晶體5022的閘極電容省略電容元件5023。驅動電晶體5022的閘極電容也可以形成在通道形成區和閘極電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的兩種狀態的視訊信號。另外，為了使驅動電晶體5022在線性區中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。
當進行類比灰階驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。另外，輸入視訊信號以使驅動電晶體5022在飽和區中工作，在發光元件5024中使電流流過。此外，為了使驅動電晶體5022在飽和區中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊信號，可以在發光元件5024中使與視訊信號對應的電流流過，而進行類比灰階驅動。
此外，本發明的一個方式的顯示裝置不侷限於圖18C所示的像素結構。例如，還可以在圖18C所示的像素電路中加上開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當對圖18A至圖18C所示的電路應用上述電晶體時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以採用能夠由控制電路等控制第一閘極電極的電位，且對第二閘極電極輸入低於供應到源極電極的電位的電位等如上所示的電位的結構。
〈電子裝置〉
本發明的一個方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖19A至圖19F示出這些電子裝置的具體例子。
圖19A是可攜式遊戲機，其包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖19A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖19B是可攜式資料終端，其包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913 設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部設置還稱為光感測器的光電轉換元件來附加位置輸入功能。
圖19C是膝上型個人電腦，其包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖19D是電冷藏冷凍箱，其包括外殼931、冷藏室門932、冷凍室門933等。
圖19E是視頻攝影機，其包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖19F是一般的汽車，其包括車身951、車輪952、儀表板953及燈954等。
400‧‧‧基板
402‧‧‧絕緣體
404‧‧‧導電體
406a‧‧‧半導體
406b‧‧‧半導體
406b1‧‧‧層
406b2‧‧‧層
406c‧‧‧半導體
408‧‧‧絕緣體
410a‧‧‧絕緣體
410b‧‧‧絕緣體
412‧‧‧絕緣體
416a‧‧‧導電體
416b‧‧‧導電體

Claims (18)

  1. 一種半導體裝置，包括：第一絕緣體；第二絕緣體；第一氧化物半導體；第二氧化物半導體；第一導電體；以及第二導電體，其中，該第一氧化物半導體位於該第一絕緣體上，該第二氧化物半導體位於該第一氧化物半導體上，該第一導電體包括與該第二氧化物半導體的頂面接觸的區域，該第二絕緣體包括與該第二氧化物半導體的頂面接觸的區域，該第二導電體隔著該第二絕緣體位於該第二氧化物半導體上，該第二氧化物半導體包括第一層及第二層，該第一層包括與該第一氧化物半導體接觸的區域，該第二層包括與該第二絕緣體接觸的區域，並且，該第一層的氧缺陷的比率低於該第二層。
  2. 根據申請專利範圍第1項之半導體裝置，還包括該第二氧化物半導體與該第二絕緣體之間的第三氧化物半導體。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第二層包括與該第二絕緣體接觸的第一區域以及與該第一導電體接觸的第二區域，並且該第一區域的厚度比該第二區域的厚度小。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一區域的厚度為 1nm以上且10nm以下。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第二區域包括其電阻率比該第一區域低的區域。
  6. 根據申請專利範圍第1項之半導體裝置，還包括該第一導電體與該第二絕緣體之間的第三絕緣體。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第二氧化物半導體為包含銦、元素M(M為鋁、鎵、釔或者錫)以及鋅的氧化物。
  8. 一種包括印刷電路板以及申請專利範圍第1項之半導體裝置的模組。
  9. 一種包括揚聲器、操作鍵和電池中的至少一個以及申請專利範圍第8項之模組的電子裝置。
  10. 一種半導體裝置，包括：第一絕緣體；第二絕緣體；第一氧化物半導體；第二氧化物半導體；第一導電體；以及第二導電體，其中，該第一氧化物半導體位於該第一絕緣體上，該第二氧化物半導體位於該第一氧化物半導體上，該第一導電體包括與該第二氧化物半導體的頂面接觸的區域，該第一導電體覆蓋該第一氧化物半導體的側面，該第二絕緣體包括與該第二氧化物半導體的頂面接觸的區域，該第二導電體隔著該第二絕緣體位於該第二氧化物半導體上， 該第二氧化物半導體包括第一層及第二層，該第一層包括與該第一氧化物半導體接觸的區域，該第二層包括與該第二絕緣體接觸的區域，並且，該第一層的氧缺陷的比率低於該第二層。
  11. 根據申請專利範圍第10項之半導體裝置，還包括該第二氧化物半導體與該第二絕緣體之間的第三氧化物半導體。
  12. 根據申請專利範圍第10項之半導體裝置，其中該第二層包括與該第二絕緣體接觸的第一區域以及與該第一導電體接觸的第二區域，並且該第一區域的厚度比該第二區域的厚度小。
  13. 根據申請專利範圍第10項之半導體裝置，其中該第一區域的厚度為1nm以上且10nm以下。
  14. 根據申請專利範圍第10項之半導體裝置，其中該第二區域包括其電阻率比該第一區域低的區域。
  15. 根據申請專利範圍第10項之半導體裝置，還包括該第一導電體與該第二絕緣體之間的第三絕緣體。
  16. 根據申請專利範圍第10項之半導體裝置，其中該第二氧化物半導體為包含銦、元素M(M為鋁、鎵、釔或者錫)以及鋅的氧化物。
  17. 一種包括印刷電路板以及申請專利範圍第10項之半導體裝置的模組。
  18. 一種包括揚聲器、操作鍵和電池中的至少一個以及申請專利範圍第17項之模組的電子裝置。
TW104115621A 2014-05-30 2015-05-15 半導體裝置、模組及電子裝置 TWI663726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-112242 2014-05-30
JP2014112242 2014-05-30

Publications (2)

Publication Number Publication Date
TW201608715A true TW201608715A (zh) 2016-03-01
TWI663726B TWI663726B (zh) 2019-06-21

Family

ID=54698199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115621A TWI663726B (zh) 2014-05-30 2015-05-15 半導體裝置、模組及電子裝置

Country Status (6)

Country Link
US (1) US9847431B2 (zh)
JP (2) JP6711562B2 (zh)
KR (1) KR20170005124A (zh)
CN (1) CN106415850B (zh)
TW (1) TWI663726B (zh)
WO (1) WO2015181684A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074765A (zh) * 2016-04-22 2018-12-21 索尼公司 显示装置与电子设备

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2017112374A (ja) * 2015-12-16 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
US10741587B2 (en) * 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6827270B2 (ja) * 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107067126B (zh) * 2016-11-25 2020-11-03 中国南方电网有限责任公司 一种基于潮流转移比的热稳定关键输电通道识别方法
KR20190120299A (ko) * 2017-03-09 2019-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112018001295T5 (de) 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
WO2019025911A1 (ja) * 2017-08-04 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11101386B2 (en) * 2017-08-04 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10770293B2 (en) * 2017-08-29 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device
KR102662909B1 (ko) * 2018-01-25 2024-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2020152524A1 (ja) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7474712B2 (ja) * 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
JP2021057461A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
WO2023175422A1 (ja) * 2022-03-18 2023-09-21 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101921619B1 (ko) 2009-12-28 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20220119771A (ko) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101357480B1 (ko) * 2010-11-17 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 표시장치 그리고 박막 트랜지스터 기판의 제조방법
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR102546888B1 (ko) * 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP6019331B2 (ja) * 2012-03-05 2016-11-02 株式会社Ｊｏｌｅｄ トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) * 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108305895B (zh) * 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102211215B1 (ko) * 2012-09-14 2021-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5951442B2 (ja) 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112013005029T5 (de) 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065301A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230152795A (ko) * 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP6220641B2 (ja) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
CN116207143A (zh) 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102495290B1 (ko) * 2012-12-28 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200038333A (ko) 2013-05-20 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345544B2 (ja) 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR102294507B1 (ko) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6429540B2 (ja) 2013-09-13 2018-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9716003B2 (en) 2013-09-13 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9887297B2 (en) 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JP6438727B2 (ja) 2013-10-11 2018-12-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2015109422A (ja) 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR20160091968A (ko) 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20220163502A (ko) 2013-12-26 2022-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6446258B2 (ja) 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI695502B (zh) 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074765A (zh) * 2016-04-22 2018-12-21 索尼公司 显示装置与电子设备

Also Published As

Publication number Publication date
WO2015181684A1 (en) 2015-12-03
TWI663726B (zh) 2019-06-21
JP6950042B2 (ja) 2021-10-13
JP2016006872A (ja) 2016-01-14
CN106415850B (zh) 2020-03-06
CN106415850A (zh) 2017-02-15
JP2020129701A (ja) 2020-08-27
US9847431B2 (en) 2017-12-19
JP6711562B2 (ja) 2020-06-17
US20150349132A1 (en) 2015-12-03
KR20170005124A (ko) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6950042B2 (ja) 半導体装置
US11888073B2 (en) Transistor and semiconductor device
JP7112539B2 (ja) 半導体装置
US9887300B2 (en) Transistor and semiconductor device
TW201530765A (zh) 半導體裝置
JP2020057807A (ja) 半導体装置
TW201603251A (zh) 半導體裝置及電子裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees