SU686030A1 - Device for addition in redundancy binary notation - Google Patents

Description

tt

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в вычислительных машинах , работающих в избыточной двоичной системе счислени .The invention relates to digital computing and can be used in computers operating in a redundant binary number system.

Известно устройство дл  сложени  нескольких п- разр дных двоичных чисел 11, содержащее m р дов одноразр дных двоичных сумматоров в каждом из п блоков суммирювани .A device is known for adding several p-bit binary numbers 11 containing m rows of one-bit binary adders in each of the n summation blocks.

В этом устройстве производитс  сложение чисел только в .цвоичной системе счислени , т.е. это устройство не позвол ет выполн ть суммирование нескольких чисел в избыточной двоичной системе счислени .In this device, the addition of numbers is made only in the binary number system, i.e. This device does not allow the summation of several numbers in a redundant binary number system.

В известном устройстве (2, содержащем в каждом из п разр дов сумматор в избыточной двоичной системе счислени , первый и второй выходы которого подключены к выходным шинам устройства, .суммируютс  только два числа в избыточной двоичной системе счислени .In a known device (2, containing in each of the n bits of the accumulator in the redundant binary number system, the first and second outputs of which are connected to the output buses of the device, only two numbers in the redundant binary number system are summed.

Наиболее близким к данному изобретению  вл етс  устройство дл  сложени  в избыточной двоичной системе счислени  (31, содержащее в каждом из п разр дов два двоичных сумматора и сумматор в избыточной двоичной системе счислени , в котором переносы распростран ютс  от старших разр дов к младимм, что дает некоторый выигрыш в быстродействии устройства.The closest to this invention is a device for adding in a redundant binary number system (31, containing in each of the five bits of the bits two binary adders and an adder in the redundant binary number system, in which the spreads propagate from higher digits to younger ones, which gives some gain in device performance.

Недостатком этого устройства  вл етс  наличие сложного сумматора в избыточной двоичной системе счислени , который содержит четыре од0 но{}азр дных двоичнЕзК суьвиатора и два элемента запрета.A disadvantage of this device is the presence of a complex adder in the redundant binary number system, which contains four single {} significant digits of the suviator and two prohibition elements.

Целью изобретени   вл етс  упрющение устройства.The aim of the invention is device hardening.

Дл  достижени  этой цели в уст5 ройстве, содержащем в каждом из п разр дов первый и второй двоичные сумматоры, перва  группа входов которых соединена с шинами соответственно отрицательных и положитель0 ных значений соответствующего разр да слагаемых, и первый и второй элементы запрета, выходы которых подключены к выходным шинам соответствующего разр да устройства,в каж5 дом из его разр дов выход младшего разр да первого двоичного сумматора подключен ко входу первого элемента запрета и к управл ющему входу второго элемента запрета, выход To achieve this goal, in each device, there are first and second binary adders in each of the bits, the first group of inputs of which are connected to the buses, respectively, negative and positive values of the corresponding size of the terms, and the first and second prohibition elements, the outputs of which are connected to output busses of the corresponding bit of the device, each of its bits of the output of the lower bit of the first binary adder is connected to the input of the first bar element and to the control input of the second bar element , output

Claims (1)

0 младшего второго двоичного сумматора подключен ко входу второго элемента запрета и к управл ющему входу первого -элемента запрета, втора  группа входов двоичных сумматоров подключена к выходам старших разр дов соответствующих двоичных сумматоров предыдущего разр да устройства, а выходы стариих разр дов двоичных сумматоров каждого раз р да устройства подключены ко вторым группам входов соответствующих двоичных сумматоров последующего ра р да устройства. На чертеже показана структурна  схема устройства дл  сложени  в избыточной двоичной системе счислени  Устройство содержит п .разр дов суммировани , из которых на чертеже изображены (1-1)-fi разр д 1 и i-и разр д 2, состо щие из первого дноичного сумматора 3, второго двоичного сумматора 4, первого элемента запрета 5 и второго элемента запрета 6. Перва  группа входов первого дво ичного сумматора соединена с шинами 7 отрицательных значений соответствующего разр да слагаемых, а перва  группа входов второго двоичного сумматора 4 соединена с шинами 8 положительных значений соответствующего разр да слагаемых. Вторые группы входов первого и второго двоичного сумматоров 3 и 4 1-го разр да суммировани  2 соедине ны с выходами старших разр дов соответственно первого и второго двоичных сумматоров 3 и 4 младшего (i-l)-ro разр да устройства. Вькод младшего разр да первого двоичного сумматора 3 каждого разр да устрой ства подключен ко входу первого эле мента запрета 5 и к управл ющему входу второго элемента запрета б, а выход младшего разр да второго дво ичного сумматора 4 подключен ко вх второго элемента запрета 6 и к управл ющему входу первого элемента запрета 5. Выходные шины 9 и 10 ус ройства подключены к выходам соотв ственно первого элемента запрета и второго элемента запрета 6. Устройство работает следующим о разом. При поступлении входных аргумен тов по шинам 7 и 8 в двоичных сумматорах 3 и 4 образуетс  двоичный код суммы соответственно отрицател ных и положительных цифр соответствующего разр да всех N входных а гументов , который су1   1ируетс  с дв ичным кодом состо ни , поступающим со старших разр дов К двоичных сум маторов 3 и 4 предыдущего младшег разр да устройства, и на выходных двйичных cyм aтopoв 3 и 4 образую с  соответственно отрицательна  и ложительна  двоичные Si И S Младший разр д отрицательной сумы Si поступает на вход первого элеента запрета 5 и на управл ющий ход второго элемента запрета б, а ладший разр д положительной суммы Si оступает на вход второго элемента запрета б и на управл ющий вход перого элемента запрета 5. Элементы запрета 5 и б вырабатывают значение оответствующего разр да результата ложени  г согласно формулам г -зЬзТ n2L-sT-5,. . Значени г{и 21 поступают соогветственно на выходные шины устройства 9 и 10. Таким образом,в каждом разр де устройства отсутствуют четыре одноразр дных двоичных сумматора,вход щих в сумматор в избыточной двоичной системе счислени , выбранный в качестве прототипа , т.е. устройство значительно упрощено за счет распространени  переносов не от старших разр дов к младшим, а от младших к старшим. При этом быстродействие устройства несколько ниже, но стоимость неиспользуемого оборудовани  дает экономический эффект в машинах, в которых не требуетс  высокого быстродействи . Формула изобретени  Устройство дл  сложени  в избыточной двоичной системе счислени , содержащее в каждом из п разр дов первый и второй двоичные су виаторы, перва  группа входов которых подключена к шинам соответственно отрицательных и положительных значений соответствующего разр да слагаемьк, и два элемента запрета, выходы которых подключены к выходным шинам соответствующего разр да устройства, отлнчающеес   тем, что, с целью упрощени  устройства, в каждом из его разр дов выход младшего разр да первого двоичного сумматора подключен ко входу первого элемента запрета и к управл ющему входу второго элемента запрета, выход младшего разр да второго двоичного сумматора подключен ко входу второго элемента запрета и к управл ющему входу первого элемента запрета,втора  группа входов двоичных сумматоров подключена к выходам старших разр дов соответствующих двоичных думматоров предьщущего разр да устройства, а выходы старших разр дов двоичных сумматоров каждого разр да устройства подключены ко втор з1М группам входов соответствующих двоичных сумматоров последующего разр да устройства. Источники информации, прин тые во внимание при экспертизе0 junior second binary adder is connected to the input of the second prohibition element and to the control input of the first prohibition element, the second group of inputs of binary adders is connected to the outputs of the higher bits of the corresponding binary adders of the previous device bit, and outputs of the old bits of binary adders each time p Yes, the devices are connected to the second input groups of the corresponding binary adders of the next series of devices. The drawing shows a block diagram of a device for adding in a redundant binary number system. The device contains plots of summation, of which (1-1) -fi bit 1 and i and bit 2 are shown in the drawing, which consist of the first bottom accumulator 3, the second binary adder 4, the first prohibition element 5 and the second prohibition element 6. The first group of inputs of the first double adder is connected to the buses 7 negative values of the corresponding bit of the terms, and the first group of inputs of the second binary adder 4 is connected to the bus 8 and positive values corresponding discharge terms. The second groups of inputs of the first and second binary adders 3 and 4 of the 1st bit of the summation 2 are connected to the outputs of the higher bits of the first and second binary adders 3 and 4 of the younger (i-l) -ro bit of the device, respectively. The code for the low bit of the first binary adder 3 of each bit of the device is connected to the input of the first prohibition element 5 and to the control input of the second prohibition element b, and the low bit output of the second binary adder 4 is connected to the second element of the prohibition 6 and to the control input of the first prohibition element 5. The output buses 9 and 10 of the device are connected to the outputs, respectively, of the first prohibition element and the second prohibition element 6. The device works the next time. Upon receipt of the input arguments on buses 7 and 8 in binary adders 3 and 4, a binary code of the sum of negative and positive digits of the corresponding bit of all N input arguments is formed, which is summed with a dual state code coming from the highest bits Binary sums of matrices 3 and 4 of the previous lower order bit of the device, and at the output binary switches 3 and 4 form a respectively negative and positive binary Si AND S The lowest bit of the negative sum Si is fed to the input of the first prohibition element 5 and the control course of the second prohibition element b, and the best bit of the positive sum Si is the input of the second prohibition element b and the control input of the first prohibition element 5. Prohibition elements 5 and b generate the value of the corresponding discharge result g according to the formulas d - tszt n2L-sT-5 ,. . The values of r {and 21 arrive respectively at the output buses of device 9 and 10. Thus, in each bit of the device there are no four one-bit binary adders included in the adder in the redundant binary number system, i.e. the device is greatly simplified by spreading hyphens, not from the higher to the lower order, but from the younger to the older. At the same time, the speed of the device is somewhat lower, but the cost of unused equipment gives an economic effect in machines that do not require high speed. The invention is a device for adding in a redundant binary number system, containing in each of the first bits the first and second binary drivers, the first group of inputs of which are connected to buses, respectively, negative and positive values of the corresponding bit slagamk, and two prohibition elements whose outputs are connected to the output buses of the corresponding bit of the device, which is different because, in order to simplify the device, in each of its bits the output of the lower bit of the first binary adder is connected On the input of the first prohibition element and on the control input of the second prohibition element, the output of the lower bit of the second binary adder is connected to the input of the second prohibition element and to the control input of the first prohibition element, the second group of inputs of binary adders is connected to the outputs of the higher binary bits dummators of the previous device bit, and the outputs of the high bits of the binary adders of each bit of the device are connected to the second 3d input groups of the corresponding binary adders, followed by its discharge device. Sources of information taken into account in the examination иио11с, свидетельство СССР №484513, кл. G 06 Р 7/385, 1975.Iio11s, certificate of the USSR No. 484513, cl. G 06 P 7/385, 1975. ..г торское свидетельство СССР W453691, кл. G 06 F 7/385, 1974... USSR certificate of the USSR W453691, cl. G 06 F 7/385, 1974. 3. За вка №2537875/24 кл. G 06 F 7/385, 1977, по которой3. For the issue №2537875 / 24 cl. G 06 F 7/385, 1977, according to which STni.ZT.T: ° --STni.ZT.T: ° - Г R .- -Ilpj Ljlp.- -Ilpj Ljlp f 9fa,f 9fa, Т I71T I71 II7|II7 |