SU769538A1 - Device for adding numbers in redundant binary notation - Google Patents

Description

Устройство содержит первый двоичный сумматор 1, второй двоичный сумматор 2, первый регистр задержки 3, второй регистр задержки 4 и последовательный сумматор 5 в избыточной системе счислени .The device contains a first binary adder 1, a second binary adder 2, a first delay register 3, a second delay register 4, and a successive adder 5 in a redundant number system.

Перва  группа входов первого дволчиого сумматора / соединена с шинами 6 отрицательных значений входных аргументов, а перва  группа входов второго двоичного сумматора 2 соединена с шинами 7 положительных значений входных аргументов. Вторые группы входов первого и второго двоичных сумматоров / и 2 соединены с выходами т-2 младших разр дов соответственно первого и второго регистров задерл ки 3 и 4. Выходы старших (т-1)-ых разр дов первого и второго регистров задержки 3 и 4 подключены соответственно к третьему ,и четвертому входам последовательного сумматора 5 в .избыточной двоичной системе счислени , первый и второй входы которого соединены с выходами старших т разр дов соответственно первого п второго двоичных сумматоров 1 и 2. Выходы последовательного сумматора в избыточной двоичной системе счислени  5 соединены с выходными шинами 5 и 9 устрой,ства.The first group of inputs of the first two-digit adder / is connected to the buses 6 negative values of the input arguments, and the first group of inputs of the second binary adder 2 is connected to the buses 7 positive values of the input arguments. The second groups of inputs of the first and second binary adders / and 2 are connected to the outputs t-2 of the low-order bits of the first and second registers of the delay 3 and 4, respectively. connected to the third and fourth inputs of a consecutive adder 5 in a redundant binary number system, the first and second inputs of which are connected to the outputs of the higher t bits of the first n second binary adders 1 and 2, respectively. The exact binary number system 5 is connected to the output buses 5 and 9 of the device.

Устройство работает следующим образом .The device works as follows.

При построении входных аргументов по шинам 6 и 7 в двоичных сумматорах / и 2 образуютс  (т-1)-разр дные двоичные коды сумм соответственно отрицательных и положительных цифр соответствуюо его разр да -всех Л БХ01ДНЫХ аргументов, которые суммируютс  с (т-2)-разр дными двоичными кодами состо ни , постуиаюшими с выходов т-2 младших разр дов соответственно первого и второго регистров задержки 5 и 4. Па выходах двоичных сумматоров / и 2 образуютс  соответственно отрицательна  и положительна  п-разр дные двоичные сум.мы S/ и 5Г, значени  т-1 младших разр дов которых подаютс  соответственно в первый и второй регистры задержки 3 и 4, а значени  старших т-х разр дов этих сумм образуют первое число в избыточной двоичной системе счислени , которое суммируетс  последовательным сумматором 5 с другим числом в избыточной двоичной системе счислени , образуемым значени ми старших (т-1)-ых разр дов первого и второго регистров задержкиWhen constructing input arguments for buses 6 and 7 in binary adders / and 2, (t-1) -discharge binary codes of the amounts of negative and positive digits are formed corresponding to its bit — all L BH01Dnyh arguments, which are summed with (t-2) -discharge binary state codes, poyuyushimi from outputs t-2 low-order bits, respectively, of the first and second delay registers 5 and 4. Pa outputs of binary adders / and 2 form negative and positive n-bit binary sums respectively. 5G, t-1 junior ra The deeds of which are supplied to the first and second delay registers 3 and 4, respectively, and the values of the higher m-bits of these sums form the first number in the redundant binary number system, which is summed by the successive adder 5 with another number in the redundant binary number system formed by m older (t-1) -th bits of the first and second delay registers

3 н 4. Образуемые в последовательном сумматоре 5 результаты сложени  N чисел в избыточной двоичной системе счислени  подаютс  на выходные ш.ины 8 и 9 устройства .3 n 4. The results of the addition of N numbers in the redundant binary number system formed in the sequential adder 5 are fed to the output lines 8 and 9 of the device.

Таким образом, введение в устройство двух регистров задержки позвол ет выполнить последовательное сложение Л чисел в избыточной дво.ичной системе счислени . При сложении N чисел устройством параллельного .сложени  понадобилось бы гораздо больше оборудовани .Thus, the introduction of two delay registers into the device allows sequential addition of L numbers in the redundant binary number system. When adding N numbers, a parallel addition device would require much more equipment.

Claims (3)

1.Авторское свидетельство СССР Хо 484518, :кл. G Об F 7/38, 1972.1. USSR author's certificate Ho 484518,: cl. G About F 7/38, 1972. 2.Авторское свидетельство СССР по за вке № 2462529/18-24, кл. G 06 F 7/385,2. USSR author's certificate for application number 2462529 / 18-24, cl. G 06 F 7/385, 19Г7.19G7. 3.Авторское свидетельство СССР по за вке № 2537875/18-24, кл. G 06 F 7/385, 1978 (прототип).3. USSR author's certificate for application No. 2537875 / 18-24, cl. G 06 F 7/385, 1978 (prototype).