SU686030A1 - Устройство дл сложени в избыточной двоичной системе счислени - Google Patents

Description

t

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в вычислительных машинах , работающих в избыточной двоичной системе счислени .

Известно устройство дл  сложени  нескольких п- разр дных двоичных чисел 11, содержащее m р дов одноразр дных двоичных сумматоров в каждом из п блоков суммирювани .

В этом устройстве производитс  сложение чисел только в .цвоичной системе счислени , т.е. это устройство не позвол ет выполн ть суммирование нескольких чисел в избыточной двоичной системе счислени .

В известном устройстве (2, содержащем в каждом из п разр дов сумматор в избыточной двоичной системе счислени , первый и второй выходы которого подключены к выходным шинам устройства, .суммируютс  только два числа в избыточной двоичной системе счислени .

Наиболее близким к данному изобретению  вл етс  устройство дл  сложени  в избыточной двоичной системе счислени  (31, содержащее в каждом из п разр дов два двоичных сумматора и сумматор в избыточной двоичной системе счислени , в котором переносы распростран ютс  от старших разр дов к младимм, что дает некоторый выигрыш в быстродействии устройства.

Недостатком этого устройства  вл етс  наличие сложного сумматора в избыточной двоичной системе счислени , который содержит четыре од0 но{}азр дных двоичнЕзК суьвиатора и два элемента запрета.

Целью изобретени   вл етс  упрющение устройства.

Дл  достижени  этой цели в уст5 ройстве, содержащем в каждом из п разр дов первый и второй двоичные сумматоры, перва  группа входов которых соединена с шинами соответственно отрицательных и положитель0 ных значений соответствующего разр да слагаемых, и первый и второй элементы запрета, выходы которых подключены к выходным шинам соответствующего разр да устройства,в каж5 дом из его разр дов выход младшего разр да первого двоичного сумматора подключен ко входу первого элемента запрета и к управл ющему входу второго элемента запрета, выход

Claims (1)

1. 0 младшего второго двоичного сумматора подключен ко входу второго элемента запрета и к управл ющему входу первого -элемента запрета, втора  группа входов двоичных сумматоров подключена к выходам старших разр дов соответствующих двоичных сумматоров предыдущего разр да устройства, а выходы стариих разр дов двоичных сумматоров каждого раз р да устройства подключены ко вторым группам входов соответствующих двоичных сумматоров последующего ра р да устройства. На чертеже показана структурна  схема устройства дл  сложени  в избыточной двоичной системе счислени  Устройство содержит п .разр дов суммировани , из которых на чертеже изображены (1-1)-fi разр д 1 и i-и разр д 2, состо щие из первого дноичного сумматора 3, второго двоичного сумматора 4, первого элемента запрета 5 и второго элемента запрета 6. Перва  группа входов первого дво ичного сумматора соединена с шинами 7 отрицательных значений соответствующего разр да слагаемых, а перва  группа входов второго двоичного сумматора 4 соединена с шинами 8 положительных значений соответствующего разр да слагаемых. Вторые группы входов первого и второго двоичного сумматоров 3 и 4 1-го разр да суммировани  2 соедине ны с выходами старших разр дов соответственно первого и второго двоичных сумматоров 3 и 4 младшего (i-l)-ro разр да устройства. Вькод младшего разр да первого двоичного сумматора 3 каждого разр да устрой ства подключен ко входу первого эле мента запрета 5 и к управл ющему входу второго элемента запрета б, а выход младшего разр да второго дво ичного сумматора 4 подключен ко вх второго элемента запрета 6 и к управл ющему входу первого элемента запрета 5. Выходные шины 9 и 10 ус ройства подключены к выходам соотв ственно первого элемента запрета и второго элемента запрета 6. Устройство работает следующим о разом. При поступлении входных аргумен тов по шинам 7 и 8 в двоичных сумматорах 3 и 4 образуетс  двоичный код суммы соответственно отрицател ных и положительных цифр соответствующего разр да всех N входных а гументов , который су1   1ируетс  с дв ичным кодом состо ни , поступающим со старших разр дов К двоичных сум маторов 3 и 4 предыдущего младшег разр да устройства, и на выходных двйичных cyм aтopoв 3 и 4 образую с  соответственно отрицательна  и ложительна  двоичные Si И S Младший разр д отрицательной сумы Si поступает на вход первого элеента запрета 5 и на управл ющий ход второго элемента запрета б, а ладший разр д положительной суммы Si оступает на вход второго элемента запрета б и на управл ющий вход перого элемента запрета 5. Элементы запрета 5 и б вырабатывают значение оответствующего разр да результата ложени  г согласно формулам г -зЬзТ n2L-sT-5,. . Значени г{и 21 поступают соогветственно на выходные шины устройства 9 и 10. Таким образом,в каждом разр де устройства отсутствуют четыре одноразр дных двоичных сумматора,вход щих в сумматор в избыточной двоичной системе счислени , выбранный в качестве прототипа , т.е. устройство значительно упрощено за счет распространени  переносов не от старших разр дов к младшим, а от младших к старшим. При этом быстродействие устройства несколько ниже, но стоимость неиспользуемого оборудовани  дает экономический эффект в машинах, в которых не требуетс  высокого быстродействи . Формула изобретени  Устройство дл  сложени  в избыточной двоичной системе счислени , содержащее в каждом из п разр дов первый и второй двоичные су виаторы, перва  группа входов которых подключена к шинам соответственно отрицательных и положительных значений соответствующего разр да слагаемьк, и два элемента запрета, выходы которых подключены к выходным шинам соответствующего разр да устройства, отлнчающеес   тем, что, с целью упрощени  устройства, в каждом из его разр дов выход младшего разр да первого двоичного сумматора подключен ко входу первого элемента запрета и к управл ющему входу второго элемента запрета, выход младшего разр да второго двоичного сумматора подключен ко входу второго элемента запрета и к управл ющему входу первого элемента запрета,втора  группа входов двоичных сумматоров подключена к выходам старших разр дов соответствующих двоичных думматоров предьщущего разр да устройства, а выходы старших разр дов двоичных сумматоров каждого разр да устройства подключены ко втор з1М группам входов соответствующих двоичных сумматоров последующего разр да устройства. Источники информации, прин тые во внимание при экспертизе

   иио11с, свидетельство СССР №484513, кл. G 06 Р 7/385, 1975.

   ..г торское свидетельство СССР W453691, кл. G 06 F 7/385, 1974.

   3. За вка №2537875/24 кл. G 06 F 7/385, 1977, по которой

   STni.ZT.T: ° --

   Г

   .- -Ilpj Ljlp

   f 9fa,

   Т I71

   II7|