SU696450A1 - Device for adding in redundancy notation - Google Patents

Description

Изобретение относитс  к области цифровой вычислительной техники и может быть использовано в вычислительных машинах , работающих в избыточной двоичной системе счислени .The invention relates to the field of digital computing and can be used in computers operating in a redundant binary number system.

Известны устройства дл  сложени  нескольких П -разр дных двоичных чисел , содержащее щ р дов одноразр дных двоичных сумматоров в каждом из и блоков суммировани  и сумматор, состойший из р да идентичных р-разр дных блоков, каждый из которых содержит элементы И, регистр хранени  промежуточных результатов, вспомогательный регистр, блок сумматоров l и 2.Devices are known for adding several P-bit binary numbers, containing a series of single-bit binary adders in each of the summation blocks and an adder consisting of a series of identical p-bit blocks, each of which contains the AND elements, the intermediate register results, auxiliary register, block adders l and 2.

Однако в этих устройствах производитс  сложение чисел только в двоичной системе счислени , т.е. они не позвол ют выполнить суммирование нескольких чисел в избыточной двоичной системе счислени .However, in these devices the addition of numbers is performed only in the binary number system, i.e. they do not allow the summation of several numbers in a redundant binary number system.

Известно устройство, содержащее полусумматоры и логические элементы на ферритовых сердечниках и диодах з.A device containing half-adders and logic elements on ferrite cores and diodes is known.

Однако в этом устройстве выполн етс  сложение только трех чисел в избыточной двоичной системе счислени  и притом в последовательном коде, начина  с младшего разр да.However, this device performs the addition of only three numbers in the redundant binary number system and, moreover, in the sequential code, starting with the least significant bit.

Наиболее близким по технической сушности к предложенному  вл етс  устройство дп  сложени  в избыточной двоичной системе счислени , содержащее в каждом из И разр дов сумматор в избыточной двоичной системе счислени , первый и второй выходы которого подключены к выходным шинйм устройства 4.The closest in technical drying to the proposed is the device dp addition in the redundant binary number system, containing in each of the bits an adder in the redundant binary number system, the first and second outputs of which are connected to the output shnima device 4.

Однако в этом устройстве возможно суммировать только два числа в избыточной двоичной системе счислени . С увеличением количества суммируемых чисел необходимо увеличивать количество одноразр дных сумматоров дп  избыточной двоичной системы счислени  в каждом из ц разр дов суммировани , что значительно усложн ет устройство.However, in this device it is possible to add only two numbers in the redundant binary number system. With an increase in the number of summable numbers, it is necessary to increase the number of one-digit adders dp of the redundant binary number system in each of the c-bits of the summation, which greatly complicates the device.

Непь изобретени  - расширение функционапьных возможностей устройства, заключающеес  в возможности споже-Nepy invention - the expansion of the functional capabilities of the device, consisting in the possibility of

нн  Ы чисеп.nn s numbers

Дл  этого каждый из П разр дов устройства содержит первый и второй, двоичные сумматоры, входы которых подключены к шинам соответственно отрицательных и положительных значений соответствующего разр да слагаемых, а также к выходам первого - { т 2)-го разр дов соответствующих двоичных сумматоров предыдзш1его разр да уст- ройства. Первый и второй входы сумматора в избыточной двоичной системе счислени  каждого разр да устройства подключены к третьему и четвертому выходам аналогичного сумматора предыдущего разр да, а третий, четвертый, п тый и щестой входы соединены соответственно с выходами т-ых разр - . дов первого и второго двоичных сумматоров данного разр да устройства, выходом ( (n-l)-ro разр да первого двоич ного сумматора разр да устройства, предшествующего предыдущему, и выходом (и1-1)-го разр да второго двоичного сумматора предыд тдего разр да устройства.To do this, each of the P bits of the device contains the first and second binary accumulators, whose inputs are connected to the buses, respectively, of negative and positive values of the corresponding discharge of the terms, as well as to the outputs of the first (t 2) th bits of the corresponding binary accumulators of the previous category yes devices. The first and second inputs of the adder in the redundant binary number system of each bit of the device are connected to the third and fourth outputs of the same adder of the previous bit, and the third, fourth, fifth and multiple inputs are connected to the outputs of the t-th bits, respectively. The first and second binary adders of a given bit of a device, the output ((nl) -ro of a bit of a first binary adder of a bit of a device preceding the previous one, and the output of a (I1-1) th bit of a second binary adder of a previous bit of a bit of a device .

Цель достигаетс  также тем, что сумматор в избыточной двоичной системе счислени  содержит четыре одноразр дных двоичных сумматора и два элемента запрета. Первый и второй входы первого и второго одноразр дных сумматоров соединены соответственно с четвертым и шестым входами сумматора в двоичной избыточной системе счисленк , первый и п тый входы которого соединены соответственно с первыми и вторыми входами третьего и четвертого одноразр дных двоичных сумматоров, третьи входы которых Подключены соответственно к выходу переноса четвертого одноразр дного двоичного сумматора и выходу суммы второго одноразр дного двоичного сумматора, третий вход которого соединен с выходом переноса первого одноразр дного двоичного сумматора, третий вход которого подключен к третьему входу сумматора в избыточной двоичной системе счислени , первый и второй выходы которого подключены к выходам соответственно первого и второго элементов запрета, а третий и четвертый выходы - к выходам суммы соответственно первого и четвертого одноразр дных Двоичных сумматоров. ВыходThe goal is also achieved by the fact that the adder in the redundant binary number system contains four one-bit binary adders and two prohibition elements. The first and second inputs of the first and second single-digit adders are connected respectively to the fourth and sixth inputs of the adder in the binary redundant number system, the first and fifth inputs of which are connected respectively to the first and second inputs of the third and fourth single-digit binary adders, the third inputs of which are Connected respectively to the transfer output of the fourth one-bit binary adder and the output of the sum of the second one-bit binary adder, the third input of which is connected to the transfer output p The first one-bit binary adder, the third input of which is connected to the third input of the adder in the redundant binary number system, the first and second outputs of which are connected to the outputs of the first and second prohibition elements respectively, and the third and fourth outputs to the output of the sum of the first and fourth one-bit respectively Binary adders. Output

суммы третьего одноразр дного двоичного сумматора подключен ко входу первого элемента запрета и управл ющему входу второго элемента запрета. Второй вход сумматора в избыточной двоичной системе счислени  соединен со входом второго элемента запрета и управл ющим входом первого элемента запрета.the sum of the third one-bit binary adder is connected to the input of the first prohibition element and to the control input of the second prohibition element. The second input of the adder in the redundant binary number system is connected to the input of the second prohibition element and the control input of the first prohibition element.

На фиг. I приведена структурна  схема устройства дл  сложени  в избыточной двоичной системе счислени . На фиг. 2 приведена функциональна  схема сумматора в избыточной двоичной системе счислени .FIG. I shows a block diagram of a device for adding in a redundant binary number system. FIG. 2 shows a functional diagram of an adder in a redundant binary number system.

Устройство содержит h разр дов суммировани , из которых на фиг. 1 изображены ,( i -1)-й разр д 1 и i -и разр д 2, состо щие из первого двоичного сумматора 3, второго двоичного сумматора 4 и сумматора в избыточной двоичной системе счислени  5. Перва  группа входов первого двоичного сумматора 3 соединена с шинами 6 отрицательных значений соответствующего разр да входных аргументов, а перва  труппа входов второго двоичного сумматора 4 соединена с щинами 7 положительных значений соответствующего разр да входных аргументов.The device contains h-summation bits, of which FIG. 1 depicts, (i -1) -th bit 1 and i -th and bit 2, consisting of the first binary adder 3, the second binary adder 4 and the adder in the redundant binary number system 5. The first input group of the first binary adder 3 is connected The buses have 6 negative values of the corresponding bit of the input arguments, and the first group of inputs of the second binary adder 4 is connected to the shells of 7 positive values of the corresponding bit of the input arguments.

Вторые группы входов первого и второго двоичных сумматоров 3 и 4The second group of inputs of the first and second binary adders 3 and 4

i -го разр да суммировани  2 соединены с выходами от 1-го до ( т-2)-го младщих разр дов соответственно первого и второго двоичных сумматоров 3 и 4 ( i - 1 ) -го разр да суммировани . Выходы старших 171 - X разр дов двоичных сумматоров 3 и 4 подключены к входам сумматора 5 этого же разр да суммировани . Другие входы сумматора 5 i -го разр да суммировани  2 соединены с выходом 8 ()-го разр да первого двоичного сумматора 3 ( -f -2)-го разр да суммировани , с выходом (m-l)-ro разр да второго двоичного сумматора 4 ( i -1)-го разр да суммировани  1, с выходами положительной и отрицательной сумм сумматора 5 ( i -1)-го разр да Q суммировани  1. Выходы результатов 9 и 10 подключены к вькодам сумматора 5. Сумматор в избыточной двоичной системе 5 (фиг.2) содержит одноразр дные двоичные сумматоры 11-14 и 5 элементы запрета 15, 16.The i-th summation bit 2 is connected to the outputs from the 1st to (t-2) -th lower order bits, respectively, of the first and second binary adders 3 and 4 (i - 1) -th bit summation. The outputs of the higher 171 - X bits of the binary adders 3 and 4 are connected to the inputs of the adder 5 of the same bit of the summation. Other inputs of the adder 5 of the i-th bit of the summation 2 are connected to the output of the 8 () bit of the first binary adder 3 (-f -2) -th bit of the summation, with the output of the (ml) -ro bit of the second binary adder 4 (i -1) -th bit of summation 1, with outputs of positive and negative sums of the adder 5 (i -1) -th bit of Q summation 1. The outputs of results 9 and 10 are connected to the codes of the adder 5. Adder in the redundant binary system 5 (Figure 2) contains one-bit binary adders 11-14 and 5 prohibition elements 15, 16.

Устройство работает следующим образом .The device works as follows.

Claims (4)

При поступлении входных аргументов по шинам 6 и 7, в двоичных сумматорах 56 З.и 4 образуетс  (m-1)нразр дный двоичный ко  суммы соответственно отрицательных и положительных цифр соот ветствующего разр да всех N входньгх аргументов, который суммируетс  с (т-1) -разр дным двоичным кодом состо ни , поступающего с выходов от первого до (1ть2)-го младших разр дов двоичных сумматоров 3 и 4 предыдущего старшего разр да суммировани , и на выходах двоичных сумматоров 3 и 4 офазуютс  соответственно отрицательна  и положительна  hi -разр дные двоичные суммы S- Sj . Старшие щ-е разр ды i -го разр да суммировани  образуют первое число в избыточной двоичной системе счи лени , которо поступает на первый и второй входы сумматора 5 данного разр да суммиров ни , где суммируетс  с другим числом в избыточной двоичной системе счислени , образованным значением ( п1-1)-г разр да суммы S первого двоичного сумматора 3 ( i -2) -го разр да сумми ровани  и значением (т-1)-го разр да суммы второго двоичного сумматора 4 ( i -1)-го разр да суммировани  Значение (n-i-t)-ro разр да суммы S 1 -го разр да сумк{ировани  2 подаетс в сумматор 5( 1)-го разр да сумм ровани  дл  образовани  второго числа в избыточной двоичной системе счислени  в ( )-M разр де суммировани , а значение ()-го разр да суммы 5 i, -го разр да суммировани  2 подаетс  в сумматор 5 (i+2 )-го разр да суммировани . Образуемые в сумматоре 5 i -го разр да суммировани  2 положительна  и отрицательна  суммы подаютс  в сумматор 5 ( )-го разр да суммировани , а результаты сложени  двух чисел в избыточной двоичной системе счислени  подаютс  на выходы 9 и 10 устройства. Таким образом, введение в каждый из И разр дов суммировани  двух двоич ных сумматоров, содержащих одноразр дные двоичные сумматоры, позвол ет производить сложение нескольких чисел в избыточной двоичной системе счислени , -При этом уменьшаетс  количество используемого оборудовани , так как дл сложени , например, п ти чисел с помошью сумматора дл  избыточной двоич ной cHCTeNtbi счислени , приведенного на фиг. 3, потребуетс  четыре таких сумматора, а каждый из них содержит 0 четыре одноразр дных двоичных сумматора , и два элемента запрета. С увеличением количества суммируекак аргументов увеличиваетс  и экономи  оборудовани . Формула изобретени  1. Устройство дл  сложени  в избыточной двоичной системе счислени , содержашее в каждом из и разр дов сумматор в избыточной двоичной системе счислени , первый и второй выходы которого подключены к выходным шинам УСТРОЙСТВА, отличающеес  тем, что, с целью расширени  функциональных возможностей, заключающегос  в возможности сложени  N чисел, каждый из П разр дов устройства содержит первый и второй двоичные сумматоры , входы которых подключены к шинам соответственно отрицательных и положительных значений .соответствующего разр да слагаемых, а также к выходам первого- (т-2)-го разр дов соответствующих двоичных сумматоров предыдущего разр да устройства, первый и второй входы сумматора в избыточной дво- ичНой системе счислени  каждого раз-, р да устройства подключены к третьему и четвертому выходам аналогичного сумматора предыдущего разр да, а третий, четвертый, п тый и шестой входы соединены соответственно с выходами in-ых разр дов первого и второго двоичных сумматоров данного разр да устройства, выходом (iTt-l)-ro разр да первого двоичного сумматора разр да устройства, предшествующего предыдущему, и выходом ( Ц1-1)-го разр да второго двоичного сумматора предыдущего разр да устройства. 2. Устройство дл  сложени  в избыточной двоичной системе счислени  по п. 1, отличающеес  тем, что сумматор в избыточной двоичной системе счислени  содержит четыре одноразр дных двоичных сумматора и два элемента запрета, причем первый и второй входы первого и второго одноразр дных сумматоров соединены соответственно с четвертым и шестым входами сумматора в двоичной избыточной системе счислени , первый и п тый входы которого соединены соответственно с первыми и вторыми входами третьего и четвертого одноразр дных двоичных сумматоров, третьи входы которых подключены соответственно к выходу переноса четвертого одноразр дного двоичного сумматора и выходу суммы второго одноразр дного двоичного сумматора, третий вход KoTopotx соединен с выходом переноса nepaotxj одноразр дного двоичного сумматора . третий вход которого подключен к третьему входу сумматора в избыточной двоичной системе счислени , первой и второй выходы которого подключены к выходам соответственно первого и второго элементов запрета, а третий и четвертый выходы - к выходам суммы соот ветственно первогр и четвертого однораз р дШ}1х двоичных сумматоров, выход сум третьего одноразр дного двоичного--сумм тора подключен ко входу первого элемента запрета и управл ющему входу второго элемента запрета, а второй вход сумматора в избыточной двоичной системе счислени  соединен со входом второго элемента запрета и управл ющим входом первого элемента запрета. Источники информации, прин тые во внимание при экспертизе I. Авторское свидетельство СССР № 484518, кл. GO6 F 7/38, 1972. Upon receipt of the input arguments on buses 6 and 7, in binary accumulators 56 and 3. 4, (m-1) is generated, the binary binary sum, respectively, of negative and positive digits of the corresponding bit of all N input arguments, which is summed with (t-1 ) -discharge binary code of the state coming from the outputs from the first to (1T2) -th low bits of the binary adders 3 and 4 of the previous higher-order bit of the summation, and at the outputs of the binary adders 3 and 4, they are respectively negative and positive hi-bit dna binary sums S- Sj. The highest nth digits of the i th digit of the summation form the first number in the redundant binary counting system, which goes to the first and second inputs of the adder 5 of this bit summation, where it is added to another number in the redundant binary notation formed by the value (P1-1) -d bit of the sum S of the first binary adder of the 3 (i -2) -th bit of the summation and the value of (t-1) -th bit of the sum of the second binary adder of the 4 (i -1) -th bit yes summation The value of (nit) -ro bit sum S 1 th bit bag {I 2 is fed to adder 5 ( 1) th digit of the sum to form a second number in the redundant binary number system in () -M bit of the summation, and the value of () bit of the sum of the 5 i, th bit of the sum of 2 is fed into the adder 5 (i 2) th bit sum. Formed in the accumulator 5 of the i-th digit of the summation 2, the positive and negative sums are fed into the accumulator of the 5th () th digit of the summation, and the results of adding two numbers in the redundant binary number system are fed to the outputs 9 and 10 of the device. Thus, the introduction of the sum of two binary adders containing single-digit binary adders into each of the AND bits allows the addition of several numbers in a redundant binary number system, while reducing the amount of equipment used, so as to add, for example, These numbers with the help of an adder for the redundant binary cHCTeNtbi number, shown in FIG. 3, four such adders will be required, and each of them contains 0 four one-bit binary adders, and two prohibition elements. With the increase in the number of summations of arguments, the savings in equipment also increase. Claim 1. A device for adding in a redundant binary number system, containing in each of the bits and bits an accumulator in a redundant binary number system, the first and second outputs of which are connected to the output buses of the DEVICE, characterized in that, in order to expand the functionality, in the possibility of adding N numbers, each of the P bits of the device contains the first and second binary adders, the inputs of which are connected to the buses, respectively, of negative and positive values. the aggregate bits, as well as the outputs of the first (t-2) th bits of the corresponding binary adders of the previous bit of the device; and the fourth output of the same adder of the previous bit, and the third, fourth, fifth and sixth inputs are connected respectively to the outputs of the first bits of the first and second binary adders of the given device bit, the output (iTt-l) -ro of the first binary adder the bit of the device preceding the previous one, and the output (Ts1-1) of the second bit of the previous binary bit of the previous bit of the device. 2. A device for adding in the redundant binary number system according to claim 1, characterized in that the adder in the redundant binary number system contains four one-bit binary adders and two prohibition elements, the first and second inputs of the first and second one-bit adders connected to the fourth and sixth inputs of the adder in the binary redundant number system, the first and the first inputs of which are connected respectively to the first and second inputs of the third and fourth one-bit binary adders, t eti inputs of which are respectively connected to the output of the fourth transfer odnorazr-stand binary adder and the output sum of the second-stand odnorazr binary adder KoTopotx third input connected to the output transfer nepaotxj odnorazr-stand binary adder. whose third input is connected to the third input of the adder in the redundant binary number system, the first and second outputs of which are connected to the outputs of the first and second prohibition elements, respectively, and the third and fourth outputs to the output of the sum, respectively, of the first and fourth binary accumulators , the output of the sum of the third one-bit binary sum is connected to the input of the first prohibition element and the control input of the second prohibition element, and the second input of the adder in the redundant binary number calculation system nen to the input of the second element and prohibition control input of the first element prohibition. Sources of information taken into account in the examination I. USSR author's certificate № 484518, cl. GO6 F 7/38, 1972. 2.Авторское свидетельство СССР NO 188t51, кл. G06 F 7/385, 1963. 2. USSR author's certificate NO 188t51, cl. G06 F 7/385, 1963. 3.Авторское свидетельство СССР :№ 160373, кл. G06 F 7/385, 1961. 3. USSR author's certificate: № 160373, cl. G06 F 7/385, 1961. 4.Авторское свидетельство СССР № 453691, кп. G06 7/385, 1971 (прототип).4. USSR author's certificate No. 453691, kp. G06 7/385, 1971 (prototype).