SU763896A1 - Device for adding n numbers in redundant system - Google Patents

Description

1one

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в вычислительных машинах , рабртаквдих в избыточной системе счислени .The invention relates to digital computing and can be used in computers that work in a redundant number system.

Известно устройство дл  сложени  нескольких двоичных чисел 1, содержащее несколько р дов одноразр дных двоичных сумматоров в каждом из блоков суммировани . В данном устройстве производитс  сложение только в двоичной системе счислени , т.е, это устройство не позвол ет выполнить суммирование нескольких чисел в избыточной системе счислени  .A device is known for adding several binary numbers 1, containing several rows of one-bit binary adders in each of the summation blocks. This device performs addition only in the binary number system, i.e., this device does not allow the summation of several numbers in a redundant number system.

Известно устройство дл  сложени  в избыточной системе счислени  С2}, содержащее два комбинационных сумматора , логические схемы .выработки положительного и отрицательного переносов и группу элементов ИЛИ.A device for addition in a redundant C2 number system is known, containing two combinational adders, logic circuits. Generating positive and negative translations, and a group of OR elements.

Недостатком данного устройства  вл етс  то, что оно производит сложение только двух чисел. Дл  сложени  нескольких чисел требуетс  значительное увеличение оборудовани .. Кроме того, это устройство позвол ет суммировать только в системе счислени  с нечетным основанием .The disadvantage of this device is that it produces the addition of only two numbers. To add several numbers, a significant increase in equipment is required. In addition, this device only allows summing up the odd-base number system.

Наиболее близким к предложенному  вл етс  устройство дл  сложени  N чисел в избыточной системе счислени  DJ, содержащее в каждом из п разр дов два двоичных сукжатора и сумматор в избыточной системе счислени , в котором производитс  сло10 жение нескольких чисел. Сумматор в Дг5оичной избытс чной системе счислени  содержит четыре одноразр дных двоичных суьвчатора и два элемента запрета.The closest to the proposed is a device for adding N numbers in the redundant numbering system DJ, containing in each of the bits of the bits two binary sacjator and an adder in the redundant numbering system in which several numbers are added. The adder in the Arg. Excess numbering system contains four one-bit binary synchronizers and two prohibition elements.

1515

Это устройство производит сложение чисел только в двоичной избыточной системе счислени .This device adds numbers only in the binary redundant number system.

Цель изобретени  - расширение 20 функциональных возможностей,,т.е. обеспечение суммировани  чисел в избыточной системе счислени  с произвольным основанием.The purpose of the invention is the extension of 20 functionality, i.e. ensuring the summation of numbers in the redundant number system with an arbitrary base.

Дл  достижени  этой цели в каждый из п разр дов устройства, содержащий первый и второй двоичные сумматоры, первые группы входов которых соединены с шинами соответственно отрицательных и положительных значений соответствующего разр да слагаемых (log од,Р+1 где р - осночание системы счислени ) , введен блок а.нализа. Выходы k младших разр дов двоичных сумматоров подключены к 2k входам блока анализа, а выходы остальных разр дов первого и второго двоичных сумматоров i-ro разр да устройства подключены к вторым группам входов соответственно-первого и второго двоичных сумматоров следующего (i+l)-ro разр да устройства. Выходы блока анализа соединены с отрицательными и -положительными шинами результата .To achieve this goal, in each of the n bits of the device, containing the first and second binary adders, the first groups of inputs of which are connected to buses, respectively, negative and positive values of the corresponding bits of the terms (log od, P + 1 where p is the base of the number system), Introduced block A.aliza. The outputs k of the lower bits of binary adders are connected to the 2k inputs of the analysis unit, and the outputs of the remaining bits of the first and second binary adders of the i-th device of the device are connected to the second groups of inputs of the first and second binary adders of the next (i + l) -ro device output The outputs of the analysis unit are connected to the negative and positive tires of the result.

При суммировании чисел в избыточной системе счислени  с основанием блок анализа содержит k-разр дный двоичный сумматор, две группы элементов И и элемент НЕ.When summing numbers in a redundant number system with a base, the analysis block contains a k-bit binary adder, two groups of AND elements and an element of NOT.

Выход, переноса k-разр дного двоиного сумматора подключен к входу переноса первого разр да этого сумматора , к первым входам элементов И первой группы и через элемент НЕ к первым входам элементов И второй группы. Выходы элементов И первой и второй группы подключены к выходам блока анализа, а вторые входы к выходу соответствующего разр да k-разр дного двоичного сумматора, входы которого соединены с входами блока анализа.The output, transfer of a k-bit binary adder is connected to the transfer input of the first discharge of this adder, to the first inputs of AND elements of the first group and through the element NOT to the first inputs of AND elements of the second group. The outputs of the elements of the first and second groups are connected to the outputs of the analysis unit, and the second inputs to the output of the corresponding bit of the k-bit binary adder, the inputs of which are connected to the inputs of the analysis unit.

При суммировании чисел в избыточной системе счислени  с основанием ,(. 2 , блок анализа дополнительно содержит первый и второй узлы коррекции , ВХО.ДЫ которых соединены с соответствующими входами блока анализа. Выходы переноса первого и второго узлов коррекции блока анализа i-ro разр да устройства соединены с входом переноса первого разр да соответственно первого и второго двоичных сумматоров следующего (i+l)-ro разр да устройства, а . выходы суммы первого и второго узлов коррекции соединены с соответствующими входами k-разр дного сумматора блока анализа.When summing up the numbers in the redundant base number system (. 2, the analysis block additionally contains the first and second correction nodes, the CCDs of which are connected to the corresponding inputs of the analysis block. The transfer outputs of the first and second correction blocks of the analysis block of the i-ro device connected to the transfer input of the first bit, respectively, of the first and second binary adders of the next (i + l) -ro bit device, and the outputs of the sum of the first and second correction nodes are connected to the corresponding inputs of the k-bit sum ra block analysis.

Структурна  схема устройства дл  сложени  N чисел в избыточной системе счислени  приведена на фиг. 1; функциональна  схема блока анализа- на фиг, 2.The block diagram of the device for adding N numbers in the redundant number system is shown in FIG. one; The functional block diagram of the analysis is in FIG. 2.

Устройство содержит п разр дов, из которых на чертеже изображены i-Й разр д 1 и (1+1)-й разр д 2, состо щие каждый из первого двоичного сумматора 3,второго двоичного сумматора 4 и блока анализа 5.The device contains n bits, of which i-th bit 1 and (1 + 1) -th bit 2, each consisting of the first binary adder 3, the second binary adder 4 and the analysis block 5, are shown in the drawing.

Перва  группа входов двоичного сумматора 3 соединена с N-k 6 отрицательных значений соответствующего разр да входных аргументов, а перва  группа входов второго двоичного cyiviMaTopa 4 соединена с N«k шинами 7 положительных значений соответствующет о разр да входных аргументов .The first group of inputs of the binary adder 3 is connected to N-k 6 negative values of the corresponding bit of the input arguments, and the first group of inputs of the second binary cyiviMaTopa 4 is connected to N k k buses of 7 positive values corresponding to the bit of the input arguments.

Выходы k младших разр дов двоичных умматоров 3 и 4 соединены с 2k вхоами блока анализа 5, а выходы остальных разр дов первого и второго двочных сумматоров 3 и 4 i-ro разр да 1 устройства подключены к вторым группам входов соответственно первого и второго двоичных сумматоров 3 и 4 следующего (i+l)-ro разр да 2 устройства. Выходы блока анализа 5 соединены с выходными положительными 8 и отрицательными 9 шинами устройства.The outputs k of the least significant bits of binary accumulators 3 and 4 are connected to 2k inputs of analysis block 5, and the outputs of the remaining bits of the first and second twin adders 3 and 4 of the i-th bit 1 of the device are connected to the second groups of inputs of the first and second binary adders 3 and 4 following (i + l) -ro bit 2 devices. The outputs of the analysis unit 5 are connected to the output positive 8 and negative 9 tires of the device.

Блок анализа 5 каждого разр да устройства содержит k-разр дный двоичный сумматор 10, k элементов И 11, k элементов И 12 и элемент НЕ 13. При суммировании чисел в избыточн .ой системе счислени  с основанием 2.рс2 блок анализа 5 дополнительно содержит первый узел коррекции 14 и второй узел коррекции 15.The analysis block 5 of each bit of the device contains a k-bit binary adder 10, k elements And 11, k elements And 12 and element NOT 13. When summing up numbers in the redundant number system with base 2.pc2, analysis unit 5 additionally contains the first correction node 14 and second correction node 15.

Входы блока анализа 5 при этом подключены к входам соответствующе- го узла коррекций, выходы которых подключены к входам соответствующего разр да k-разр дного двоичного сумматора 10, а выход переноса сумматора 10 подключен к входу переноса первого разр да этого сумматора, к первым входам элементов И 11 и через элемент НЕ 13 - к первым входам элементов И 12.The inputs of analysis block 5 are connected to the inputs of the corresponding correction node, the outputs of which are connected to the inputs of the corresponding bit of the k-bit binary adder 10, and the transfer output of the adder 10 is connected to the transfer input of the first digit of this adder, to the first inputs of the elements And 11 and through the element NOT 13 - to the first inputs of the elements And 12.

Вторые входы элементов И 11 и 12 подключены к выходу соответствующего разр да сумматора 10, а выходы к выходам блока анализа 5.The second inputs of the elements 11 and 12 are connected to the output of the corresponding bit of the adder 10, and the outputs to the outputs of the analysis block 5.

Выходы переноса узлов коррекции 14 и 15 блока анализа.5 i-ro разр да 1 устройства подключены к входу переноса первого разр да соответственно первого и второго двоичных сумматоров 3 и 4 следующего (i+l)-ro разр да 2 устройства. При суммировании чисел в избыточной системе счислени  с основанием входы блока анализа 5 непосредственно соединены с соответствующими входами kразр дного сумматора 10.The transfer outputs of the correction nodes 14 and 15 of the analysis unit. 5 i-ro bits 1 of the device are connected to the transfer inputs of the first bits of the first and second binary adders 3 and 4 of the next (i + l) -ro bit 2 of the device, respectively. When summing up the numbers in the redundant number system with the base, the inputs of the analysis unit 5 are directly connected to the corresponding inputs of the discharge adder 10.

Устройство работает следующим образом.The device works as follows.

При поступлении входных аргументов по Nk шинам 6 и 7в двоичных сумматорах 3 и 4 образуетс  двоичный код суммы соответственно отрицательных и положительных цифр соответствующего разр да N входных аргументов, который суммируетс  с двоичным кодом состо ни , поступающего со старших разр дов дв.оичных сумматоров 3 и 4 предыдущего (i-l)ro разр да устройства, и на выходах двоичных сумматоров 3 и 4 образуютс  соответственно отрицательна  и положитель на  т-разр дные двоичные суммы 5| и Si . Младшие k разр дов отрицательной и положительнбй Sj сумм с выходов k младших разр дов двоичных cyi-iMaTOpoB 3 и 4 поступают в б анализа 5, в котором двоичные kразр дные положительное а и отрицательное a1 числа преобразуютс  в k-разр дное число Zi в избыточной системе счислени . При суммировании чисел в избыточной системе счи слени  с основанием числа и ai не могут быть больше (р-1) , noэтому преобразование сводитс  к су мированию числа а с числом а1 в о ратном коде и анализу полученной суммы. При суммировании чисел в избыточ системе счислени  с основанием 2 с р. 2 числа at и at может быть бо ше (р-1), поэтому блок анализа 5 1-го разр да 1 устройства должен вырабатывать сумму чисел а и а| и перенос в старший (ifl)-й разр д 2 устройства. Узел коррекции 14, на выходах которого подаетс  число а вырабатывает отрицательный перенос bi и отрицательную сумму ci : b) 0 и с а| при bl 1 и при аГ(.р-1 Узел коррекции 15, на входы которого подаетс  число, а , вырабатывает положительный перенос Ь и положительную сумму Ь 0 и при aj ;р-1 Ь| 1 и при Сумматор 10 имеет k разр дов, на входы которых поступают двоичные числа с (или а ) и с (или а ) . На выходах сумматора 10 образуетс  сумма Zi , котора  поступает на входы соответствующих элементов И 11 и 12, на другие входы которых поступает сигнал с выхода переноса сумматора 10. На входы элементов И 11 поступает пр мой сигнал переноса , а на входы элементов И 12 инверсный сигнал через элемент НЕ 13. Соответственно на выходах элементов И 11 формируютс  положительные значени  результата сложени  Z , которые поступают на положительные выходные шины 6 устройства в виде k -разр дного двоичного числа, а на выходах элементов И 12 формируютс  отрицательные значени  результата сложени  21, которые поступают на отрицательные выходные шины 9 устройства в обратном коде. Чтобы получить пр мой код отрицательных значений результата, необходимо добавить k элементов НЕ (не показаны). Пример сложени  трех чисел А-2301, В-2121 и , представленных цифрами 3,2,1,0, 1, 2,иЗ приведены в таблице (при ).When the input arguments are received over Nk buses 6 and 7 in binary adders 3 and 4, a binary code of the sum of the negative and positive digits of the corresponding bit N input arguments is formed, which is summed with the binary state code received from the higher bits of the dual adders 3 and 4 previous (il) ro bits of the device, and the outputs of the binary adders 3 and 4 form, respectively, a negative and a positive for the t-bit binary sums 5 | and Si. The lowest k bits of the negative and positive Sj sums from the outputs of the k lower bits of the cyi-iMaTOpoB 3 and 4 binary bits come in analysis 5, in which the binary discharge positive a and negative a1 numbers are converted into a k-number Zi in the redundant system reckoning When summing up the numbers in the redundant system, the references with the base of the number and ai cannot be greater than (p – 1), but the conversion therefore reduces to a reduction of the number a with the number a1 in the combat code and the analysis of the amount received. When summing numbers in the redundant number system with a base of 2 s p. The 2 numbers at and at can be more than (p-1), so the analysis block 5 of the 1st bit of 1 device must produce the sum of the numbers a and a | and transfer to the older (ifl) -th bit of the device. Correction node 14, at the outputs of which a number a is supplied produces a negative bi transfer and a negative sum ci: b) 0 and with a | at bl 1 and at aH (.р-1 Node 15, the inputs of which are supplied with a number, a, produces a positive transfer b and a positive sum b 0 and at aj; p-1 b | 1 and adder 10 has k bits The inputs of which receive binary numbers with (or a) and with (or a). The outputs of adder 10 form the sum Zi, which is fed to the inputs of the corresponding elements 11 and 12, to the other inputs of which the signal comes from the transfer output of adder 10. The inputs of the And 11 elements receive a direct transfer signal, and the inputs of the And 12 elements receive an inverse signal through the element NO 13. Respectively, at outputs of elements 11, positive values of the result of addition Z are generated, which arrive at the positive output tires 6 of the device in the form of a k -disable binary number, and at outputs of elements 12, negative values of the result of addition 21 are formed, which arrive at negative output tires 9 devices in the reverse code. To get the direct code of negative result values, you must add k elements NOT (not shown). An example of the addition of the three numbers A-2301, B-2121 and represented by the numbers 3,2,1,0, 1, 2, iZ is given in the table (with).

Claims (3)

Проверим результат сложени  2301 2121 0120 11102 Таким образом, данное устройств позвол ет производить сложение N чисел в избыточной системе счислен с основанием , при этом каж разр д числа в избыточной, системе счислени  передаетс  по шинам. Формула изобретени  1. Устройство дл  сложени  N чи сел в избыточной системе счислени  содержащее в каждом из п разр дов первый и второй двоичные сумма торы, первые группы входов которых соединены соответственно с отрицательными и положительными шцнами соответствующего разр да входных операндов, отличающеес  тем, что, с целью расширени  функциональных возможностей, заключающегос  в возможности суки шровани  чисел в избыточной системе счислени  с основанием- , каждый из п разр дов устройства содержит блок анализа , 2k входов которого соединены с выходг1ми k младших разр дов двоичных сумматоров (logj pik с1 ., где р - основание системы счислени ) , выходы остальных (N-k) разр дов первого и второго двоичных сумматоров i-ro разр да устройства подключены к вторым группам входов соответственно первого и второго двоичных сумматоров следующего (I+ +-1)-го разр да устройства, а k положительных и k отрицательных выходов блока анализа подключены к отрицательным и положительным шинам результата устройства соответственно.Check the result of the addition of 2301 2121 0120 11102 Thus, this device allows the addition of N numbers in the redundant system to be counted with the base, while the number of times in the redundant number is transmitted through the buses. Claim 1. A device for adding N numbers of villages in a redundant number system, containing in each of the bits of the first and second binary sum tori, the first groups of inputs of which are connected respectively with negative and positive bits of the corresponding bit of input operands, characterized in that in order to expand the functionality, which is the possibility of bitches shrovi numbers in the redundant number system with a base -, each of the n bits of the device contains an analysis unit, 2k inputs of which Connected with the output of the lower-order bits of binary adders (logj pik c1., where p is the base of the number system), the outputs of the remaining (Nk) bits of the first and second binary adders of the i-ro bits of the device are connected to the second groups of inputs of the first and second binary adders of the next (I + + -1) -th bit of the device, and k positive and k negative outputs of the analysis block are connected to negative and positive buses of the result of the device, respectively. i. Устройство по п. 1, отличающеес  тем, что блок анализа содержит k-разр дный двоичный сумматор, первую группу элементов И, вторую группу элементов И и элемент НЕ, причем входы k-разр дного двоичного сумматора соединены с соответствующими входами блока ана- . ЛИЗа, выход переноса k-разр дного двоичного сумматора подключен к входу переноса первого разр да этого сумматора, к первым входам элементо И первой группы и через элемент НЕ к первым входам элементов И второй группы, вторые входы элементов И каждой группы подключены к выходу соответствующего разр да сумматора, а выходы элементов И первой и второй групп подключены соответственно к положительным и отрицательным выходам блока ансшиза.i. A device according to claim 1, characterized in that the analysis unit comprises a k-bit binary adder, a first group of elements AND, a second group of elements AND and an element NOT, with the inputs of the k-discharge binary adder connected to the corresponding inputs of the block ana. LIZ, transfer output of a k-bit binary adder is connected to the transfer input of the first discharge of this adder, to the first inputs of the AND elements of the first group and through the element NOT to the first inputs of the AND elements of the second group, the second inputs of the AND elements of each group are connected to the output of the corresponding bit Yes adder, and the outputs of the elements And the first and second groups are connected respectively to the positive and negative outputs of the block ansssiz. 3. Устройство по пп. 1, 2, отличающеес  тем, что, с целью расширени  функциональных возможностей, заключающегос  в возможности суммировани  чисел в избыточной системе счислени  с,основанием .pt 2, блок анализа дополнительно содержит первый и второй уз- . лы коррекции, входы которых подключены к соответствующим входам блока анализа, выходы суммы соединены с соответствующими входами k-разр дного двоичного сумматора, а выходы переноса первого и второго узлов коррекции блока анализа I-го разр да устройства подключены к входу переноса первого разр да соответственно первого и второго двоичных сумматоров следующего (1+1)-го разр да устройства.3. The device according to PP. 1, 2, characterized in that, in order to expand the functionality, which consists in the possibility of summing up numbers in a redundant number system with the base .pt 2, the analysis unit additionally contains first and second nodes. The correction inputs, whose inputs are connected to the corresponding inputs of the analysis unit, the sum outputs are connected to the corresponding inputs of the k-bit binary adder, and the transfer outputs of the first and second correction units of the I-th bit analysis unit of the device are connected to the transfer input of the first bit respectively and the second binary adders of the next (1 + 1) -th bit of the device. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1.Авторское свидетельство СССР 484513, кл. G 06 F 7/38, 1975.1. Author's certificate of the USSR 484513, cl. G 06 F 7/38, 1975. 2.Папернов А.А. Логические основы ЦВТ. М., Сов. радио, 1972,2.Papernov A.A. The logical basis of the PCT. M., Sov. radio, 1972, с. 187.with. 187. 3.Авторское свидетельство СССР3. USSR author's certificate по за вке 2537875, кл. G 06 F 7/385 1977 (прототип).per application 2537875, cl. G 06 F 7/385 1977 (prototype). 6i6i CiCi ItIt А,BUT, М «.M ". CiiCii 11eleven litlit /z/ z Zi,Zi IKIk Раг.2Par.2