SU1674159A1 - Device to check and estimate the analog signal mean value - Google Patents
Device to check and estimate the analog signal mean value Download PDFInfo
- Publication number
- SU1674159A1 SU1674159A1 SU884611125A SU4611125A SU1674159A1 SU 1674159 A1 SU1674159 A1 SU 1674159A1 SU 884611125 A SU884611125 A SU 884611125A SU 4611125 A SU4611125 A SU 4611125A SU 1674159 A1 SU1674159 A1 SU 1674159A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- output
- signal
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано дл вычислени среднего значени аналогового сигнала, представл ющего реакцию объекта контрол . Цель изобретени - расширение области применени устройства. Устройство содержит схему сравнени 1, генератор импульсов 2, четыре реверсивных счетчика 3 и 19, два дешифратора нул 6 и 7, цифроаналоговый преобразователь 8, элементы И 11 - 16, элементы НЕ 17, 18 и два делител частоты 9 и 10. Отличительной особенностью устройства вл ютс усовершенствовани , позвол ющие на простейших узлах цифровой техники аппаратным способом в реальном масштабе времени реализовать процедуру вычислени среднего между текущим максимальным и текущим минимальным значени ми обрабатываемого сигнала. 2 ил.The invention relates to the field of computing and can be used to calculate the average value of an analog signal representing the response of a control object. The purpose of the invention is to expand the field of application of the device. The device contains a comparison circuit 1, a pulse generator 2, four reversible counters 3 and 19, two decoders zero 6 and 7, a digital-to-analog converter 8, elements 11-11, elements HE 17, 18 and two frequency dividers 9 and 10. A distinctive feature of the device These are improvements that allow, in the simplest units of digital technology, to implement in real time a hardware method of calculating the average between the current maximum and current minimum values of the processed signal. 2 Il.
Description
2020
Фиг fFig f
Изобретение относитс к вычислитель ной технике и может бить использовано дл автоматического определени в цифровой форме вприации среднего между максимальным и минимальным значени ми обрабатываемого аналогового сигнала, поступающего от различного рода источников , например, датчиков технологических процессов.The invention relates to a computing technique and can be used to automatically determine in numerical form the average between the maximum and minimum values of the processed analog signal from various sources, for example, sensors of technological processes.
Цель изобретени - расширение области применени устройства.The purpose of the invention is to expand the field of application of the device.
На фиг. 1 представлена схема устройства; на фиг. 2 - временна диаграмма, иллюстрирующа принцип действи устройства.FIG. 1 shows a diagram of the device; in fig. 2 is a timing diagram illustrating the principle of operation of the device.
Устройство содержит схему 1 сравнени , генератор 2 импульсов, первый,второй и третий реверсивные счетчики 3, 4, 5, первый и второй дешифраторы 6, 7 нул , циф- роаналоговый преобразователь 8, первый и второй делители 9, 10 частоты на два, с первого по шестой элементы И 11-16, первый и второй элементы НЕ 17, 18, четвертый реверсивный счетчик 19, аналоговый 20 и установочный 21 входы и информационный 22 выход устройства.The device contains a comparison circuit 1, a pulse generator 2, first, second and third reversible counters 3, 4, 5, first and second decoders 6, 7 zero, digital-analog converter 8, first and second dividers 9, 10 frequencies by two, with the first through the sixth elements And 11-16, the first and second elements NOT 17, 18, the fourth reversible counter 19, analog 20 and installation 21 inputs and information 22 output device.
Устройство работает следующим образом .The device works as follows.
Обрабатываемый аналоговый сигнал x(t) поступает на первый вход схемы 1 сравнени . На второй вход этого же элемента поступает компенсирующий аналоговый сигнал хДх) обратной св зи с выхода циф- роаналогового преобразовател 8. Если сигнал x(t) больше сигнала xK(t) (режим Не- докомпенсаци ), то на первом выходе схемы 1 сравнени образуетс сигнал логической единицы, который открывает элемент И 11. Импульсы от генератора 2 череа элемент И 11 поступают на вход сложени реверсивного счетчика 3. Содержимое этого счетчика увеличиваетс , что. в свою очередь, вызывает увеличение компенсирующего аналогового сигнала xK(t) на выходе цифроаналогового преобразовател 8. Как только сигнал хк(х) становитс равным сигналу x(t) с точностью до порога нечувствительности д0, схема сравнени 1 закрывает элемент И 11.The analog signal x (t) being processed is fed to the first input of the comparison circuit 1. The second input of the same element receives a compensating analogue signal xDx) feedback from the output of the digital-analog converter 8. If the signal x (t) is greater than the signal xK (t) (Non-compensation mode), then at the first output of the comparison circuit 1 the signal of the logical unit, which opens the element And 11. The pulses from the generator 2 through the element And 11 are fed to the input of the addition of the reversible counter 3. The content of this counter is increased by. in turn, causes an increase in the compensating analog signal xK (t) at the output of the digital-to-analog converter 8. As soon as the signal xk (x) becomes equal to the signal x (t) with an accuracy up to the deadband d0, comparison circuit 1 closes the And 11 element.
Если же обрабатываемый сигнал x(t) меньше компенсирующего сигнала xK(t) (режим Перекомпенсаци ), то на втором выходе схемы 1 сравнени образуетс сигнал логической единицы, который открывает элемент И 12, и импульсы от генератора 2 поступают уже на вход вычитани реверсивного счетчика 5. Содержимое этого счетчика уменьшаетс , что вызывает уменьIf the processed signal x (t) is less than the compensating signal xK (t) (Overcompensation mode), then the second output of the comparison circuit 1 produces a signal of the logical unit that opens the element 12, and the pulses from the oscillator 2 are fed to the subtraction input of the reversible counter 5. The content of this counter decreases, causing
шение компенсирующего сигнала xK(t), Как только сигнал xK(t) становитс равным сигналу x(t) с точностью до /- о. х -ia сравнени 1 закрывает элемент И 12. I :м самым осуществл етс след щее преобразование обрабатываемого сигнала x(t) в цифровую форму, в процессе которого на выходах разр дов реверсивного счетчика 5 образуетс параллельный код, пропорциональный те0 кущему значению сигнала x(t), а на выходах элементов И 11 и 12 образуетс реверсивныйчислоимпульсный код, представл ющий собой последовательность кодовых импульсов К+ и К . образуемых со5 ответствен о при каждом элементарном положительном и отрицательном приращени х сигнала x(t).the performance of the compensating signal xK (t); As soon as the signal xK (t) becomes equal to the signal x (t) with an accuracy of / - o. x -ia comparison 1 closes the element 12. I: the most is the following conversion of the processed signal x (t) into digital form, during which the outputs of the bits of the reversible counter 5 form a parallel code proportional to the current value of the signal x ( t), and at the outputs of the And 11 and 12 elements, a reversible numerical impulse code is formed, which is a sequence of code pulses K + and K. The generated signals are responsible for each elementary positive and negative signal increments x (t).
Перед началом цикла обработки аналогового сигнала x(t) в момент времени toBefore the start of the analog signal processing cycle x (t) at the moment of time to
0 (фиг. 2) на вход 21 устройства (установочные входы счетчиков 3 и 4 и управл ющий вход счетчика 19) с помощью кнопки начальной установки (не показана) либо от какого-либо другого внешнего устройства0 (Fig. 2) to the input 21 of the device (installation inputs of counters 3 and 4 and control input of the counter 19) using the initial setup button (not shown) or from some other external device
5 поступает управл ющий сигнал, посредством которого счетчики 3 и 4 обнул ютс , а в счетчик 19 по шине параллельной передачи данных из счетчика 5 заноситс код величины х0, соответствующий значению аналого0 вого сигнала в этот момент времени.5 receives a control signal by which counters 3 and 4 are nullified, and counter 19 transmits data from counter 5 to the code for x0, which corresponds to the value of the analog signal at that point in time.
В процессе след щего преобразовани аналогового сигнала x(t) в цифровую форму кодовые импульсы К+, образуемые на выходе элемента И 11, поступают на вход сло5 жени реверсивного счетчика 3 и через элемент И 13 на вход вычитани реверсивного счетчика 4. Кодовые импульсы К, образуемые на выходе элемента И 12, поступают на вход сложени реверсивного счетчика 4In the process of the subsequent conversion of the analog signal x (t) into digital form, the code pulses K + formed at the output of the element 11 are fed to the input of the layer 5 of the reversible counter 3 and through the element 13 to the input of the subtraction of the reverse counter 4. The code pulses K, formed at the output of the element 12, are fed to the input of the addition of the reversible counter 4
0 и через элемент И 15 на вход вычитани реверсивного счетчика 3. С помощью дешифраторов 6 и 7 осуществл етс блокировка счета на вычитание в счетчиках 3 и 4, как только в соответствующем счетчика обраэу5 етс число нуль. Блокировка достигаетс тем, что при по влении в счетчике 3 числа нуль на выходе дешифратора 6, подключенного к нулевым выходам разр дов счетчика 3, образуетс потенциал логической еди0 ницы, который через элемент НЕ 17 блокирует элемент И 15. Аналогичным образом с помощью дешифратора 7 и элементов 18 и 13 осуществл етс блокировка входа вычитани счетчика 4.0 and through the element AND 15 to the input of the subtraction of the reversible counter 3. Using the decoders 6 and 7, the counting of the subtraction in the counters 3 and 4 is blocked as soon as the number zero is formed in the corresponding counter. The blocking is achieved by the fact that when the number 3 zero appears in the counter, the output of the decoder 6 connected to the zero outputs of the bits of the counter 3 creates the potential of a logic unit that blocks the element 15 through the element NOT 17. Similarly, using the decoder 7 and elements 18 and 13 block the input of the subtraction of the counter 4.
5 Поскольку в начале цикла обработки сигнала в момент времени t0 (фиг. 2), как уже отмечалось выше, счетчики 3 и 4 обнул ютс , то в результате на выходах дешифраторов 6 и 7 образуютс потенциалы5 Since at the beginning of the signal processing cycle at time t0 (Fig. 2), as already noted above, counters 3 and 4 are zeroed, the resulting potentials at the outputs of decoder 6 and 7
логической единицы, которые открывают элементы И 16 и 14 и с помощью элементов НЕ 17, 18 блокируют входы вычитани соответственно счетчиков 3 и 4.logical units that open elements AND 16 and 14 and using elements NOT 17, 18 block the subtraction inputs, respectively, of counters 3 and 4.
В интервале времени между момента- ми t0 и ti (фиг. 2) сигнал x(t) возрастает, а значит образуютс кодовые импульсы К на выходе элемента И 11 (фиг. 1). Эти импульсы поступают на вход сложени реверсивного счетчика 3 и вход элемента И 13, который в данной ситуации заблокирован сигналом от дешифратора 7 нул . В результате в указанный промежуток времени счетчик 4 будет продолжать оставатьс в нулевом состо нии , а счетчик 3 будет считать на сложение, причем содержимое этого счетчика будет пропорционально текущему положительному приращению сигнала x(t) относительно его значени Х0 в момент времени to, a значит к моменту времени ti содержи- мое счетчика 3 станет равным величине ДХ1 Xi - Х0 (фиг. 2).In the time interval between the moments t0 and ti (Fig. 2), the signal x (t) increases, which means code pulses K are formed at the output of the And 11 element (Fig. 1). These pulses are fed to the input of the addition of the reversible counter 3 and the input of the element And 13, which in this situation is blocked by a signal from the decoder 7 zero. As a result, during the specified time interval, the counter 4 will continue to remain in the zero state, and the counter 3 will count for addition, and the contents of this counter will be proportional to the current positive increment of the signal x (t) relative to its value X0 at the time instant to, a means time ti, the contents of counter 3 will become equal to the value DH1 Xi - X0 (Fig. 2).
Кроме того, в указанный промежуток времени кодовые импульсы К+ проход т через открытый элемент И делитель 10 частоты на два на вход сложени реверсивного счетчика 19. Отсюда следует, что к моменту времени ti (фиг. 2) содержимое реверсивного счетчика 19 (фиг. 1) изменитс на величину 0,5 Д XL т.е. станет равным Х0 0.5 A XLIn addition, at the specified time, the K + code pulses pass through the open element I and the frequency divider 10 by two to the input of the addition of the reversing counter 19. It follows that by the time ti (Fig. 2) the contents of the reversing counter 19 (Fig. 1 ) changes to 0.5 D XL i. will be equal to X0 0.5 A XL
В момент времени п (фиг. 2) происходит изменение знака приращени сигнала, а значит на выходе элемента И 12 (фиг. 1) начинают образовыватьс кодовые импуль- сы К . Эти импульсы поступают на вход сложени реверсивного счетчика 4 (фиг. 1) и на вход элемента И 15. Поскольку в реверсивном счетчике 3 в данной ситуации содержитс число Д xi, отличное от нул , то на выходе дешифратора 6 образуетс сигнал логического нул , который блокирует элемент И 16 и через элемент НЕ 17 открывает элемент И 15. Поэтому в ин гервале между ti и t2 (фиг. 2) кодовые импульсы К будут свободно проходить на вход вычитани счетчика 3 (фиг. 1), уменьша содержимое последнего. Однако к моменту времени ta содержимое этого счетчика еЩе не достигнет нул , поскольку значение сигнала Х2 в момент времени t2 больше значени сигнала XT в момент времени ц. Содержимое же реверсивного счетчика 4 будет увеличиватьс и к моменту времени t2 окажетс пропорциональным отрицательному приращению сигнала x(t) относительно значени Xi - наибольшего локального значени обрабатываемого сигнала от момента to начала цикла его обработки.At the moment of time n (Fig. 2), the sign of the signal increment changes, which means that code impulses K begin to form at the output of element 12 (fig. 1). These pulses come to the input of the addition of the reversible counter 4 (Fig. 1) and the input of the element 15. Since in the reversible counter 3 in this situation contains the number D xi, different from zero, then the output of the decoder 6 produces a signal of logical zero, which blocks the element AND 16 and through the element NOT 17 opens the element AND 15. Therefore, in the interval between ti and t2 (Fig. 2), the code pulses K will freely pass to the input of the subtraction of counter 3 (Fig. 1), reducing the content of the latter. However, by the time ta, the contents of this counter could not reach zero, since the value of signal X2 at time t2 is greater than the value of signal XT at time c. The content of the reversible counter 4 will increase and by the time t2 it will be proportional to the negative increment of the signal x (t) relative to the value of Xi, the largest local value of the signal being processed from the time to the beginning of its processing cycle.
Поскольку в интервале между моментами ti и ta элемент И 16 заблокирован, то к моменту времени t2 содержимое счетчика останетс равным величине Х0 + 0,5 Д Xi.Since in the interval between the moments ti and ta the element And 16 is blocked, by the time t2 the contents of the counter will remain equal to the value X0 + 0.5 D Xi.
В момент времени t2 (фиг. 2) происходит очередное изменение знака приращени сигнала x(t) и снова образуютс уже кодовые импульсы К . Эти импульсы поступают на вход сложени реверсивного счетчика 3 и открытый дешифратором 7 вход вычитани реверсивного счетчика 4. Содержимое счетчика 3 посто нно увеличиваетс , а счетчика 4 - уменьшаетс до тех пор, пока в момент времени t3 (фиг. 2) не будет выполнено условие Хз Xi и содержимое счетчика 4 не окажетс равным нулю. В этот момент времени 1з дешифратор 7 блокирует элемент ИAt time t2 (Fig. 2), the next change in the sign of the signal increment x (t) occurs and the code pulses K are generated again. These pulses come to the input of the addition of the reversible counter 3 and the input of the subtraction of the reversible counter 4 opened by the decoder 7. The contents of the counter 3 are constantly increasing, and the counter 4 is decreasing until condition X3 is satisfied at time t3 (Fig. 2) Xi and the contents of counter 4 will not be zero. At this moment in time, 1h, the decoder 7 blocks the element AND
13,предотвраща дальнейший счет на вычитание счетчиком 4, и открывает элемент И13, preventing a further subtraction count by counter 4, and opens the AND element
14.Поэтому, начина с момента времени и t3, кодовые импульсы К+ будут снова проходить через открытый элемент И 14 и делитель 10 на вход сложени реверсивного счетчика 19, в результате чего к моменту времени ц содержимое этого счетчика изменитс на величину 0,5 Д х2, т.е. станет равным величине Х2 + 0,5 Д Xi+ Д Х2).14. Therefore, starting from the moment of time and t3, the K + code pulses will again pass through the open element 14 and divider 10 to the input of the addition of the reversible counter 19, as a result of which, by the time point c, the contents of this counter will change by 0.5 D x2, i.e. will be equal to the value of X2 + 0.5 D Xi + D X2).
Начина с момента времени ti (фиг. 4), сигнал x(t) уменьшаетс , а значит образуютс кодовые импульсы К, которые поступают на вход сложени счетчика 4 и вход вычитани счетчика 3. При этом содержимое счетчика 4 в каждый момент времени пропорционально текущему отрицательному приращению сигнала x(t) относительно наибольшего локального значени Х4 в течение цикла обработки сигнала, а содержимое счетчика 3 пропорционально текущему положительному приращению сигнала x(t) относительно наименьшего локального значени Хо в течение цикла обработки сигнала .Starting from the moment of time ti (Fig. 4), the signal x (t) decreases, which means code pulses K are generated, which arrive at the addition input of counter 4 and the subtraction input of counter 3. At the same time, the contents of counter 4 are proportional to the current negative at each time instant the increment of the signal x (t) relative to the largest local value X4 during the signal processing cycle, and the contents of counter 3 is proportional to the current positive increment of the signal x (t) relative to the smallest local value Xo during the signal processing cycle la.
В моменты времени ts и te (фиг. 2) происход т очередные изменени знака приращени сигнала x(t), что вызывает изменени направлени счета в счетчиках 3 и 4. Однако , поскольку экстремальные значени сигнала Хб и Хб не вл ютс ни наибольшим, ни наименьшим значени ми сигнала, то ни в счетчике 3, ни в счетчике 4 числа нуль не образуетс , а значит не происходит срабатывани дешифраторов 6 и 7.At times ts and te (Fig. 2), successive changes in the sign of the signal increment x (t) occur, which causes a change in the counting direction in counters 3 and 4. However, since the extreme values of the signal Hb and Hb are neither the greatest nor the smallest values of the signal, then neither in the counter 3, nor in the counter 4, the number zero is formed, which means that the decoders 6 and 7 do not operate.
В момент времени ty, когда значение сигнала X становитс равным наименьшему значению Хо, прин тому в момент времени t0, содержимое счетчика 3 становитс равным нулю. При этом срабатывает дешифратор 6 и закрываетс элемент И 13. В результате, начина с момента времени t,At time ty, when the value of signal X becomes equal to the smallest value of Ho received at time t0, the contents of counter 3 become zero. In this case, the decoder 6 is triggered and element 13 is closed. As a result, starting from time t,
счет на вычитание счетчика 3 прекращаетс и в нем сохран етс число нуль. Одновременно дешифратор б открывает элемент.И 16 и кодовые импульсы К, начина с этого момента времени, будут поступать через делитель 9 частоты на два на вход вычитани реверсивного счетчика 19. Следовательно , к моменту времени ts (фиг. 2 содержимое в счетчике 19 изменитс на величину 0,5 Д Хз и станет равным Х0 - 0,5 ( Д Xi + Д Х2- Д Хз).the subtraction count of counter 3 stops and the number zero is stored in it. At the same time, the decoder b opens the element. Both 16 and the code pulses K, starting from this time point, will be fed through the frequency divider 9 into two to the subtraction input of the reversible counter 19. Therefore, by the time ts (Fig. 2, the counter 19 will change to the value of 0.5 D Xs will become equal to X0 - 0.5 (D Xi + D X2 - D Xs).
В интервале между моментами времени te и tg (фиг. 2) счетчик 3 (фиг. 1) работает на сложение, а счетчик 4 - на вычитание, причем содержимое счетчика 3 пропорционально локальному положительному приращению си нала x(t) относительно наименьшего значени Хв от момента to Начала обработки, а содержимое счетчика 4 пропорционально отрицательному локальному приращению сигнала x(t) относительно наибольшего значени Xi от момента начала обработки. Ввиду того, что указанные - ри- ращени отличны от нул , то в течение рассматриваемого интервала времени дешифраторы 6 и 7 не срабатывают,In the interval between time points te and tg (fig. 2), counter 3 (fig. 1) works on addition, and counter 4 - on subtraction, and the contents of counter 3 are proportional to the local positive increment of the signal x (t) relative to the smallest value of XB processing time, and the contents of counter 4 are proportional to the negative local increment of the signal x (t) relative to the largest value Xi from the moment the processing starts. Due to the fact that the indicated - scatterings are different from zero, during the considered time interval the decoders 6 and 7 do not work,
В момент времени tg (фиг. 2) происходит очередное изменение знака приращени сигнала и счетчик 3 начинает работать на вычитание, а счетчик 4 - на сложение. В момент времени tio, когда значение сигнала Хю становитс равным наименьшему значению сигнала Хв, в счетчике 3 образуетс число нуль. При этом дешифратор 6 (фиг. 1) с помощью элемента НЕ 17 и элемента И 15 блокирует вход вычитани этого счетчика и одновременно открывает Элемент И 16. Поэтому при дальнейшем отрицательном изменении сигнала x(t) в счетчике 3 сохран етс число нуль, а счетчик 19 работает на вычитание, причем к моменту tn его содержимое изменитс на величину 0,5 Д .At the moment of time tg (Fig. 2), the next change in the sign of the signal increment occurs and counter 3 begins to work on subtraction, and counter 4 begins to work on addition. At time tio, when the value of the Hu signal becomes equal to the smallest value of the signal XB, in counter 3 the number zero is formed. At the same time, the decoder 6 (Fig. 1) blocks the input subtraction of this counter using the element HE 17 and the element 15 and simultaneously opens the element 16. Therefore, with a further negative change in the signal x (t), the counter 3 retains the number zero and the counter 19 works on subtraction, and by the time tn its content will change by 0.5 D.
Таким образом, при работе предлагаемого устройства в каждый момент времени в счетчике 19 будет содержатьс код, представл ющий собой среднее между макси- мальным и минимальным значени ми обрабатываемого сигнала x(t) от момента to начала цикла его обработки. Например , в момент времени ti2 (фиг. 12) содержимое этого счетчика равно величине Хср Х0 + Д X, где Д X 0,5 (AXi + ДХ2 - - Д Хз -Д X/i). котора как раз и представл ет собой среднее между максимальным значением X.j и минимальным значением Хп, наблюдаемым от момента to начала цикла обработки сигнала до момента времени t12.Thus, during the operation of the proposed device at each time point, the counter 19 will contain a code representing the average between the maximum and minimum values of the processed signal x (t) from the time to the beginning of its processing cycle. For example, at time ti2 (Fig. 12) the contents of this counter are equal to the value Xsr X0 + D X, where D X 0.5 (AXi + DH2 - - D Xs - D X / i). which is just the average between the maximum value X.j and the minimum value Xn observed from the moment to the beginning of the signal processing cycle to the time t12.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884611125A SU1674159A1 (en) | 1988-10-24 | 1988-10-24 | Device to check and estimate the analog signal mean value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884611125A SU1674159A1 (en) | 1988-10-24 | 1988-10-24 | Device to check and estimate the analog signal mean value |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674159A1 true SU1674159A1 (en) | 1991-08-30 |
Family
ID=21411901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884611125A SU1674159A1 (en) | 1988-10-24 | 1988-10-24 | Device to check and estimate the analog signal mean value |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674159A1 (en) |
-
1988
- 1988-10-24 SU SU884611125A patent/SU1674159A1/en active
Non-Patent Citations (1)
Title |
---|
Патент US N 4246470, кл. 235/92, опублик. 1981. Авторское свидетельство СССР М 1566370, кл. G 06 F 15/46, G 05 В 23/02, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1674159A1 (en) | Device to check and estimate the analog signal mean value | |
SU1566370A1 (en) | Device for digital processing of analog signal | |
SU1653154A1 (en) | Frequency divider | |
SU1647903A2 (en) | Code-to-pulse repetition period converter | |
SU832556A1 (en) | Follow-up frequency multiplier | |
SU1275762A1 (en) | Pulse repetition frequency divider | |
SU1100697A1 (en) | D.c.drive | |
SU499673A1 (en) | Pulse Frequency Multiplier | |
SU413501A1 (en) | ||
SU756632A1 (en) | Binary code-to-time interval converter | |
SU1266008A1 (en) | Converter of binary code to binary-coded decimal code of angular units | |
SU1064458A1 (en) | Code/pdm converter | |
SU1451832A1 (en) | Variable-frequency pulser | |
SU1633398A1 (en) | Device for generating the difference frequency of two pulse sequences | |
SU1562907A1 (en) | Functional converter of polinominal of third power | |
RU2047895C1 (en) | Spectrum analyzer | |
SU580648A1 (en) | Reversible pulse counter | |
SU1659997A1 (en) | Comparison number device | |
SU1520551A1 (en) | Analyzer of analog signals | |
SU1522399A1 (en) | Reversible recalculating device | |
SU458811A1 (en) | Device for adjusting the ratio of parameters | |
SU1718183A1 (en) | Digital regulator | |
SU1128263A1 (en) | Device for calculating boolean derivatives | |
SU741234A1 (en) | Linear-circular interpolator | |
SU1370780A1 (en) | Digit of synchronous counter |