SU1718183A1 - Digital regulator - Google Patents

Abstract

Изобретение относитс  к системам автоматического регулировани  и может быть использовано, например, в цифровых системах фазовой автоподстройки частоты или в прецизионных системах регулируемого электропривода. Цель изобретени  - упрощение регул тора. Дл  достижени  цели в цифровой регул тор дополнительно введены п последовательно соединенных счетчиков. При этом старший разр д информационного входа первого счетчика соединен с первой шиной питани , а остальные разр ды подключены к второй шине питани . 2 ил., 1 табл.The invention relates to automatic control systems and can be used, for example, in digital phase-locked loop systems or in precision variable-drive systems. The purpose of the invention is to simplify the controller. To achieve the goal, n series-connected meters are additionally introduced into the digital controller. In this case, the most significant bit of the information input of the first counter is connected to the first power bus, and the remaining bits are connected to the second power bus. 2 ill., 1 tab.

Description

Изобретение относитс  к системам автоматического регулировани  и может быть использовано, например, в системах фазовой автоподстройки частоты или в прецизионных системах электропривода,The invention relates to automatic control systems and can be used, for example, in phase-locked loop systems or in precision drive systems,

Известен цифровой регул тор, содержащий сумматоры, регистры, устройства сравнени , устройства умножени , одно- вибраторы, а также блок управлени , тактовый генератор, дешифратор, источник опорных сигналов и логический блок.A digital controller is known that contains adders, registers, comparison devices, multipliers, single vibrators, as well as a control unit, a clock generator, a decoder, a source of reference signals and a logic unit.

Известен также цифровой регул тор, содержащий счетчики, конъюнкторы, ключи, задатчики скорости, триггеры и задатчик направлени  1.Also known is a digital controller containing counters, conjunctors, keys, speed controllers, triggers, and directional control 1.

Наиболее близким к предлагаемому по техническому решению  вл етс  цифровой регул тор, содержаний четыре сумматора и четыре регистра и ренлизуюций ПИД-закон регулировани  2.The closest to the proposed technical solution is a digital controller, the contents of four adders and four registers and renders the PID-law of regulation 2.

Недостатком известных цифровых регул торов  вл етс  сложность схемотехнического решени .A disadvantage of the known digital controllers is the complexity of the circuit solution.

Цель изобретени  - упрощение схемной реализации цифрового регул тора.The purpose of the invention is to simplify the circuit implementation of the digital controller.

Указанна  цель достигаетс  тем, что в цифровой регул тор, содержащий регистр и сумматор, в котором информационный вход регистра подключен к выходу сумматора, вход установки - к входу установки регул тора , а выход регистра  вл етс  выходом регул тора, дополнительно введены п последовательно соединенных счетчиков, причем выход первого счетчика подключен к первому входу сумматора, второй вход которого подключен к выходу регистра, старший разр д информационного входа п-го счетчика подключен к первой шине питани . а остальные разр ды - к второй шине питани , счетный вход каждого счетчика подключен к соответствующему входу задани  тактовой частоты, входы установки, разрешени  счета, направлени  счета каждого счетчика подключены, соответственно, к входам установки, разрешени  счета и направлени  счета регул тора.This goal is achieved by the fact that a digital controller containing a register and an adder, in which the information input of the register is connected to the output of the adder, the installation input is connected to the installation input of the controller, and the output of the register is the output of the controller, additionally introduced n series-connected meters the output of the first counter is connected to the first input of the adder, the second input of which is connected to the output of the register, the most significant bit of the information input of the nth counter is connected to the first power bus. and the remaining bits are connected to the second power bus, the counting input of each counter is connected to the corresponding clock setting input, the installation, counting permission, and counting directions of each meter are connected, respectively, to the installation, counting and regulating counting inputs.

(Л(L

СWITH

vjvj

0000

00 GJ00 GJ

На фиг. 1 представлена функциональна  схема регул тора; на фиг. 2 - диаграммы , по сн ющие работу регул тора.FIG. 1 shows a functional diagram of the controller; in fig. 2 - diagrams explaining the operation of the regulator.

Регистр 1, выход 2 которого  вл етс  выходом регул тора, имеет многоразр дный информационный вход 3 и вход 4 установки . Информационный вход 3 регистра 1 подключен к выходу сумматора 5, первый вход 6 которого соединен с выходом первого счетчика 7, а второй вход 8 подключен к выходу 2 регистра 1. Первый счетчик 7 подключен своим информационным входом 9 к выходу второго счетчика 10. Информационный вход 11 второго счетчика 10 подключен к выходу третьего счетчика и т.д. Наконец, информационный вход 12 ( 1}-го счетчика 13 соединен с выходом п-го счетчика 14. Старший разр д 15 информационного входа п-го счетчика 14 соединен с первой (например , потенциальной) шиной 16 источника питани , а младшие разр ды 17 п-го счетчика 14 подключены к второй (например , общей) шине 18 источника питани .Register 1, whose output 2 is the controller output, has a multi-bit information input 3 and an installation input 4. Information input 3 of register 1 is connected to the output of the adder 5, the first input 6 of which is connected to the output of the first counter 7, and the second input 8 is connected to the output 2 of register 1. The first counter 7 is connected by its information input 9 to the output of the second counter 10. Information input 11 the second counter 10 is connected to the output of the third counter, etc. Finally, information input 12 (1} -th counter 13 is connected to the output of the n-th counter 14. The highest bit 15 of the information input of the n-th counter 14 is connected to the first (e.g., potential) power supply bus 16, and the lower bits 17 The nth counter 14 is connected to a second (e.g., common) power supply bus 18.

Счетные входы 19-22 счетчиков 7,10,13 и 14 подключены к Соответствующим входам 23-26 задани  тактовых частот регул тора . Входы установки 27-30 счетчиков соединены с входом 4 установки регистра 1 и подключены к входу 31 установки регул тора . Входы 32-35 разрешени  счета счетчиков подключены к входу 36 разрешени  счета регул тора, а входы 37-40 направлени  счета счетчиков соединены с входом 41 направлени  счета регул тора.The counting inputs 19-22 of the counters 7, 10, 13 and 14 are connected to the Corresponding inputs 23-26 of the setting of the clock frequencies of the controller. The inputs of the installation 27-30 counters are connected to the input 4 of the installation of the register 1 and connected to the input 31 of the installation of the controller. The counters enable enable inputs 32-35 are connected to the regulator counting input input 36, and the counter counting inputs 37-40 are connected to the controller counting input 41.

На входы 23-26 регул торов (фиг. 2) поступают соответственно тактовые частоты f 1,12, f(n - 1), fn с источника тактовых частот (не показан). Входное воздействие e(t) поступает на регул тор в виде последовательности импульсов разрешени  счета U36 на вход 36, следующих с частотой квантовани  1 /Т0, длительность которых на каждом такте квантовани  пропорциональна модулю e(t), и напр жени  направлени  счета U41 на вход 41, соответствующего знаку e(t). В системах, где входное воздействие регул тора выдел етс  в аналоговом виде, напр жени  U36 и U41 формируютс  из сигнала e(t) путем линейного широтно-импульсного преобразовани  любым известным способом . В системах фазовой автоподстройки с использованием частотно-фазовых детекторов напр жени  U36 и U41 могут быть получены непосредственно с выхода детектора.At the inputs 23-26 of the regulators (Fig. 2), the clock frequencies f 1.12, f (n - 1), fn come from the source of clock frequencies (not shown). The input action e (t) is fed to the controller as a sequence of U36 count resolution pulses at input 36 following the quantization frequency 1 / T0, the duration of which at each quantization step is proportional to the module e (t), and the counting voltage U41 at the input 41, corresponding to the sign e (t). In systems where the input effect of the regulator is isolated in analog form, the voltages U36 and U41 are formed from the signal e (t) by linear pulse-width conversion by any known method. In phase locked loop systems using frequency-phase voltage detectors, the U36 and U41 can be obtained directly from the output of the detector.

С приходом импульса установки U31 из регулируемой системы (с частотой квантовани ) на вход 31 установки регул тора информаци  с выхода каждого последующего по номеру счетчика передаетс  в предыдущий счетчик, а в регистр 1 записываетс With the arrival of the U31 pulse from the controlled system (with the quantization frequency) to the input 31 of the controller setting, information from the output of each successive number of the counter is transmitted to the previous counter, and register 1 is written

число, установленное на выходе сумматора 5. При этом, поскольку старший разр д 15 счетчика 14 подключен к потенциальной шине 16 источника питани , т.е. на него поступает логическа  единица, а младшие разр ды 17 подключены к общей шине 18 (логический нуль), то с приходом импульса установки на вход 30 на выходе счетчика 14 устанавливаетс  код 100...00, который мо0 жет быть интерпретирован как арифметический двоичный нуль с инверсией в знаковом (старшем) разр де. Если после этого на счетный вход 22 счетчика 14 за врем  действи  на входе 35 импульса разрешени  счетаthe number set at the output of the adder 5. In this case, since the high bit 15 of the counter 14 is connected to the potential bus 16 of the power supply, i.e. it receives a logical unit, and the lower bits 17 are connected to the common bus 18 (logical zero), then with the arrival of the installation pulse to the input 30, the code 100 ... 00 is set at the output of the counter 14, which can be interpreted as an arithmetic binary zero with inversion in sign (senior) de. If then to the counting input 22 of the counter 14 for the duration of the action at the input 35 of the counting impulse

5 приходит некоторое количество импульсов, в зависимости от направлени  счета на выходе счетчика будет инициировано либо положительное число в пр мом двоичном коде с инверсией в знаковом разр де, либо отри0 цательное число в дополнительном коде также с инверсией в знаковом разр де, равное по модулю числу поступивших импульсов .5 a certain number of pulses arrives, depending on the direction of counting at the output of the counter, either a positive number in the forward binary code with inversion in the sign bit will be initiated, or a negative number in the additional code with inversion in the sign bit equal to received pulses.

До тех пор, пока входное воздействиеAs long as the input impact

5 регул тора равно нулю, т.е. равна нулю длительность импульсов U36, на выходах всех счетчиков установлен код 100...00, соответствующий арифметическому нулю, который поступает на сумматор 5 (при использова0 нии стандартного сумматора содержимое знакового разр да предварительно инвертируетс ). На выходе регистра сохран етс  предшествующее число U(0).The 5th controller is zero, i.e. the duration of the pulses is equal to U36, the outputs of all counters are set to 100 ... 00, corresponding to arithmetic zero, which goes to the adder 5 (when using the standard adder, the contents of the sign bit are pre-inverted). The output of the register is preserved the previous number U (0).

В таблице показано содержимое СИ,The table shows the contents of the SI,

5 Q2, Q(n - 1), Qn первого 7, второго 10, (п - 1)-го 13 и п-го 14 счетчиков соответственно, а также содержимое RG регистра 1 в различные моменты k t/T0 (где То - период квантовани , t - действительное врем ) при5 Q2, Q (n - 1), Qn of the first 7, second 10, (n - 1) -th 13 and n-th 14 counters respectively, as well as the contents of the RG register 1 at different times kt / T0 (where That is the period quantization, t - real time) with

0 по влении импульсов входного воздействи  (разрешени  счета) U36(k) с длительностью e(k). При этом дл  определенности момент времени k разделен на два момента k- и k+, т.е. момент, непосредственно пред5 шествующий приходу сигнала установки U31 на входы счетчиков и регистра, и момент , следующий непосредственно за приходом сигнала установки. Поскольку на счетный вход каждого счетчика за врем  e(k)0 occurrence of input pulse (counting resolution) U36 (k) with duration e (k). At the same time, for definiteness, the moment of time k is divided into two moments k- and k +, i.e. the time immediately preceding the arrival of the installation signal U31 at the inputs of the counters and the register, and the time immediately following the arrival of the installation signal. Since the counting input of each counter in time e (k)

0 поступают импульсы с тактовой частотой f 1, f2, f(n - 1) или fn, то к моменту очередной установки в счетчике накапливаетс  число, равное алгебраической сумме числа, установленного в счетчи : в результате предше5 ствующей установки, и числа, равного произведению времени e(k) на соответствующую тактовую частоту. В регистр же записываетс  число, равное сумме предыдущего значени  выходного числа регул тора и содержимого первого счетчика 7.0 pulses with a clock frequency f 1, f2, f (n - 1) or fn arrive, then by the time of the next installation a number equal to the algebraic sum of the number set in the counter is accumulated in the counter: as a result of the previous installation, and the number equal to the product time e (k) at the appropriate clock frequency. A register is written to a number equal to the sum of the previous value of the output number of the controller and the contents of the first counter 7.

Так, к моменту времени k 1 в первом счетчике накапливаетс  число Q1 И е(1), во ётором счетчике - Q2 f2 е(1), в (п - 1)-м счетчике - Q(n - 1) f(n - 1) е(1), в п-м счетчике - Qn fn е(1), в сумматоре - S U(0) + f1 е(1). С приходом импульса установки содержимое сумматора переписываетс  в регистр, содержимое второго счетчика переноситс  в первый счетчик, содержимое третьего счетчика переноситс  во второй счетчик и т.д., а n-й счетчик устанавливаетс  в состо ние 100...00, эквивалентное нулю. Аналогично происходит установка счетчиков и регистра и в последующие моменты времени k 2, 3, 4...(см. таблицу).So, by the time point k 1, the number Q1 AND e (1) accumulates in the first counter, in the otor counter - Q2 f2 e (1), in (n - 1) -m counter - Q (n - 1) f (n - 1) e (1), in the nth counter - Qn fn e (1), in the adder - SU (0) + f1 e (1). With the arrival of the setup pulse, the contents of the adder are rewritten into a register, the contents of the second counter are transferred to the first counter, the contents of the third counter are transferred to the second counter, etc., and the n-th counter is set to 100 ... 00, equivalent to zero. Similarly, the installation of the counters and the register and at subsequent moments of time k 2, 3, 4 ... takes place (see table).

Таким образом, выходной сигнал регул тора можно записать в видеThus, the output of the controller can be written as

U(k) - U(k - 1) + f 1 e(k) + f2 e(k - 1) + ... + f(n - 1) e.(k - n + 2) + fn e(k - n + 1).U (k) - U (k - 1) + f 1 e (k) + f2 e (k - 1) + ... + f (n - 1) e. (K - n + 2) + fn e ( k - n + 1).

ОбозначивDesignating

I Pi l fi-n; 1 0, 1, 2... v;v n- 1, имеем передаточную функцию регул тораI Pi l fi-n; 1 0, 1, 2 ... v; v n- 1, we have the transfer function of the regulator

GR(Z)Po+PlZ 1+P22 2 +... + PVZ GR (Z) Po + PlZ 1 + P22 2 + ... + PVZ

1 -Z1 -Z

-1-one

При этом модули коэффициентов Pi равны частотам сигналов, поступающих на счетные входы соответствующих счетчиков. Знаки коэффициентов Р могут быть заданы заранее при проектировании путем организации входа направлени  счета соответствующего счетчика (пр мой либо инверсный вход) или задаватьс  путем включени  на входах направлени  счета логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых соединены с входом 41 направлени  счета регул тора, вторые подключены к одной из шин питани  или к цеп м установки знака коэффициента (не показаны), а выходы подключены к входам направлени  счета соответствующих счетчиков . Действительно, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ реализует булеву функцию f а Ь + а Ь, где а и Ь- входные логические сигналы. Если сигнал на входе Ь 0, то элемент выполн ет функцию повторител  сигнала а, если Ь 1. то элемент  вл етс  инвертором сигнала а. Инвертирование же сигнала на входе установку направлени  счета счетчика приводит к его реверсу, что соответствует изменению знака коэффициента Pi в передаточной функции регул тора.The modules of the coefficients Pi are equal to the frequencies of the signals arriving at the counting inputs of the corresponding counters. The signs of the coefficients P can be set in advance in the design by organizing the counting input of the corresponding counter (direct or inverse input) or specified by turning on the counting direction of the logical elements EXCLUSIVE OR at the inputs, the first inputs of which are connected to the controller counting input 41, the second are connected to one of the power rails or to the factor sign setting chains (not shown), and the outputs are connected to the counting inputs of the respective counters. Indeed, the logical element EXCLUSIVE OR implements the Boolean function f a b + a b, where a and b are input logic signals. If the signal at the input is b0, then the element performs the function of signal repeater a, if b1 is 1. then the element is the signal inverter a. Inverting the signal at the input, the installation of the counting direction of the counter leads to its reversal, which corresponds to a change in the sign of the coefficient Pi in the transfer function of the regulator.

Нетрудно видеть, что при различных значени х n и при соответствующем выборе частот fl регул тор  вл етс : при n 1 П-регул тор , при n 2 - ПИ-регул тор. при n 3 - ПИД-регул тор и т.д.It is easy to see that with different values of n and with an appropriate choice of the frequencies fl, the controller is: with n 1 the P controller, with n 2 the PI controller. with n 3 - PID controller, etc.

При этом путем изменени  частот fl и знаков можно не только измен ть парамет- 5 ры регул тора, но и измен ть его структуру, приравнива  одну или несколько частот нулю .In this case, by changing the frequencies fl and characters, it is possible not only to change the parameters of the controller, but also to change its structure, equating one or several frequencies to zero.

В частном случае дл  n 3 свойства ПИД-регул тора характеризуютс  следую- 0 щими соотношени ми:In the particular case of n 3, the properties of the PID controller are characterized by the following relations:

К Ро - Р2 - коэффициент передачи;K Po - P2 - transfer coefficient;

CD P2/K - коэффициент опережени :CD P2 / K - advance ratio:

Ci (Ро + Pi + Р2)/К - коэффициент интегрировани .Ci (Po + Pi + P2) / K is the coefficient of integration.

5При этом регул тор  вл етс  аналогом5 In this case, the regulator is analogous to

непрерывного ПИД-регул тора с положительными коэффициентами, если выполн ютс  услови a continuous PID controller with positive coefficients, if the conditions

-(Ро+Pi) Рг Ро 0 и  - (Ro + Pi) Pr Ro 0 and

,  ,

В общем случае параметры регул тора, определенные в результате оптимизации, могут и не удовлетвор ть этим услови м, что 5 зависит от характеристик конкретного объекта управлени , вида критери  оптимизации и возмущающего сигнала.In the general case, the controller parameters determined as a result of optimization may not satisfy these conditions, since 5 depends on the characteristics of the particular control object, the type of optimization criterion, and the disturbing signal.

Таким образом, предлагаемый регул тор более прост, чем известные цифровые 0 регул торы за счет исключени  части регистров , но обладает при этом большими фун- кциональными возможност ми за счет простоты перестройки структуры и изменени  параметров. 5Thus, the proposed controller is simpler than the known digital controllers by eliminating part of the registers, but at the same time it possesses great functional possibilities due to the simplicity of restructuring and changing parameters. five

Claims (1)

Формула изобретени Invention Formula Цифровой регул тор, содержащий регистр , сумматор, причем информационный вход регистра подключен к выходу суммато- 0 ра, вход установки - к входу установки регул тора , а выход регистра  вл етс  выходом регул тора, отличающийс  тем, что, с целью упрощени  регул тора, в него дополнительно введены n последовательно сое- 5 диненных счетчиков, причем выход п-го счетчика подключен к первому входусумма- тора, второй вход которого подключен к выходу регистра, старший разр д информа ционного входа первого счетчика подклю- 0 чен к первой шине питани , а остальные разр ды информационного входа первого счетчика подключены к второй шине питани , счетный вход каждого счетчика подключен к соответствующему входу задани  5 тактовой частоты, входы установки, разрешени  счета, направлени  счета каждого счетчика подключены соответственно к входам установки, разрешени  счета и направлени  счета регул тора.A digital controller containing a register, an adder, the register information input connected to the output of the combiner, the installation input to the controller installation input, and the register output being the controller output, characterized in that, to simplify the controller, it additionally contains n serially connected 5 counters, with the output of the nth counter connected to the first input of the accumulator, the second input of which is connected to the output of the register, the most significant bit of the information input of the first counter is connected to the first power bus,the remaining bits of the data input of the first counter connected to the second power supply bus, the count input of each counter is connected to the corresponding input specifying 5 clock frequency, setting inputs authorization account, each counter counting directions are respectively connected to the inputs of the installation, authorization account and counting direction controller. 16 1816 18