SU1566370A1 - Device for digital processing of analog signal - Google Patents
Device for digital processing of analog signal Download PDFInfo
- Publication number
- SU1566370A1 SU1566370A1 SU884483266A SU4483266A SU1566370A1 SU 1566370 A1 SU1566370 A1 SU 1566370A1 SU 884483266 A SU884483266 A SU 884483266A SU 4483266 A SU4483266 A SU 4483266A SU 1566370 A1 SU1566370 A1 SU 1566370A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- signal
- subtraction
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике. Цель - расширение функциональных возможностей устройства за счет определени в цифровой форме наибольшего и наименьшего значений аналогового сигнала. Устройство содержит схему 1 сравнени , генератор 2 импульсов, счетчики 3....5, дешифраторы 6, 7, цифроаналоговый преобразователь 8, регистры 9, 10, элементы И 11....16, элементы НЕ 17, 18. 2 ил.This invention relates to digital computing. The goal is to expand the functionality of the device by determining in digital form the largest and smallest values of the analog signal. The device contains a comparison circuit 1, a generator of 2 pulses, counters 3 .... 5, decoders 6, 7, digital-to-analog converter 8, registers 9, 10, elements 11-11 .... 16, elements NOT 17, 18. 2 Il.
Description
JJ
юYu
(/(/
Входentrance
спcn
О5 0 ОЭO5 0 OE
vlvl
Фиг.FIG.
Изобретение относитс к цифровой вычислительной технике и может быть использовано при решении задач медицинской и технической диагностики.The invention relates to digital computing and can be used in solving problems of medical and technical diagnostics.
Цель изобретени - расширение функциональных возможностей устройства за счет определени в цифровой форме наибольшего и наименьшего значений аналогового сигнала.The purpose of the invention is to expand the functionality of the device by determining in digital form the largest and smallest values of the analog signal.
На фиг.1 представлена схема устройства дл цифровой обработки аналогового сигнала; на фиг.2 - временна диаграмма, по сн юща принцип его действи .Figure 1 shows a diagram of a device for digitally processing an analog signal; Fig. 2 is a timing diagram explaining the principle of its operation.
Устройство дл цифровой обработки аналогового сигнала содержит (фигИ) схему 1 сравнени , генератор 2 импульсов , первый 39 второй 4 и третий 5 реверсивные счетчики „ первый Ь и второй 7 дешифраторы нул , цифроана- логовый преобразователь 8, первый 9 и второй 10 регистры, с первого по шестой элементы И 11-16, первый 17 и второй 18 элементы НЕсA device for digital processing of an analog signal contains (FIG) a comparison circuit 1, a pulse generator 2, the first 39 second 4 and third 5 reversible counters “first b and second 7 decoders zero, digital-analog converter 8, first 9 and second 10 registers, c the first through the sixth elements And 11-16, the first 17 and second 18 elements HE
Устройство работает следующим образом .The device works as follows.
Обрабатываемый аналоговый сигнал X(t) поступает на первый вход схемы сравнени . На второй вход этой схемы поступает компенсирующий аналоговый сигнал Xw(t) обратной св зи с выхода цифроаналогового преобразовател 8о Если сигнал X(t) больше сигнала X k(t) (режим Недокомпенсаци ) то на первом выходе схемы 1 сравнени образуетс сигнал логической единицы , который открывает элемент И 1 1 импульсы от генератора 2 через элемент И 1 I поступают на Влгод сложени реверсивного счетчика 5, Содержимое зтого счетчика увеличиваетс , что в свою очередь вызывает увеличение чомпеь- ноующего аналогового сигналаThe processed analog signal X (t) is fed to the first input of the comparison circuit. The second input of this circuit receives the compensating analog signal Xw (t) of the feedback from the output of the digital-to-analog converter 8 o If the signal X (t) is greater than the signal X k (t) (Undercompensation mode), then the signal of the logical unit is generated at the first output of the comparison circuit 1, which opens the element AND 1 1 pulses from the generator 2 through the element AND 1 I arrive at Vlgod the addition of the reversible counter 5, the contents of this counter increases, which in turn causes an increase in the analog signal
) A3. ВЫХОДС ЦИФРОЙ НЕГОТОВОГО) A3. OUTPUT DIGITAL NEEDLE
преобразовател 8 Как только сигнал X (t) становитс равным сигналу X(t) с точностью до Е0( Ј0 - порог нечувствительности ) 9 схема, 1 сравнени закрывает элемент И i1.Converter 8 As soon as the signal X (t) becomes equal to the signal X (t) with an accuracy of E0 (Ј0 is the deadband) 9 circuit, 1 comparison closes the And i1 element.
Если обрабатываемый сигнал X(t) меньше компенсирующего сигнала XK(t) (режим Перекомпенсаци )9 то на втором выходе схемы 1 сравнени образуетс сигнал логической единицы, который открывает элемент И Т2Э и импульсы от генератора 2 поступают уже на вход вычитани реверсивного счетчика 5, Содержимое этого счетчикаIf the processed signal X (t) is less than the compensating signal XK (t) (Overcompensation mode) 9, then the second output of the comparison circuit 1 produces a signal of a logical unit that opens the AND T2E element and the pulses from the generator 2 arrive at the subtraction input of the reversible counter 5, Contents of this counter
5five
00
5five
аbut
5five
00
5five
00
5five
уменьшаетс , что вызывает уменьшение компенсирующего сигнала XK(t). Как только сигнал Xx(t) становитс равным сигналу X(t) с точностью до Јд, схема 1 сравнени закрывает элемент И 12. Тем самым осуществл етс след щее преобразование обрабатываемого сигнала X(t) в цифровую форму, в процессе которого на выходах разр дов реверсивного счетчика 5 образуетс параллельный код, пропорциональный текущему значению сигнала X(t), a на выходе элементов И 11 и 12 образуетс реверсивный число-импульсный код, представл ющий собой последовательность кодовых импульсов К и К, образуемых соответственно при каждом элементарном положительном и отрицательном приращени х сигнала.decreases, which causes a decrease in the compensating signal XK (t). As soon as the signal Xx (t) becomes equal to the signal X (t) with an accuracy of Јd, the comparison circuit 1 closes the AND 12 element. Thus, the signal X (t) being processed is digitized, during which the outputs A parallel code proportional to the current value of the signal X (t) is formed by the outputs of the reversible counter 5, and at the output of the elements 11 and 12 a reverse number-pulse code is formed, which is a sequence of code pulses K and K formed respectively at each elementary position effective and negative signal increments.
Кодовые импульсы образуемые на вькоде элемента И 11, поступают на вход сложени реверсивного счетчика 3 и через элемент И 13 на вход вычитани реверсивного счетчика 4. Кодовые импульсы К , образуемые на выходе элемента И 12, поступают на вход сложени реверсивного счетчика и через элемент И 15 на вход вычитани реверсивного счетчика 3. С помощью дешифраторов 6 и 7 осуществл етс блокировка счета на вычитание в счетчиках 3 и 4, как только в соответствующем счетчике образуетс число нуль о Блокировка достигаетс тем, что при по влении в счетчике 3 числа нуль ча. выходе дешифратора 6, подключенного к нулевым выходам разр дов счетчика 3, образуетс потенциал логической единицы, который через элемент НЕ 17 (инвертор) блокирует элемент И 15 Аналогичным об- азом с помощь дешифрртсг Ј. 7 и нта НЕ 18 осуществл етс елок j о- а зхода вычита Н1 четчика k ,The code pulses formed in the code of the element 11 are fed to the input of the addition of the reversible counter 3 and through the element 13 are to the input of the subtraction of the reversible counter 4. The code pulses K formed at the output of the element 12 are fed to the input of the addition of the reversible counter and through the element 15 to the input of the subtraction of the reversible counter 3. With the help of the decoders 6 and 7, the counting of the subtraction in the counters 3 and 4 is performed, as soon as the corresponding counter forms the number zero o The blocking is achieved by the appearance of a counter in the counter 3 Isla zero cha. The output of the decoder 6, connected to the zero outputs of the bits of the counter 3, forms the potential of the logical unit, which through the element NOT 17 (the inverter) blocks the element AND 15 In a similar way with the help of the decoder Ј. 7 and nta HE 18 is carried out of the trees j from the beginning of the subtraction of the H1 of the ruler k,
В начале цикла ооработки сигь,„ла Xlt) в момент времени Ь0(фиг,2) с помощью, например, кнопки начальной установки (не показана) на дополнительные управл ющие входы регистров 9 и 10г а также на входы начальной установки счетчиков 3 и 4 подаетс управл ющий сигнал, посредством которого в регистры 9 и Ю по шинам параллельной передачи данных из реверсивного счетчика-5 заноситс код величины Х0, представл ющий собой значение сигнала X(t) з момент времени tos счетчики 3 и 4 обнул ютс .,At the beginning of the revision cycle, sigy, a la Xlt) at time b0 (fig 2) using, for example, a setup button (not shown) for additional control inputs of registers 9 and 10g as well as inputs for initial setting of counters 3 and 4 a control signal is supplied, by means of which the registers 9 and 10 of the parallel data transfer buses from the reversible counter-5 enter the code of the value X0, which represents the value of the signal X (t) at the moment of time tos counters 3 and 4 are zeroed.
5five
В результате на выходах дешифраторов 6 и 7 образуютс потенциалы логической единицы, которые открывают элементы И 16 и 14 и через элменты НЕ 17 и 18 блокируют входы вычитани счетчиков 3 и 4. В интервале времени между моментами t и t1 (фиг.2) сигнал X(t) возрастает, а значит, образуютс кодовые импулсы К+ на выходе элемента И 11. Эти импульсы поступают на вход сложени реверсивного счетчика 3 и вход элмента И 13, который в данной ситуации заблокирован сигналом от дешифратора 7 нул о В результате в указанный промежуток времени счетчик 4 продолжает оставатьс в нулевом состо нии, а счетчик 3 работает на сложение, причем содержимое этого счетчика пропорционально текущему положительному приращению сигнала X(t) относительно его значени Х0 в момент времени tQaAs a result, the outputs of the decoders 6 and 7 form the potentials of the logical unit, which open the elements And 16 and 14 and through the elements NOT 17 and 18 block the subtraction inputs of counters 3 and 4. In the time interval between t and t1 (Fig. 2) signal X (t) increases, which means, code impulses K + are formed at the output of element 11. These pulses are fed to the input of the addition of the reversible counter 3 and the input of the terminal E 13, which in this situation is blocked by a signal from the decoder 7 zero o. As a result, time counter 4 continues to remain It is in a zero state, and the counter 3 runs on the addition, the contents of this counter is proportional to the current positive increment X (t) signal X0 with respect to its value at time tQa
Одновременно каждый кодовый импульс с выхода элемента И 11 через элемент И 14, открытый сигналом логической единицы на выходе дешифратора 7 нул , проходит на управл ющий вход регистра 9. В регистр 9 по шинам параллельной передачи данных из реверсивного счетчика 5 последовательно занос тс коды дискретных значений сигнала X(t) на указанном интервале времени . Следовательно, в момент времени t в регистре 9 занесен код величины X , представл ющий собой наибольшее значение сигнала от момента t0 начала цикла обработки.At the same time, each code pulse from the output of the element 11 through the element 14, opened by the signal of the logical unit at the output of the decoder 7 zero, passes to the control input of the register 9. In register 9, the parallel data buses from the reversing counter 5 are sequentially entered into the codes of discrete values signal X (t) at a specified time interval. Consequently, at time t, register 9 contains the code of value X, which is the largest signal value from the time t0 of the start of the processing cycle.
В момент времени t1 (фиг.2) происходит изменение знака приращени сигнала, а значит, на выходе элемента И 12 начинают образовыватьс кодовые импульсы К. Эти импульсы поступают на вход сложени реверсивного счетчика 4 и на вход элемента И 15 о Поскольку в реверсивном счетчике 3 в данной ситуации содержитс число, отличное от нул , то на выходе дешифратора 6 образуетс сигнал логического нул , который блокирует элемент И 16 и через элемент НЕ 17 открывает элемент И 15. Поэтому в интервале между моментами времени t и t кодовые импульсы К свободно проход т на вход вычитани счетчика 3, уменьша содержимое последнего. Однако к моменту времеAt time t1 (Fig. 2), the sign of the signal increment changes, which means that code pulses K start to form at the output of element 12 And these pulses arrive at the input of the addition of the reversible counter 4 and at the input of the element 15 o Since in the reversible counter 3 in this situation a non-zero number is contained, then a logical zero signal is generated at the output of the decoder 6, which blocks the AND 16 element and opens the AND 15 element through the NOT 17 element. Therefore, in the interval between times t and t, the code pulses K freely pass d t to the input of the subtraction counter 3, reducing the content of the latter. However by the time
10ten
1515
2020
5five
00
5five
00
5five
00
5five
не достигнет нул , поскольку значение сигнала Х2 больше значени сигнала Х0 . Содержимое реверсивного счетчика 4 увеличиваетс и к моменту времени t г оказываетс пропорциональным отрицательному приращению сигнала X(t) относительно значени Х1 - наибольшего локального значени обрабатываемого сигнала от момента t0 начала цикла его обработки.will not reach zero, since the signal value x2 is greater than the signal value x0. The content of the reversible counter 4 increases and by the time t g it turns out to be proportional to the negative increment of the signal X (t) relative to the value X1 - the largest local value of the signal being processed from the moment t0 of the start of its processing cycle.
В момент времени t (фиг.2) происходит очередное изменение знака приращени сигнала X(t) и снова образовываютс уже кодовые импульсы К. Эти импульсы поступают на вход сложени реверсивного счетчика 3 и открытый дешифратором 7 вход вычитани реверсивного счетчика 4. Содержимое счетчика 3 посто нно увеличиваетс , а счетчика 4 - уменьшаетс до тех пор, пока в момент времени t3 (фиг.2), когда Хф Xf, содержимое счетчика 4 окажетс равным нулю. В этот момент времени t3 дешифраторAt time t (Fig. 2), the next change in the sign of the signal increment X (t) occurs and the code pulses K are again formed. These pulses arrive at the addition input of the reversible counter 3 and the input of the subtraction of the reversible counter 4 opened by the decoder 7. but increases, and counter 4 decreases until at time t3 (FIG. 2), when Xf Xf, the contents of counter 4 will be zero. At this time t3 descrambler
7блокирует элемент И 13, предотвраща дальнейший счет на вычитание счетчиком 4, и открывает элемент И 14.7 blocks AND 13, preventing a further countdown on subtraction by the counter 4, and opens AND 14.
8результате, начина с момента времени t, в регистр 9 снова записываетс информаци из реверсивного счетчика 5, а значит к моменту времениAs a result, starting at time t, information from reversing counter 5 is again recorded in register 9, which means by time
tq в регистре 9 содержитс код величины Х, представл ющей собой новое наибольшее значение обрабатываемого сигнала от момента t0 начала цикла его обработки ().The tq in register 9 contains the code of the value X, which is the new highest value of the signal being processed from the moment t0 of the start of its processing cycle ().
Начина с момента времени t4 (), сигнал X(t) уменьшаетс , а значит, образуютс кодовые импульсы К , которые поступают на вход сложени счетчика 4 и вход вычитани счетчика Зэ При этом содержимое счетчика 4 в каждый момент времени пропорционально текущему приращению сигнала X(t) относительно наибольшего локального значени X в течение цикла обработки сигнала, а содержимое счетчика 3 пропорционально текущему положительному приращению сигнала X(t) относительно наименьшего локального значени Х0 в течение цикла обработки сигнала оStarting from the moment of time t4 (), the signal X (t) decreases, which means that code pulses K are formed, which arrive at the addition input of counter 4 and the subtraction input of counter Ze. The content of counter 4 at each time is proportional to the current increment of signal X ( t) relative to the largest local value of X during the signal processing cycle, and the contents of counter 3 is proportional to the current positive increment of the signal X (t) relative to the lowest local value X0 during the processing cycle of the signal about
В моменты времени t и t fc () происход т очередные изменени знака приращени сигнала X(t), что вызывает изменени направлени счета в счетчиках 3 и 4 . Однако посколькуAt times t and t fc (), successive changes in the sign of the signal increment X (t) occur, which causes a change in the counting direction in counters 3 and 4. However since
экстремальные сигналы и не вл ютс ни наибольшими, ни наименьшими значени ми сигнала, то ни в счетчике 3, ни в счетчике 4 числа нуль не образуетс , а значит, не происходит срабатывание дешифраторов 6 и 7. Поэтому элементы И 14 и 16 остаютс закрытыми и, следовательно , запись новой информации в регистры 9 и 10 не осуществл етс .extreme signals and are neither the largest nor the smallest values of the signal, neither the counter 3 nor the counter 4 has a zero number, which means that the decoders 6 and 7 do not work. Therefore, the elements 14 and 16 remain closed and therefore, the recording of new information in registers 9 and 10 is not carried out.
В момент времени t , когда значение сигнала Х становитс равным наименьшему значению Х0, прин тому в момент времени t0, содержимое счетчика 3 становитс равным нулю. При этом срабатывает дешифратор 6, закрываетс элемент И 15 и открываетс элемент И 16. В результате, начина с момента времени t, счет на вычитание счетчика 3 прекращаетс и з нем сохран етс число нуль. Одновременно каждый кодовый импульс К осуществл ет запись в регистр 10 информации из реверсивного счетчика 5. Таким образом, к моменту времени t „ в регистре 10 содержитс код значени сигнала Xg, представл ющий собой новое наименьшее значение сигнала от момента времени t0 начала цикла его обработки.At time t, when the value of signal X becomes equal to the smallest value X0 received at time t0, the contents of counter 3 become zero. In this case, the decoder 6 is triggered, the element 15 is closed and the element 16 is opened. As a result, starting from the time t, the counting on the subtraction of the counter 3 stops and the number zero is saved. At the same time, each code pulse K records information into register 10 from the reversible counter 5. Thus, by the time t in register 10, there is a code for the signal value Xg, which is the new smallest signal value from the time t0 of the beginning of its processing cycle.
В интервале между моментами времени tg и tg (фиг„2) счетчик 3 работает на сложение, а счетчик 4 - на вычитание, причем содержимое счетчика 3 пропорционально локальному положительному приращению сигнала X(t) относительно наименьшего значени X, от момента t0 начала обработки, а содержимое счетчика 4 пропорционально отрицательному локальному приращению сигнала Х(О относительно наибольшего значени Х4 от момента t0 начала обработки. Ввиду того, что указанные приращени отличны от нул то в течение рассматриваемого интервала времени дешифраторы 6 и 7 не срабатывают, а значит, запись новой информации в регистры 9 и 10 не осуществл етс .In the interval between times tg and tg (Fig 2), counter 3 works on addition, and counter 4 on subtraction, and the contents of counter 3 is proportional to the local positive increment of the signal X (t) relative to the smallest value of X, from the instant t0 of the start of processing, and the contents of counter 4 are proportional to the negative local increment of the signal X (O relative to the highest X4 value from the moment t0 of the start of processing. In view of the fact that these increments are different from zero during the considered time interval, the decoders 6 and 7 do not work, which means that the recording of new information in registers 9 and 10 is not carried out.
В момент времени t (фиг.2) происходит очередное изменение знака приращени сигнала и счетчик 3 начинает работать на вычитание, а счетчик 4 - на сложение. В момент времени tie , когда значение сигнала X в становитс равным наименьшему значению сигнала Xg, в счетчике 3 образуетс число нуль. При этом дешифратор 6 с помойною элемента НЕ 17At time t (Fig. 2), the next change in the sign of the signal increment occurs and counter 3 begins to work on subtraction, and counter 4 begins to work on addition. At the time point tie, when the value of the signal X in becomes equal to the smallest value of the signal Xg, in the counter 3 the number zero is formed. In this case, the decoder 6 with the garbage element NOT 17
5five
00
5five
с with
и элементаand item
00
5five
00
00
И 15 блокирует вход вычитани счетчика 3, благодар чему при дальнейшем отрицательном изменении сигнала X(t) число нуль в нем сохран етс , и одновременно открывает элемент И 160 В результате каждый последующий кодовый импульс К, проход через открытый элемент И 16 на управл ющий вход регистра 10, осуществл ет запись в регистр 10 информации из реверсивного счетчика 5. Отсюда следует, что к моменту времени t , когда происходит очередное изменение аналогового сигнала X(t), в регистре 10 содержитс код величины Х1( , представл ющий собой новое наименьшее значение сигнала от момента t0 начала цикла его обработки.And 15 blocks the subtraction input of counter 3, by which, with a further negative change in the signal X (t), the number zero in it is saved, and simultaneously opens the AND 160 element. As a result, each subsequent code pulse K passing through the open AND 16 element to the control input register 10, writes information from the reversing counter 5 into register 10. It follows that by the time t, when the next change of the analog signal X (t) occurs, register 10 contains the code of the value X1 (which is the newest signal value from the moment t0 the start of its processing cycle.
Начина с момента времени t1(Kor- да образуютс кодовые импульсы К f, счетчик 3 работает на сложение, а счетчик 4 - на вычитание, причем содержимое счетчика 3 пропорционально положительному приращению сигнала X(t) относительно наименьшего значени X , а содержимое счетчика 4 пропорционально отрицательному приращению сигнала X(t) относительно наибольшего значени Х4Starting from the moment of time t1 (Korda generates code pulses K f, counter 3 works on addition, and counter 4 - on subtraction, and the contents of counter 3 are proportional to the positive increment of the signal X (t) relative to the smallest value of X, and the contents of counter 4 are proportional to negative increment of the signal X (t) relative to the highest value X4
В момент времени tn (фиг.2),когда сигнал X(t) принимает значение Xf7 , равное наибольшему значению Х4, содержимое счетчика 4 становитс равным нулЮо Это вызывает срабатывание дешифратора 7, который блокирует дальнейший счет на вычитание в счетчике 4 и одновременно открывает элемент И 14. В результате кодовые импульсы , поступа на управл ющий вход регистра 9, осуществл ют запись информации из реверсивного счетчика 5 в регистр 9 о Поэтому к моменту времени t13 окончани цикла обработки сигнала в регистре 9 содержитс код величины X1S, котора представл ет собой (фиг.2) наибольшее значение сигнала X(t) в течение цикла его обработки , а в регистре 10 содержитс код величины Х, представл ющий собой наименьшее значение сигнала X(t) в течение цикла обработки (интервалаAt time tn (FIG. 2), when the signal X (t) takes the value Xf7 equal to the largest value X4, the contents of counter 4 become zero. This triggers the decoder 7, which blocks the further subtraction count in counter 4 and simultaneously opens the element And 14. As a result, the code pulses arriving at the control input of register 9 record information from the reversible counter 5 into register 9 o. Therefore, by the time t13 of the end of the signal processing cycle, register 9 contains the code of the value X1S L is (2) the highest value in its processing during cycle X (t) signal and a code register 10 contains a value of X, which is a smallest value of the signal X (t) during the treatment cycle (interval
времени между контактами tQntime between contacts tQn
t13).t13).
5555
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483266A SU1566370A1 (en) | 1988-07-25 | 1988-07-25 | Device for digital processing of analog signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483266A SU1566370A1 (en) | 1988-07-25 | 1988-07-25 | Device for digital processing of analog signal |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1566370A1 true SU1566370A1 (en) | 1990-05-23 |
Family
ID=21399527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884483266A SU1566370A1 (en) | 1988-07-25 | 1988-07-25 | Device for digital processing of analog signal |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1566370A1 (en) |
-
1988
- 1988-07-25 SU SU884483266A patent/SU1566370A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 362281, кл, G 05 В 23/02, 1971. Авторское свидетельство СССР № 1332335, кл. G 06 F 15/46, 1986. Патент US № 4246470, кл. G 06 F 15/46, опублик. 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107439A (en) | Continuous overlapping frequency measurement | |
SU1566370A1 (en) | Device for digital processing of analog signal | |
US4383188A (en) | Voltage-controlled constant current source | |
SU1674159A1 (en) | Device to check and estimate the analog signal mean value | |
US4533867A (en) | Method and apparatus for measuring high frequency signals | |
SU935815A2 (en) | Instantaneous value digital phase-meter | |
SU1267618A1 (en) | Adaptive multichannel tracking analog-to-digital converter | |
SU1647903A2 (en) | Code-to-pulse repetition period converter | |
SU900443A1 (en) | Analogue-digital converter | |
SU1451832A1 (en) | Variable-frequency pulser | |
RU1781835C (en) | Synchronization device | |
SU1688189A1 (en) | Digital phasometer | |
SU416716A1 (en) | DEVICE OF COUNTING OF COUNTDOWN MULTI-CHANNEL CONVERTER "CORNER - PHASE - CODE" | |
SU1297226A1 (en) | A.c.voltage-to-digital converter | |
SU436357A1 (en) | DIGITAL FUNCTIONAL CONVERTER OF FREQUENCY OF FOLLOWING PULSES | |
SU463976A1 (en) | Correction device | |
SU1190456A1 (en) | Digital frequency multiplier | |
SU1437858A1 (en) | Computing device | |
SU1206952A1 (en) | Shaft angle-to-digital converter | |
SU485392A1 (en) | Digital Time Discriminator | |
SU1377823A1 (en) | Non-linear compensating device | |
SU1495774A1 (en) | Device for production of time intervals | |
SU1168922A1 (en) | Code converter | |
SU1659997A1 (en) | Comparison number device | |
SU563713A1 (en) | Analog-to-digital converter |