Claims (3)
40 XI принимающие два значени : ноль или единица. Учитыва , что разр д К4 воздействует на вход элемента 8.1, разр д КЗ - на вход элемента 8.2, разр д IК2 - на вход элемента 8.3, а разр дК1 - на вход элемента 8.4, можем определить количество импульсов на входах элемента 7: на выходе элемента XI К4, на выходе элеQ . 1 будет -т- . -|1-,кз, мента 8.2 будет на выходе элемента 8-3 будет ---/К2, а на вы8- . - -flК1 импуль-. ходе элемента Так как импульсы, поступающие на входы элемента 7, взаимно нигде не перекрываютс , то на его выходе будет суммарное количество входных импульсов , равное: Каждый импульс с выхода элемента 7 воим задним фронтом измен ет состо ие триггера 11 на нулевое, запреща ем самым прохождение следующего вход ого импульса через элемент 12; этот мпульс своим задним фронтом перевоит триггер 11 в исходное состо ние. Обозначив количество входных имульсов на шине 6 в единицу времени ерез откуда количество импульсов в единицу времени на входе счетчика 1 будет равно КЗ К4 2 2 Таким образом, число импульсов в единицу времени на выходе 13.4 счетчика 1 будет в N раз меньше числа импульсов на его входе: Х1 Х2 отсюда следует, что коэффициент делени предлагаемого устройства будет равен м X М/К1 К2 КЗ K4s N + NC 2 + 2 2 Учитыва , что N 2 дл данного случа , можно записать КЗ . К4, м т J. J. - X ( jT + 2 22 2 + К1,2°н- К2,2+ К3. К4,2 N + К. Дл выхода 13.3 счетчика 1 коэффициент делени будет равен --- , дл выхода 13.2 - --- , дл выхода п 1 - 1.К 1J.1g. С помощью элемента 3 на ши е 10 формируютс выгодные импульсы (фиг.4р) длительность которых равна длительности входных импульсов на шине 6 (фиг,4а). Эта шина используетс в качестве шины переноса при построении делителей частоты следовани импульсов повышенной разр дности. Формула изобретени 1. Делитель частоты следовани им .пульсов, содержащий п-разр дный счетчик импульсов, входную и выходную шины, элемент ИЛИ, входы которого соединены с выходами соответствующих элементов И группы из п элементов И, первые входы которых соединены с соответствующими разр дами шины управл ющего кода, отличающийс тем, что, с целью повышени равномерности следовани выходных импульсов , в него введены шина управлений , первый и второй элементы И и блок вьтитани импульсов, суммирующий вход которого соединен с входной шиной , вычитающий вход - с выходом элемента ИЛИ, а выход - с первым ;зходом первого элемента И, второй вход которого соединен с шиной управлени ,, выход - с входом п-разр дного счетчика импульсов и с первым входом второго элемента И, выход которого соединен с выходной шиной, а с второго по (п+ +1)-й входы - с соответственно с первого по п-й выходами первой группы выходов п-разр дного счетчика импульсов , втора группа выходов которого соединена с вторыми входами соответствующих элементов И группы из п элементов И. 40 XI taking two values: zero or one. Taking into account that bit K4 acts on input of element 8.1, bit of CS - on input of element 8.2, bit IK2 - on input of element 8.3, and bit dK1 - on input of element 8.4, we can determine the number of pulses at the inputs of element 7: output element XI K4, at the output of Q. 1 will be -t-. - | 1-, kz, ment 8.2 will be at the output of the element 8-3 - --- / K2, and at vy8-. - -flK1 pulse-. During the element Since the pulses arriving at the inputs of element 7 do not overlap with each other, then its output will be the total number of input pulses equal to: Each pulse from the output of element 7, with its back front, changes the state of trigger 11 to zero, prohibiting passing the next input pulse through element 12; this pulse will, with its falling edge, translate trigger 11 to its original state. Marking the number of input pulses on the bus 6 per unit of time, from where the number of pulses per unit of time at the input of counter 1 will be equal to KZ К4 2 2 Thus, the number of pulses per unit of time at output 13.4 of counter 1 will be N times less than the number of pulses at its input : X1 X2 it follows from here that the division factor of the proposed device will be equal to m X M / K1 K2 KZ K4s N + NC 2 + 2 2 Taking into account that N 2 for this case, we can write KS. K4, m t JJ - X (jT + 2 22 2 + K1.2 ° n - K2.2 + K3. K4.2 N + K. For output 13.3 of counter 1, the division factor will be ---, for output 13.2 - ---, for output n 1 - 1.K 1J.1g. With the help of element 3 on bushes 10, advantageous pulses are formed (Fig. 4p) whose duration is equal to the duration of the input pulses on bus 6 (Fig. 4a). This bus is used as a transfer bus when building a higher-frequency pulse frequency divider. Claims 1. A pulse frequency divider comprising a n-bit pulse counter, input and output bus , the OR element, the inputs of which are connected to the outputs of the corresponding elements AND of a group of n elements AND, the first inputs of which are connected to the corresponding bits of the control code bus, characterized in that, in order to improve the uniformity of the output pulses, the first and second elements And and the pulse output unit, the summing input of which is connected to the input bus, the subtractive input - with the output of the element OR, and the output - with the first; the entrance of the first element And, the second input of which is connected to the bus at The output ,, with the input of the n-bit pulse counter and with the first input of the second element I, the output of which is connected to the output bus, and from the second to (n + +1) -th inputs - from the first to the nth, respectively the outputs of the first group of outputs of the n-bit pulse counter, the second group of outputs of which is connected to the second inputs of the corresponding elements And a group of n elements I.
2.Делитель поп.1, отличающийс тем, что блок вычитани импульсов содержит элемент И и I К-триггер , К-вход которого соединен с вьгаитающим входом блока вычитани импульсов , суммирующий вход которого соединен с первым входом элемента И и с 1-входом I К-криггера, выход которого соединен с вторьм входом элемента И, выход последнего соединен с выходом блока вьтитани импульсов. 2. Pop-1 divider, characterized in that the pulse subtracting unit contains an element I and an I K-flip-flop, the K-input of which is connected to the pull-in input of the pulse subtracting unit, the summing input of which is connected to the first input of the And element and with 1-input I K-krigger, the output of which is connected to the second input of the element I, the output of the latter is connected to the output of the pulsing unit.
3.Делитель по п.1, отличающийс тем, что п-разр дный счетчик импульсов содержит п последовательно соединенных триггеров, пр мой выход каждого из которых соединен с соответствующим выходом первой группы выходов п-разр дного счетчика импульсов , вход которого соединен с входом первого триггера и с первыми входами элементов И группы из п элементов И, выход каждого из которых соединен с соответствующим выходом второй группы выходов п-разр дного счетчика импульсов , и элементы И группы из (n-l)-ro элемента И, первьй вход каждого из которых соединен с инверсным выходом соответствук цего триггера, начина с второго, остальные входы - с пр мыми выходами всех предыдущих триггеров, инверсный выход первого триггера соединен с вторым входом первого элемента И группы из п элементов И, а выходы элементов И группы из (п-1)-го элемента И соединены с вторыми входами соответствующих, начина с второго , элементов И группы из п элементов И.3. A divider according to claim 1, characterized in that the n-bit pulse counter contains n series-connected flip-flops, the direct output of each of which is connected to the corresponding output of the first group of outputs of the n-bit pulse counter, the input of which is connected to the input of the first trigger and with the first inputs of the elements And a group of n elements And, the output of each of which is connected to the corresponding output of the second group of outputs of the n-bit pulse counter, and the elements And groups of (nl) -ro element And, the first input of each of which with the inverse output of the corresponding trigger, starting from the second, the remaining inputs are with the direct outputs of all previous triggers, the inverse output of the first trigger is connected to the second input of the first element And a group of n elements And, and the outputs of elements And a group of (n-1 ) th element And connected to the second inputs of the corresponding, starting with the second, elements And a group of n elements I.
Фи2. 4Phi2. four