SU1053161A1 - Устройство управлени дл доменной пам ти - Google Patents

Устройство управлени дл доменной пам ти Download PDF

Info

Publication number
SU1053161A1
SU1053161A1 SU823437494A SU3437494A SU1053161A1 SU 1053161 A1 SU1053161 A1 SU 1053161A1 SU 823437494 A SU823437494 A SU 823437494A SU 3437494 A SU3437494 A SU 3437494A SU 1053161 A1 SU1053161 A1 SU 1053161A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
register
word
address
Prior art date
Application number
SU823437494A
Other languages
English (en)
Inventor
Владислав Иванович Косов
Александр Михайлович Иванов
Людмила Александровна Козловская
Вячеслав Георгиевич Митихин
Анатолий Иванович Савельев
Original Assignee
Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина filed Critical Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority to SU823437494A priority Critical patent/SU1053161A1/ru
Application granted granted Critical
Publication of SU1053161A1 publication Critical patent/SU1053161A1/ru

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительны машинах и вычислительных устройствах . Известно устройство управлени  дл  блоков пам ти, содержащее счетчик , генератор импульсов, выходной регистр, преобразователь кодов, бло записи-считывани  и элементы И. Вве дение в него преобразовател  кодов и элементов И- делает возможным осуществление эффективной выборки адре сов со значительным сокращением все операций. Кроме того, исключаютс  р д блоков, присутствующих в .обычных запоминающих устройствах, и тем самыГ пам ть значительно упрощаетс  1 ., . Однако в таком устройстве не пре дусмотрены меры дл быстрого (в про цессе тактовой работы устройства) исключени  дефектных  чеек в массивах информации при наличии в запоминающем устройстве дефектных регистров. Это исключает возможность использовани  элементов пам ти с наличием в их составе дефектных регистров и снижает выход годных элементов запоминающих устройств. Наиболее близким по технической сущности и функциональным возможнос т м к изобретению  вл етс  устройство управлени  дл  доменной пам ти содержащее генератор импульсов,соединенный с тактовыми входами запоминающих  чеек кольцевых сдвигающих регистров (накопитель с цилиндричес кими магнитными доменами) и счетчиком , блоки записи-считывани , соединенные с разр дными шинами и адре ными шинами (усилитель считывани , регистр адреса слова, регистры числа ), элементы И по количеству .запоминающих  чеек сдвигающих регистров , дешифратор и сумматор 23. Недостатком указанного устройства  вл етс  отсутствие элементов и блоков, позвол ющих локализовать дефектные  чейки в считываемых массивах информации и автоматически (в соответствии с тактами работы устройства) исключать их, производ  сжатие всей считанной информации, устран   передачи в другие устройства и узлы, а также, наоборот. Осо бенно этот недостаток сказываетс  при разбиении общих массивов слов на р д подмассивов и попеременной выборке слов из каждого подмассива. Дефектные  чейки в различных подмас сивах расположены по разному, поэто му отсутствие синхронизации процессов записи и считывани  с синхронным исключениег дефект№лх  чеек приводит к значительному уменьшению быст родействи  и снижению надежности ра боты устройства. Кроме того, в таких устройствах не, предусмотрена разбивка считываемых чисел на р д отдельных слой с выделением их на регистре числа. Целью изобретени   вл етс  повышение быстродействи  и надежности устройства управлени  дл  доменной пам ти. Поставленна  цель достигаетс  тем, что устройство управлени  дл  доменной пам ти, содержащее генератор импульсов, первый вход которого подключен к кодовой шине тактов, а выход  вл етс  выходом устройства, первый регистр адреса слова, первый регистр числа, второй регистр числа , первый вход которого св зан с кодовой шиной Установка О, блок полупосто нной пам ти, содержит, триггер разрешени  записи, первьлй вход которого-соединен с выходом блока полупостр нной. пам ти, блок Сравнени  адреса слова, первый вход которого подключен к выходу первого регистра адреса слова, второй регистр адреса слова, выход которого св зан с вторьм входом блока сравнени  адреса слова, счетчик, первый вход которого соединен с выходом блока полупосто нной пам ти и первым входом триггера разрешени  записи, а первый выход - с первым входом второго регистра адреса слова , группа элементов И, первые входы которых подключены к кодовой шине Запись, вторые входы - к первому регистру числа, а выходы - к входам группы второго регистра числа, два элемента И и два элемента ИЛИ, причем первый вход первого элемента ИЛИ соединен с кодовой шиной Установка О, второй вход - с кодовой шиной тактов, а выход - с вторым входом триггера разрешени  записи, первый вход второго элемента ИЛИ св зан с кодовой шиной Установка О, второй вход - с вторь 4 выходом счетчика , а выход - с вторыми входами Второго регистра гщреса слова и счетчика , первый вход первого элемента И соединен с кодовой шиной Считывание , второй вход - с выходом триггера разрешени  записи.и первым входом второго элемента И, третий вход  в|Л етс  входом устройства, а четвертый вход соединен с выходом блока сравнени  адреса,слова и вторым входом второго элемента И, а выход - с третьим входом второго регистра числа , третий вход второго элемента И подключен к кодовой шине Запись, четвертый вход - к выходу второго регистра числа, а выход - к второму входу генератора импульсов. На чертеже представлена блок-схема устройства управлени  дл  доменной пам ти.
Устройство управлени  дл  доменной пам ти содержит генератор 1 импульсов , первый вход которого подключен к кодовой шине тактов, а выход  вл етс  выходом устройства,подсоединенным к накопителю с цилиндрическими магнитными доменами 2, раз деленному на поле четных разр дов 3 1и поле нечетных разр дов 4 и подклю-ченному к усилителю 5 считывани , первый регистре адреса слова,первый р гистр 7 числа, второй регистр 8 числа , первый вход которого св зан с кодовой шиной Установка О, блок 9 прлупосто нной пам ти триггер 10 разрешени  записи, блок11 сравнени  адреса слова, второй регистр 12 адреса слава, счетчик 13, группа элементов И 14, первый элемент И 15, второй элемент -И 16, первый элемент ИЛИ 17 и второй элемент ИЛИ 18.
Устройство работает следующим образом .
Перед началом работы все блоки (второй регистр 8 числа, триггер 18 разрешени  записи, счетчик 13 и второй регистр 12 адреса слова через второй элемент ИЛИ 18) устанавливаютс  в исходное состо ние. В режиме записи информации на кодовую шину Запись поступает разрешающий потенциал , и код числа, набранный на первом регистре 7 числа, через групт пу элементов И 14 поступает .во второй регистр 8 числа (код числа на группу элементов И 14 может быть также подан по кодовым шинам и из других устройств цифровой вычислительной машины). После этого импульсаМи с кодовой шины тактов запускаетс  накопитель с цилиндрическими магнитными доменами 2, разделенный на поле четных разр дов 3 и поле нечетных разр дов 4.
При достижении нужной страницы начинает работать блок 9 полупосто нной пам ти, выдава  разринающие сигналы при наличии годной  чейки в накопителе с цилиндрическими магнитными доменами 2 и не выдава  этих сигнсшов при наличии дефектных  чеек. Карта годности записываетс  в блок 9 полупосто нной пам ти при изготовлении доменной пам ти или при смене накбпител  с цилиндрическими магнитными доменами. Чередование обращени  к пол м четгалх и нечетных разр дов 3 и 4 не вли ет на работу полупосто нной пам ти, поэтому в одном из полей (четных или нечетких разр дов 3 и 4) могут подр д находитьс  несколько годных  чеек, а в другом - дефектных.Сигналы с блока 9 полупосто нной пам ти устанавливают в состо ние 1 триггер 10 разрешени  записи, в каждом такте через первый элемент ИЛИ 17. устанавливаетс  в О тактовьии импульсами , и запускают счетч-ик 13, который служит дл  разбиени  массива страницы на слова.
После подсчета определенного колчества годных разр дов счетчик 13 увеличивает состо ние второго регистра 12 адреса слова на единицу, а сам ,сбрасываетс  через второй элемент ИЛИ 18 в О, начина  новый посчет годных разр дов. Триггер. 10 рарешени  записи 10 в каждом такте вы .дает или не выдает разрешаюищй потециал на первый и второй элементы И 15 и 16. На блоке 11 сравнени  адреса слова происходит посто нное сравнение непрерывно измен кщегос  адреса, поступающего с второго регистра 12 адреса слова, и кода адреса .слова, набранного . на первом регистре 6 гщреса слова и определ ющего адрес слова, по которму должна быть записана информаци  (код этого адреса может быть так же подан по кодовым шинс1М из других устройств ЦВМ). При совпадении блок 11 сравнени  выдает разрешающий потенциал на первый и второй элементы .И 15 и 16, и код числа, подлежащего записи, начинает подаватьс  с второго регистра В числа чрез второй элемент И 16 на генератор 1 импульсов, заставл   его срабатывать при наличии кода 1 и записывать информацию в накопитель с цилиндрическими магнитными доменами 2. Так как второй элемент И 16 управл етс  также триггером 10 разрешени  записи, то запись информации из второго регистра 8 числа производитс  .в соответствии с картой годности и вне зависимости от того, обращаемс  ли Иы к полю четных или нечетных разр дов.
После записи кода числа по заданному адресу числа работа генератора 1 импульсов прекращаетс , а .счетчик 13 и второй регистр -1.2 ащреса слова сбрасываетс  в О. В режиме считывани  информации перезапись кода числа из первого регистра 7 числа во второй регистр 8 числа не производитс , второй элемент И 16 закрыт, а открыт разрешающим потенциалом с кодовой шиной Считывание первый элемент И 15. В соответствии с той же картой годности, котора  была записана в блок 9 полупосто нной пам ти и использовалась при записи , по разрешающему потенциалу с блока 11 сравнени  гщреса слова считанные с накопител  с цилиндрическими магнитными доменами 2 сигналы через усилитель 5 считывани  и первый элемент И 15 поступают на регистр 8 числа. Как и при записи пропуск кода числа на регистр числа не определ етс  пол ми четных
И нечетных разр дов, а только картой годности.
Таким образом, использование предлагаемого устройства управлени  дл  доменной пам ти с введенными в него счетчиком, триггером разрешени  записи , вторым регистром адреса слова, блоком сравнени  адреса слова, группой элементов И, двум  элементами ИЛИ и двум  элементами И, позвол ютщими вне зависимости от делени  об«цего пол  накопител  с доменной пам тью на части оперативно исключать
дефектные  чейки как в рехсимах записи , так и в режиме считывани  (с надежной локализацией этих  чеек), а также производить разбиение массива страницы на отдельные слова (с
5 учетом дефектных  чеек), значительно (в несколько раз) повыиает быстродействие доменной пам ти и ее надежность как в режиме записи, так и в режиме считывани . Все это расшир 10 ет возможности применени  доменной пам ти в ЦИФРОВ111Х вычислительных машиных и устройствах.

Claims (1)

  1. УСТРОЙСТВО УПРАВЛЕНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ, содержащее генератор импульсов, первый вход которого подключен к кодовой шине тактов, а выход является выходом устройства, первый регистр числа, второй регистр числа, первый вход которого связан с кодовой шиной Установка в 0 , блок полупостояиной памяти и первый регистр адреса слова, о тли ч а ю ще е с я тем, что, с целью повышения его быстродейст- вия и надежности, оно содержит триггер разрешения записи, первый вход которого соединен с выходом блока полупостояннйй памяти, бло^ сравнения адреса слова, первый вход которого подключен к выходу первого регистра адреса слова, второй регистр адреса слова, выход которого связан с вторым входом блока сравнения адреса слова, счетчик, \ первый вход которого соединен с выходом блока полупостоянной памяти и первым входом триггера разрешения записи, а первый выход - с первым входом второго регистра адреса слова, группа элементов И, первые входы которых подключены к кодовой шине Запись, вторые входы - к первому регистру числа, а выходы к входам группы второго регистра числа, два элемента И и два элемента ИЛИ, причем первый вход первого элемента ИЛИ соединен с кодовой шиной Установка в 0, второй вход с кодовой шиной тактов, а выход с вторым входом триггера разрешения записи, первый7 вход второго элемента ИЛИ связан с кодовой шиной Установка в 0, второй вход - с вторым Выходом счетчика, а выход - с вторыми'*^ входами второго регистра адреса елова и счетчика, причем первый вход | -первого элемента И соединен с кодо- g вой шиной Считывание”, второй вход с выходом триггера разрешения записи и первым входом второго элемента И, третий вход является входом устройства, а четвертый вход соединен с выходом йлока сравнения адреса слова и.вторым входом вторрго элемента И, а выход - с третьим входом второго регистра числа, третий вход второго элемента И подключен к кодовой шине 13апись, четвертый вход - к выходу второго регистра числа, а выход - к вторйму входу генератора импульсов.
SU823437494A 1982-05-14 1982-05-14 Устройство управлени дл доменной пам ти SU1053161A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823437494A SU1053161A1 (ru) 1982-05-14 1982-05-14 Устройство управлени дл доменной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823437494A SU1053161A1 (ru) 1982-05-14 1982-05-14 Устройство управлени дл доменной пам ти

Publications (1)

Publication Number Publication Date
SU1053161A1 true SU1053161A1 (ru) 1983-11-07

Family

ID=21011546

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823437494A SU1053161A1 (ru) 1982-05-14 1982-05-14 Устройство управлени дл доменной пам ти

Country Status (1)

Country Link
SU (1) SU1053161A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 519761, кл.С 11 С 19/00, 1976. 2. Electronic Design, v. 27, № 11, 1979, р.102-107 (прототип). *

Similar Documents

Publication Publication Date Title
SU1053161A1 (ru) Устройство управлени дл доменной пам ти
US5592426A (en) Extended segmented precharge architecture
SU1003151A1 (ru) Запоминающее устройство с контролем информации при записи
US20050073901A1 (en) Random access memory with data strobe locking circuit
SU1075311A1 (ru) Устройство управлени дл доменной пам ти
SU907582A1 (ru) Ассоциативное запоминающее устройство
SU1277210A1 (ru) Ассоциативное запоминающее устройство
SU1317486A1 (ru) Устройство дл контрол блоков пам ти
SU370650A1 (ru) Оперативное запоминающее устройство с блокировкой неисправных запоминающих
SU1023396A1 (ru) Накопитель дл ассоциативного запоминающего устройства
SU1010653A1 (ru) Запоминающее устройство
SU1292040A1 (ru) Устройство дл контрол оперативной пам ти
SU616654A1 (ru) Блок управлени дл буферного запоминающего устройства
SU1305776A1 (ru) Запоминающее устройство с последовательной записью и считыванием
SU849302A1 (ru) Буферное запоминающее устройство
SU957273A1 (ru) Запоминающее устройство с коррекцией информации
SU1211735A1 (ru) Устройство дл контрол хода программы
JP3469923B2 (ja) 2進出力信号プログラマ
SU842977A1 (ru) Запоминающее устройство с автономнымКОНТРОлЕМ
SU1020863A1 (ru) Устройство управлени дл доменной пам ти
SU903983A1 (ru) Ассоциативна запоминающа матрица
SU1259335A1 (ru) Запоминающее устройство с защитой информации от разрушени
SU1282141A1 (ru) Буферное запоминающее устройство
SU496604A1 (ru) Запоминающее устройство
SU1751817A1 (ru) Ячейка ассоциативной пам ти