SU903983A1 - Ассоциативна запоминающа матрица - Google Patents

Description

(5)АССОЦИАТИВНАЯ ЗАПОМИНАЙЗЩАЯ МАТРИЦА

1

Изобретение относитс  к запомина-; ющим устройствам.

Известна ассоциативна  запоминающа  матрица, содержаща  элементы пам ти, управл ющие и выходные шины D3.

В этой матрице отсутствуют элементы контрол  ее функционировани . ;

Наиболее близкой к предлагаемой  вл етс  ассоциативна  запоминающа  матрица, содержаща  строки и столбы элементов ассоциативной пам ти, каждый из которых содержит запоминающую  чейку, блок считывани , блок сравнени , две группы блоков выдачи, три группы входных элементов НЕ, а также входные шины поиска (записи), шины выбора строки, выходные шины считывани  и шины результата опроса L21,

Недостатком этого устройства  вл етс  то, что в нем отсутствует возможность оперативного контрол  правильности функционировани . Это

обуславливает недостаточную надежность работоспособности и увеличение времени восстановлени  устройства при возникновении неисправности в ассоциативном запоминающем устройстве ..

Цель изобретени  - повышение надежности матрицы.

Указанна  цель достигаетс  тем, что в ассоциативную запоминающую матрицу, содержащую элементы пам ти , причем входы и выходы элементов пам ти одного столбца матрицы подключены к соответствующим входным и выходным информационным шинам входы и выходы элементов пам ти одной строки матрицы соединены с соответствующими адресными шинами и шинами результата опроса, введены логические блоки, входы которых подключены соответственно к выходным информационным шинам и шинам результата опроса, а выходы  вл ютс  ,выходами матрицы. 390 При этом каждый логический блок содержит элемент НЕРАВНОЗНАЧНОСТЬ, две группы элементов НЕ и первый и второй элементы И, причем входы элемента НЕРАВНОЗНАЧНОСТЬ подключены к выходам элементов И, а выход  вл етс  выходом блока контрол , входы элементов НЕ первой Группы подключены к одним из входов первого элемента И и  вл ютс  нечетными входами блока, а выходы соедине .ны с одним из входов второго элемента И, входы элементов НЕ второй группы подключены к другим входам второго элемента И и  вл ютс  четными входами блока, а выходы соединены с другими входами первого элемента И На чертежу представлена структурна  схема ассоциативной запоминающей матрицы, Матрица содержит элементы 1 пам ти , логические блоки 2 и 3 в состав .каждого из которых вход т элемент Ц НЕРАВНОЗНАЧНОСТЬ, первый 5 и второй 6 элементы И, перва  7 и втора  8 группы элементов НЕ. Входы элемента k НЕРАВНОЗНАЧНОСТЬ подключены к выходам элементов И 5 и 6. Входы эле ментов НЕ 7 подключены к одним из входов элемента И 5 и  вл ютс  нечет ными входами блока 2 или 3, а выходы соединены с одним из входов элемента И 6. Входы элементов НЕ 8 подключены к другим входам элемента И 6 и  вл ютс  четными входами блока 2 или 3 а выходы соединены с другими входами элемента И 5Матрица содержит также адресные шины 9 выходные информационные шины 10, шины 11 результата опроса, входные информационные шины 12 и мас кирующие шины 13 подключенные к соответствующим элементам 1 пам ти. Входы блоков 2 и 3 подключены соoTBetcTBeHHo к шинам 11 и 10, а выхо ды  вл ютс  выходами матрицы. Устройство работает следующим образом . Контроль состоит из двух этапов. На первом этапе необходимо произвести запись информации в матрицу в . шахматном пор дке, т.е. с чередованием 1 и О как по строкам, так и по столбцам. Данна  комбинаци  позвол ет максимально вы вить возникшие неисправности. Запись шахматной комбинации в матрицу происходит путе возбуждени  нечетных шин 9 и подачи а шины 12 комбинации, соответствуюей записи чередовани  1 и О 1010...0), затем возбуждаютс  четые шины 9. а на шинах 12 комбинаци  мен етс  на обратную (01010...1). Проверка правильности функционировани  ассоциативной запоминающей матрицы по шинам 11 осуществл етс  путем подачи четырех комбинаций на шины 12, чередованием 1 и маскирующей комбинации М или О и маски (1М1М1...М), (М1М1М...1),(ОМОМ...М) (HOMO...о). При правильности функционировани  матрицы в тех строках, где произошло совпадение записанной информации с поданным кодом, на шинах 11 получаетс  высокий логический уровень 1, в случае несравнени  - низкий логический уровень О. При правильности функционировани  на входе элемента НЕРАВНОЗНАЧНОСТЬ получаем комбинацию (01) или )Нарушение совпадени  единиц на входах элементов И 5 или 6 свидетельствует о по влении ошибки, котора  фиксируетс  элементом 4 НЕРАВНОЗНАЧНОСТЬ . Правильность функционировани  ассоциативной запоминающей матрицы по шинам 10 провер етс  в блоке 3 при возбуждении нечетных шин 9 (при этом на шины 13 подаютс  сигналы маски). На нечетных шинах 10 по вл ютс  считанные 1. При правильном считывании записанной информации на входах элемента И 5 должны быть собраны все 1, а на входах элемента И 6 - все О. Наличие на входе элемента 4 НЕРАВНОЗНАЧНОСТЬ комбинации Сю) свидетельствует о правильности считанной информации с нечетных шин 10 матрицы . По вление низкого уровн  О на любом входе элемента И 5 свидетельствует о наличии ошибки в матрице и фиксируетс  элементом t НЕРАВНОЗНАЧНОСТЬ . Аналогично при возбуждении четных шин 10 провер етс  правильность считанной информации на элементе И 6, при этом на вход элемента НЕРАВНОЗНАЧНОСТЬ поступает комбинаци  (01) , а нарушение данной комбинации свидетельствует о наличии ошибки. Аналогична  проверка осуществл етс  при записи а матрицу обратной шахматной комбинации. Использование предлагаемого устройства позвол ет осуществл ть oneративный тестовый контроль ассоциативной запоминающей матрицы и вы вл ть возникшие неисправности. В отличие от известных методов контрол , требующих hocлeдoвaтeлbнoгo просмотра массива пам ти, предлагаемое устройство позвол ет производить параллельный просмотр всего массива пам ти . В матрице производитс  контроль в режимах записи .информации, считывани , и опроса с маскированием

Claims (2)

1. Ассоциативна  запоминающа  матрица , содержаща  элементы пам ти, причем входы и выходы элементов пам ти одного столбца матрицы подключены к соответствующим входным и выходным информационным шинам, входы и выходы элементов пам ти одной строки матрицы соединены с соответствую щими адресными шинами и шинами результата опроса, от л и ч а -ю щ а  с   тем, что, с целью повышени  надежности матрицы, она содержит логические блоки, входы которых подключены- соответственно к выходным

информационным шинам и шинам резуль тата опроса, а выходы  вл ютс  выходами матрицы.

2. Матрица по п.1, о т л и-ч а ющ а   с   тем, что каждый логический блок содержит элемент НЕРАВНОЗНАЧНОСТЬ , две группы элементов НЕ и первый и второй элементы И, причем входы элемента НЕРАВНОЗНАЧНОСТЬ подключены к выходам элементов И, 9 выход  вл етс  выходом блока контрол , входы элементов НЕ первой группы подключены к одним из входов первого элемента И и  вл ютс  нечетными

входами блока, а.выходы соединены с одними из входов второго .элемента И, входы элементов НЕ второй группы подключены к другим входам второго элемента И и  вл ютс  четными входами

блока, а выходы соединены с другими входами первого элемента И.

Источники информации, прин тые во внимание при экспертизе 1. Крайзмер Л. П. и др. Ассоциативные запоминающие устройства. Л., Энерги , 1967, с. 97.

2. Электронна  промышленность, 1975, №11, прототип .