SU849302A1 - Буферное запоминающее устройство - Google Patents

Буферное запоминающее устройство Download PDF

Info

Publication number
SU849302A1
SU849302A1 SU792837998A SU2837998A SU849302A1 SU 849302 A1 SU849302 A1 SU 849302A1 SU 792837998 A SU792837998 A SU 792837998A SU 2837998 A SU2837998 A SU 2837998A SU 849302 A1 SU849302 A1 SU 849302A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
registers
groups
block
Prior art date
Application number
SU792837998A
Other languages
English (en)
Inventor
Валерий Викторович Анферов
Владимир Петрович Николаенко
Original Assignee
Предприятие П/Я М-5687
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5687 filed Critical Предприятие П/Я М-5687
Priority to SU792837998A priority Critical patent/SU849302A1/ru
Application granted granted Critical
Publication of SU849302A1 publication Critical patent/SU849302A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

Изобретение относитс  к запомина щим устройствам. Известно буферное запоминающее устройство, которое содержит блок местного управлени , блоки формировани  адресов записи и считьшани , регистры и логические элементы f 1 . Недостатком устройства  вл етс  его относительна  сложность. Наиболее близким по технической сущности к предлагаемому  вл етс  буферное запоминающее устройство, содержащее блок местного управлени , блок формировани  адресов записи , блок формировани  адресов считьщ .ани , регистры и группы элементов И по числу регистров. Выходы каждого регистра зтого устройства подключены к одним входам элементов И соответствующей группы, другие входы эле ментов И каждой групЬы объединены и соединены с выходами блока формирова ни  адресов считьшани . Выходы элеме тов И всех групп поразр дно объединены и соединены с одноименными выходами устройства. Входы блока формировани  адресов записи и блока формировани  адресов считывани  подключены к выходам блока местного управлени . Управл ющие входы регистров соединены с выходами блока формирова.ни  адресов записи, а информационные входы всех регистров поразр дно объединены С23. Недостатком известного устройства  вл етс  невозможность осуществлени  сдвига хран щейс  в любом регистре информации влево - вправо и перезаписи информации из регистра в регистр (часть регистра), что сужает ласть применени  устройства. Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности сдвига информации в регистрах. Поставленна  цель достигаетс  тем, что в буферное запоминанндее устройство , содержащее адресный блок считывани , адресный блок записи, блок местного управлени , группы регистров и группы основных элементов И, причем выходы регистров групп подключены к одним из входов соответствуюпщх основных элементов И групп, другие входы основных элементов И каждой группы объединены и соединены с выходами адресного блока считьшани , выходы основных элементов И каждои группы поразр дно объединены и .соединены с одноименными выходами уст ройства, а входы адресного блока считьшани  и адресного блока записи подключены к одним из выходов блока местного управлени , введены коммутатор и группы дополнителЁных элементов Ц причем.выходы коммутатора соединены с информационными входами регистров групп, одни из входов соединены соответственно с выходами основных злементов И групп и другими выходами бло ка местного управлени , а другие вход комь5утатора  вл ютс  входами устройства , выходы дополнительных элементов И групп соединены с управл ющими вход ми одноименных регистров групп, первые входы дополнительных элементов И каждой группы объединены и соединены с одними из выходов адресного блока записи, вторые входы одноименных допо нительных элементов И групп объединены и соединены с другими выходами адресного блока записи. На чертеже изображена функциональна  схема предлагаемого устройства. Устройство .содержит блок 1 местного управлени , адресный блок 2 считывани , адресный блок 3 записи, группы регистров 4, группы основных элементо И 5, группы дополнительных элементов И 6 и коммутатор 7 Выходы 8 элементов И 5 соединены с одними иэ входов коммутатора 7 и с одно1 менными выходами устройства, выходы 9 регистров 4 подключены к одним из входов элементов И 5. Выходы 10 элементов И 6 соединены с управл ющими входами одноименных регистров 4. Выходы 11 блока 2 обеспечивают считывание информации, хран щейс  в регист рах 4. Управление работой блока 2 осу ществл етс  блоком 1 местного управт Ленин сигналами по выходу .12. Управле ние работой блока 3 осуществл етс  блоком 1 местного управлени  сигналам по выходу 13. Выходы 14 и 15 блока 3 обеспечивают запись в регистры инфор8 24 мации, поступающей с выходов 16 коммутатора 7. Выходы I6 коммутатора 7 соединены с информационными входами регистров 4. Устройство имеет входы 17. Одни из входов коммутатора 7 соединены с выходами 18 блока 1, а другие входы коммутатора 7  вл ютс  входами I7 устройства . Первые входы элементов И каждой группы объединены и соединены с выходами 14 блока 3, вторые входы одноименных элементов И объединены и соединены с выходами 15 блока 3. Предлагаемое устройство работает следующим образом, В режиме считывани  адрес числа, подлежащего считьшанию, определ етс  сигналамит поступающими с выхода 12 из блока 1 местного управлени  в блок 2. Этот блок направл ет по одному из выходов 11 сигнал считьшани , который возбуждает элементы И 5 соответствующей группы, и информаци  с выходов 9 регистров 4 одной из групп поступает на выходы В элементов И 5 и на выходы устройства. При выполнении режимов записи, перезаписи и сдвига блок 1 местногг управлени  направл ет в коммутатор 7сигнал по одному из выходов 18. 8зависимости от этого сигнала на выходы 16 коммутатора 7 поступает информаци  или со входов 17 устройства или с выходов В элементов И 5, причем при выполнении режима сдвига на выходе 16 коммутатора 7 поступает информаци , сдвинута  в соответствующую сторону на соответствующее количество разр дов относительно информации , поступающей на входы коммутатора 7. При записи с выходов 16 коммутатора 7 снимаетс  входна  информаци . Адрес, по которому необходимо ее записать , определ етс  сигналами, пос:тупающими из блока 1 местного управлени  в блок 3 по выходу 13. Этот блок направл ет по одному из выходов 14  по одному или нескольким выходам 15сигналы записи, которые возбуждают элементы И 6 соответствующей группы, при этом по окончании сигналов с выходов 10 элементов И 6 происходит запись информации в соответствзтощий адресуемый регистр 4. При одновременном обращении к регистрам какой-либо группы на запись и считьшание во врем - формировани 
сигналов записи и считьюани , инфор-: маци , хран ща с  в данных регистрах 4, считываетс , а по окончании этих сигналов в регистры 4 или часть регистров 4 группы записьшаетс  нова  информаци .
При перезаписи информации из регистров i-ой группы в регистры к-й группы блок 2 вырабатьюает соответствующий сигнал, а блок 3 выраба-ю тывает сигнал записи в регистры 4 к-ой группы и сигналы записи в j-й регистр 4. По этим сигналам считьшае ма  из регистров 4 i-ой группы инфор маци  через элементы И 5 и коммутатор 7 подаетс  на информационные вхо ды регистров 4 и по окончании сигна лов записи записываетс  в. регистры 4 к-ой группы. При сдвиге хран щейс  в i-м ре- гистре 4 информации, например вправо на к разр дов, блок 3 и блок 2 нап- равл ют сигналы записи и считьшани  в i-й регистр 4. Коммутатор 7 подает на информационные входы регистров 4 считьюаемую из t-ro регистра 4 информацию, сдвинутую на к разр дов вправо. Применениепредлагаемого устройства позвол ет производить в запоминающем устройстве сдвиг хран щейс  информации влево-вправо и перезапись информации из регистра в регист Это позвол ет выполн ть часть логических операций непосредств енно в запоминающем устройстве, что разгружает от выполнени  этих операций про цессор и, следовательно увеличивает его быстродействие. Кроме того, возможность вьшолнени операций сдвига непосредственно в за поминающем устройстве позвол ет производить обмен информацией с этим устройством как в параллельном, так и в последовательном коде. Это исключает необходимость применени  схе сопр жени  и, таким образом, упрощае структуру процессора.

Claims (2)

  1. Формула изобретени  Буферное запоминающее устройство,. содержащее адресный блок считьшани , адресный блок записи, блок местного управлени , группы регистров и группы основных элементов И, причем выходы регистров групп-подключены к одним из входов соответствующих основных элементов И групп, другие входы основных элементов И каждой группы объединены и соединены с выходами адресного блока считьшани , выходы основных элементов И каждой группы поразр дно объединены и соединены с одноименными вьрсодами устройства, а входы адресного блока считьшани  и адресного блока записи подключены к одним из выходов блока местного управлени , отличающеес  тем, что, с целью расширени  области применени  устройства за счет обеспечени  возможности сдвига информации в регистрах,, оно содержит коммутатор и группы дополнительных элементов И, причем выходы коммутатора соединены с информационными входами регистров групп, одни из входов соединены соответственно с выходами оснЬвных элементов И групп и другими выходами блока местного уп- равлени , а другие входы коммутатора  вл ютс  входами устройства, выходы дополнительньбс элементов И групп соединены с управл ющими входами одноименных регистров групп, первые входы дополнительных элементов И каждой группы объединены и соединены с одними из выходов адресного блока записи, вторые входы одноименных-дополнительных элементов И групп объединены и соединены с другими выходами адресного блока записи. Источники информации, прин тые во внимание при экспертизе 1.Шигин А.Г. и Дерюгин А.А. Цифровые вычислительные машины. М., Энерги , 1975, с. 507-508..
  2. 2.Авторское свидетельство СССР 631984, кл. G il С 11/00, 1977. (прототип).
    ™--J
    п
SU792837998A 1979-11-01 1979-11-01 Буферное запоминающее устройство SU849302A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792837998A SU849302A1 (ru) 1979-11-01 1979-11-01 Буферное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792837998A SU849302A1 (ru) 1979-11-01 1979-11-01 Буферное запоминающее устройство

Publications (1)

Publication Number Publication Date
SU849302A1 true SU849302A1 (ru) 1981-07-23

Family

ID=20858533

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792837998A SU849302A1 (ru) 1979-11-01 1979-11-01 Буферное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU849302A1 (ru)

Similar Documents

Publication Publication Date Title
JPH01129323A (ja) Fifoメモリ制御回路
SU650526A3 (ru) Устройство дл уплотнени каналов св зи
SU849302A1 (ru) Буферное запоминающее устройство
US4932018A (en) Integrated circuit for generating indexing data in a CD player
JPS6051188B2 (ja) 磁気バブルメモリの駆動法
SU663113A1 (ru) Двоичный счетчик
SU1476476A1 (ru) Буферное запоминающее устройство
SU1524094A1 (ru) Буферное запоминающее устройство
SU631984A1 (ru) Буферное запоминающее устройство
SU1163358A1 (ru) Буферное запоминающее устройство
SU496604A1 (ru) Запоминающее устройство
SU640300A1 (ru) Устройство дл хранени и преобразовани информации
SU1053161A1 (ru) Устройство управлени дл доменной пам ти
SU1679486A1 (ru) Устройство контрол интерфейса
SU1173446A1 (ru) Запоминающее устройство
SU1411836A1 (ru) Запоминающее устройство с самоконтролем
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1075311A1 (ru) Устройство управлени дл доменной пам ти
SU1587517A1 (ru) Устройство дл адресации буферной пам ти
SU443411A1 (ru) Логическое запоминающее устройство
SU1112383A1 (ru) Устройство дл поиска информации на микрофильме
SU1361632A1 (ru) Буферное запоминающее устройство
SU765878A1 (ru) Долговременное запоминающее устройство
SU1282141A1 (ru) Буферное запоминающее устройство
SU1112403A1 (ru) Способ поиска информации на носителе записи и устройство дл его осуществлени