FI74565C - FOERFARANDE FOER KODNING AV EN SEKVENS AV BINAERA DATABITAR TILL EN SEKVENS AV BINAERA KANALBITAR. - Google Patents

Description

7456574565

Menetelmä binääristen tietobittien sarjan koodaamiseksi binääristen kanavabittien sarjaksi A. Keksinnön tausta 5 A(1) Keksinnön ala Tämä keksintö kohdistuu menetelmään binääristen tieto-bittien sarjan koodaamiseksi binääristen kanavabittien sarjaksi, joka tietobittien sarja on jaettu toisiaan seuraavik-si ja peräkkäisiksi lohkoiksi, joista kukin sisältää m tie-10 tobittiä, ja jotka lohkot koodataan peräkkäisiksi kanavabi-tin lohkoiksi, missä (n^+n2)>m, kunkin näistä kanavabittien lohkoista sisältäessä n^ informaatiobitin lohkon sekä n2 erottelubitin lohkon niin, että informaatiobittien peräkkäisiä lohkoja erottaa kulloinkin toisistaan yksi erottelubit-15 tien lohko, ja jolloin kahta ensimmäistä tyyppiä, tyyppiä "1", olevaa peräkkäistä kanavabittiä erottaa toisistaan vähintäin d peräkkäistä ja toisiaan seuraavaa toista tyyppiä, "0" olevaa bittiä ja että peräkkäisten ja toisiaan seuraa-vien, toista tyyppiä olevien kanavabittien lukumäärä ei ole 20 suurempi kuin k. Keksintö kohdistuu edelleen modulaattoriin, joka toteuttaa menetelmän binääristen tietobittien sarjan koodaamiseksi binääristen kanavabittien sarjaksi. Lisäksi keksintö kohdistuu demodulaattoriin menetelmän mukaisesti koodattujen tietobittien dekoodaamiseksi, tallennusmate-25 riaaliin, jolla on informaatiorakenne, joka käsittää kanava-bittisolujen sarjoja, ja järjestelyyn tiedonsiirtokanavalta, erityisesti tallennusmateriaalilta saatujen informaatiobittien toistamiseksi.BACKGROUND OF THE INVENTION 5 A (1) Field of the Invention This invention relates to a method for encoding a series of binary data bits into a series of binary channel bits, the data series being divided into successive and successive blocks, each of which includes tie-10 tobits, and which blocks are encoded as successive blocks of the channel bit, where (n ^ + n2)> m, each of these blocks of channel bits including a block of n ^ information bits and a block of n2 discrimination bits so that successive blocks of information bits separate from each other 15 road block, and wherein the two consecutive channel bits of the first type, type "1", are separated by at least d consecutive and consecutive bits of the second type, "0", and that the number of consecutive and consecutive channel bits of the second type is not 20 is greater than k. The invention relates to the foregoing to a modulator that implements a method for encoding a series of binary data bits into a series of binary channel bits. The invention further relates to a demodulator for decoding data bits encoded according to the method, to a storage material having an information structure comprising sets of channel bit cells, and to an arrangement for reproducing information bits obtained from a communication channel, in particular storage material.

Digitaalisissa tiedonsiirtojärjestelmissä tai magneet-30 tisissa ja optisissa tallennus/toistojärjestelmissä on siirrettävä tai tallennettava tieto yleensä symbolisarjän muodossa. Nämä symbolit muodostavat yhdessä (usein binäärimuotoisen) aakkoston. Sitä tapausta varten, jolloin kyseessä on binäärinen aakkosto (tämän selityksen loppuosassa tätä 35 aakkostoa edustavat symbolit "1" sekä "0"), voidaan tietty symboli, eli esimerkiksi "1", merkitä muistiin NRZ-koodin 74565 mukaisesti siirtymäkohtana kahden magnetointitilan tai fokuskohdan välillä magneettilevyllä, nauhalla tai optisella levyllä. Toinen näistä symboleista eli "0", merkitään muistiin tällaisen siirtymisen puuttumisena.In digital data transmission systems or magnetic and optical recording / reproducing systems, data must be transmitted or stored, usually in the form of a series of symbols. Together, these symbols form an (often binary) alphabet. In the case of a binary alphabet (the symbols "1" and "0" represent these 35 alphabets at the end of this description), a certain symbol, e.g. "1", may be recorded according to NRZ code 74565 as a transition point between two excitation modes or focus points on a magnetic disk, tape or optical disk. One of these symbols, or "0", is recorded as the absence of such a transition.

5 Seurauksena tietyistä järjestelmävaatimuksista ase tetaan käytännössä tiettyjä rajoituksia niitten symbolien sarjoille, joita kulloinkin saattaa esiintyä. Eräiden järjestelmien tarvitsee olla itsensä tahdistavia. Tämä merkitsee, että siirrettävien tai tallennettavien symbolien sar-10 jän tulisi omata riittävä määrä siirtymäkohtia, jotta aikaansaataisiin tästä symbolisarjasta kellosignaali, joka tarvitaan ilmaisua ja tahdistusta varten. Lisävaatimuksena saattaa olla, että tiettyjä symbolisarjoja ei saa esiintyä informaatiosignaalissa, koska nämä sarjat on tarkoitettu 15 erityistarkoituksia varten, esim. tahdistusta varten. Tah-dsitavan sarjan jäljittely informaatiosignaalin avulla poistaisi tahdistavan signaalin yksikäsitteisyyden ja tämän seurauksena sen soveltuvuuden tätä tarkoitusta varten. Edelleen voidaan haluta, että siirtymät eivät seuraa liian 20 lähellä toinen toistaan, jotta rajoitettaisiin symbolien välistä interferenssiä.5 As a result of certain system requirements, in practice certain restrictions are placed on the series of symbols that may occur at any given time. Some systems need to be self-synchronizing. This means that the set of symbols to be transmitted or stored should have a sufficient number of transition points to provide the clock signal from this set of symbols needed for detection and synchronization. An additional requirement may be that certain sets of symbols may not appear in the information signal, as these sets are intended for 15 special purposes, e.g. for synchronization. Simulating a synchronous sequence by means of an information signal would remove the unambiguity of the synchronizing signal and, consequently, its suitability for this purpose. It may further be desired that the transitions do not follow too close to each other to limit interference between symbols.

Magneettisen tai optisen tallennuksen tapauksessa tämä vaatimus saattaa myös perustua tallennusmateriaalin in-formaatiotiheyteen, koska tallennusmateriaalin tietyllä 25 ennakolta määritellyllä kahden toisiaan seuraavan siirtymä-kohdan välisellä minimietäisyydellä voi minimiaikaväli (Tmin)» joka vastaa tallennettavaa signaalia, kasvaa, jolloin informaatiotiheys kasvaa samassa suhteessa. Myös tarvittava minimikaistanleveys (Bm^n) riippuu minimietäisyy-30 destä Tmin siirtymäkohtien välillä (Bmin=1/r (2Tmin^ *In the case of magnetic or optical recording, this requirement may also be based on the information density of the recording material, since a certain predetermined minimum distance between two successive transition points of the recording material may increase the minimum time interval (Tmin) »corresponding to the signal to be recorded. The required minimum bandwidth (Bm ^ n) also depends on the minimum distance-30 between the transition points Tmin (Bmin = 1 / r (2Tmin ^ *

Kun käytetään hyväksi informaatiokanavia, jotka eivät siirrä tasavirtaa, kuten yleensä on asianlaita magneettisilla tallennuskanavilla, johtaa tämä siihen vaatimukseen, että symbolisarjät informaatiokanavalla sisältävät pienim-35 män mahdollisen (mahdollisesti ei lainkaan) tasavirtakompo-nentin.The use of information channels that do not carry direct current, as is usually the case with magnetic storage channels, leads to the requirement that the symbol sets on the information channel contain the smallest possible (possibly not at all) DC component.

Il 3 74565 A(2) Aikaisemmin tunnettu teknikkaIl 3 74565 A (2) Previously known technique

Ensimmäisessä kappaleessa kuvattua tyyppiä oleva menetelmä on jo aikaisemmin esitetty viitteessä, joka myöhemmin mainitaan kohdassa D(l). Tämä artikkeli kohdistuu 5 lohkokoodeihin, jotka perustuvat d-, k- tai (d, k)- rajoitettuihin q-järjestelmän mukaisiin symbolilohkoihin, näiden lohkojen tyydyttäessä seuraavat vaatimukset: a) d-rajoitus: kahta "l"-tyyppistä symbolia erottaa toisistaan vähintäin d peräkkäisen "0"-tyyppisen symbolin 10 sarja, b) k-rajoitus: maksimipituus peräkkäisten ^"-tyyppisten symbolien jonolle on suuruudeltaan k.A method of the type described in the first paragraph has already been described earlier in the reference which will be mentioned later in D (1). This article addresses 5 block codes based on d-, k-, or (d, k) -constrained q-symbol blocks, provided that these blocks meet the following requirements: a) d-constraint: two "l" -type symbols are separated by at least d a series of 10 consecutive "0" type symbols, b) k-constraint: the maximum length for a sequence of consecutive ^ "type symbols is k.

Esimerkiksi binääristen tietobittien sarja jaetaan toisiaan seuraaviin ja peräkkäisiin lohkoihin, jolloin kus-15 sakin on m tietobittiä. Nämä lohkot, kussakin m tietobit-tiä, koodataan n informaatiobitin lohkoiksi (n>m). Koska n>m, niitten yhdistelmien lukumäärä, joissa on n informaa-tiobittiä, ylittää tietobittien mahdollisten lohkojen lukumäärän (2m). Mikäli esimerkiksi asetetaan d-rajoitusvaati-20 mus lohkoille informaatiobittejä, joita halutaan siirtää tai tallentaa näitten 2m tietobittilohkojen kartoittaminen vastaaviksi 2m informaatiobitinlohkoksi (kaikista mahdollisista 2n mahdollisesta lohkosta) valitaan siten, että kartoittaminen toteutetaan ainoastaan sellaisiin informaatio-25 bittien lohkoihin, jotka tyydyttävät asetetun ehdon.For example, a series of binary data bits is divided into consecutive and consecutive blocks, with each data-15 being m data bits. These blocks, each with m data bits, are encoded into blocks of n information bits (n> m). Since n> m, the number of combinations with n bits of information exceeds the number of possible blocks of data bits (2m). For example, if information bits are set on the d-constraint requirement blocks to be mapped or stored, the mapping of these 2m data bit blocks to the corresponding 2m information bit blocks (out of all possible 2n possible blocks) is selected so that mapping is performed only on blocks of information-25 bits.

Viitteessä D(l) sivulla 439 olevassa taulukossa I esitetään kuinka monta erilaista informaatiobittilohkoa on olemassa riippuen lohkon pituudesta (n) ja asetetusta d-ehdos-ta. Täten on olemassa 8 informaatiobittilohkoa, joilla on 30 pituus n=4, kun ehtona on, että minimietäisyys d=l. TämänTable I in reference D (1) on page 439 shows how many different information bit blocks exist depending on the block length (n) and the set d-condition. Thus, there are 8 blocks of information bits with length n = 4, provided that the minimum distance d = 1. this

OO

seurauksena tietobittilohkot, joilla on pituus m=3 (2=8 tietosanaa) voitaisiin esittää informaatiobittilohkoilla, joissa pituutena on n=4, jolloin kahta toisiaan seuraavaa "l"-tyyppistä symbolia näissä informaatiobittilohkoissa 35 erottaa toisistaan ainakin yksi "0"-tyyppinen symboli. Tätä esimerkkitapausta varten on koodaus tällöin (<-* osoittaa 74565 tietyn lohkon tulkistemista toiseksi lohkoksi ja päinvastoin) suoritettavissa seuraavasti: 000 '-> 0000 001 <--->0001 5 010'-->0010as a result, data bit blocks having a length m = 3 (2 = 8 data words) could be represented by information bit blocks having a length of n = 4, with two consecutive "l" type symbols in these information bit blocks 35 being separated by at least one "0" type symbol. For this example case, the coding can then be performed (<- * indicates 74565 from the interpretation of a certain block to another block and vice versa) as follows: 000 '-> 0000 001 <---> 0001 5 010' -> 0010

Olit--\0100 100 t------>0101 loit---------->1000You were - \ 0100 100 t ------> 0101 created ----------> 1000

Ilot------------>1001 10 11K------->1010Ilot ------------> 1001 10 11K -------> 1010

Kun yhdistetään informaatiobittilohkoja, ei kuitenkaan tietyissä tapauksissa ole mahdollista tyydyttää mainittua ehtoa (esimerkkitapauksessa d-rajoitusta) suorittamatta muitakin ylimääräisiä toimenpiteitä. Kyseisessä ar-15 tikkelissa ehdotetaan sisällytettävän erottelubittejä informaatiobittilohko jen väliin. Kun kyseessä on d-rajoitus riittää yhden rottelubittilohkon koodaaminen mukaan, joka lohko muodostuu d:stä "0"-tyyppisetä bitistä. Yllämainitussa esimerkkitapauksessa, jossa d=l, on tämän johdosta yksi 20 erottelubitti (yksi nolla) riittävä. Kukin kolmen tietobi-tin lohko koodataan tällöin käyttäen 5 (4+1) kanavabit-tiä.However, when combining blocks of information bits, in certain cases it is not possible to satisfy said condition (in the exemplary case, the d-constraint) without performing other additional operations. In that article, it is proposed to include separation bits between blocks of information bits. In the case of a d-constraint, it is sufficient to encode one block of rotation bits according to which block consists of d "0" type bits. In the above example case, where d = 1, one 20 separation bits (one zero) is therefore sufficient. Each block of three data bits is then coded using 5 (4 + 1) channel bits.

Tällä koodausmenetelmällä on se haittapuoli, että pienten taajuuksien osuus (mukaanluettuna tasajännite) kana-25 vabittijoukon taajuuspektrissä on melko korkea. Eräs toinen haittapuoli on se, että koodaavat konvertterit (modulaattori ja demodulaattori), erityisesti demodulaattori, ovat monimutkaisia.This coding method has the disadvantage that the proportion of low frequencies (including DC voltage) in the frequency spectrum of the chicken-25 set of satellites is quite high. Another disadvantage is that the encoding converters (modulator and demodulator), especially the demodulator, are complex.

Mitä tulee ensimmäiseen haittapuoleen, tulisi todeta, 30 että viitejulkaisu D(2) osoittaa, että tasavirran epätasapaino (d, k)-rajoitetuissa koodeissa on supistettavissa kytkemällä kanavabittilohkot toisiinsa nk. invertoivien tai invertoimattomien liitososien avulla. Tällä tavoin toimittaessa valitaan hetkellisen kanavabittilohkon etumerkki ta-35 savirran epätasapainoon nähden siten, että edellisten kana-vabittilohkojen tasavirran epätasapaino pienentyy. Tässä ta-With respect to the first drawback, it should be noted that reference reference D (2) shows that direct current imbalance in (d, k) -constrained codes can be reduced by interconnecting the channel bit blocks by means of so-called inverting or non-inverting connectors. In this way, the sign of the instantaneous channel bit block with respect to the clay current imbalance is selected so that the direct current imbalance of the previous channel bit blocks decreases. In this

IIII

74565 pauksessa on kuitenkin kyseessä (d, k)-rajoitettu koodi, jonka informaatiobittilohkot voidaan liittää toisiinsa joutumatta ristiriitaan (d, k)-rajotiuksen kanssa, niin että erottelubittien lisääminen (d, k)-rajoituksen takia ei ole 5 tarpeen.However, in case 74565, there is a (d, k) -constrained code, the information bit blocks of which can be concatenated without conflicting with the (d, k) constraint, so that the addition of separation bits is not necessary due to the (d, k) constraint.

(B) Yhteenveto keksinnöstä Tämän keksinnön kohteena on aikaansaada ensimmäisessä kappaleessa kuvattu menetelmä linääristen tietobittien sarjan koodaamiseksi binääristen kanavabittien sarjaksi, joka 10 menetelmä parantaa sen signaalin pientaajuusspektrin ominaisuuksia, joka saadaan näistä kanavabiteistä, ja joka menetelmä mahdollistaa yksinkertaisen demodulaattorin käytön.(B) SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for encoding a series of linear data bits as a series of binary channel bits described in the first paragraph, which method improves the low frequency spectrum characteristics of a signal obtained from these channel bits and allows a simple demodulator.

Keksinnön mukainen menetelmä on tunnettavissa siitä, että tämän menetelmän vaiheina: 15 1) muunnetaan lohkot, jotka sisältävät m tietobittiä, lohkoksi, joka sisältää n·^ informaatiobittiä, 2) muodostetaan mahdollisten kanavabittisarjojen joukko, kunkin sarjan sisältäessä vähintäin yhden lohkon in-formaatiobittejä ja yhden lohkon erottelubittejä, ja näi- 20 den mahdollisten sarjojen kunkin käsittäessä informaatiobittilohkot täydennettynä yhdellä mahdollisista erottelu-bittilohkojen bittiyhdistelmistä, 3) määritellään tasavirran epätasapaino kustakin mahdollisesta kanavabittisarjasta, jotka oli määritelty edel- 25 lisessä vaiheessa, 4) määritellään kutakin mahdollista kanavabittisar-jaa kohden erottelubittien lukumäärän ja niiden toisiaan seuraavien ja peräkkäisten informaatiobittien lukumäärän, jotka ovat "0"-tyyppiä, ja jotka välittömästi edeltävät "1"- 30 tyypin bittiä, summa sekä erottelubittien lukumäärän ja niiden toisiaan seuraavien ja peräkkäisten informaatiobittien lukumäärän, jotka ovat "0"-tyyppiä ja jotka välittömästi seuraavat "l"-tyypin bittiä, summa, joka "l"-tyypin bitti muodostaa osan yhdestä erottelubittilohkosta, sekä erotte-35 lubittien ja niiden toisiaan seuraavien ja peräkkäisten "0"-tyyppisten informaatiobittien lukumäärän summa, jotka "0”- 74565 tyypin bitit välittömästi edeltävät ja seuraavat erottelu-bittilohkoa , 5) aikaansaadaan ensimmäinen ilmaisusignaali niitä kanavabittisarjoja varten, joiden edellisessä vaiheessa 5 määriteltyjen summien arvot ovat korkeampia kuin d, mutta eivät ole suurempia kuin k, 6) valitaan niistä kanavabittisarjoista, joille oli tuloksena ensimmäinen ilmaisusignaali, se kanavabittisarja, joka saattaa minimiinsä tasavirran epätasapainon määrän.The method according to the invention is characterized in that the steps of this method are: 1) converting blocks containing m data bits into a block containing n · ^ information bits, 2) forming a set of possible channel bit sets, each set containing at least one block of information bits and one block separation bits, and each of these possible sets comprising information bit blocks supplemented with one of the possible bit combinations of the separation bit blocks, and the sum of the number of consecutive and consecutive information bits of the "0" type immediately preceding the "1" to 30 type bits, and the number of separation bits and the number of consecutive and consecutive information bits, and otka are of type "0" and immediately following bits of type "l", the sum of which bits of type "l" form part of one block of separation bits, and the number of separator-35 lubits and their consecutive and consecutive information bits of type "0" the sum immediately preceding the bits of type "0" to 74565 and following the discrimination bit block, 5) providing a first detection signal for those channel bit sets whose sum values defined in step 5 above are greater than d but not greater than k, 6) are selected therefrom; of the channel bit sequences that resulted in the first detection signal, the channel bit sequence that minimizes the amount of DC imbalance.

10 C. Lyhyt kuvaus piirustuksista10 C. Brief description of the drawings

Seuraavassa tullaan kuvaamaan keksinnön suoritusmuotoja ja niiden etuja viitaten oheisiin piirustuksiin. Näissä piirustuksissa: kuvio 1 esittää eräitä bittijoukkoja havainnollistaen 15 keksinnön erään suoritusmuodon mukaista koodausformaattia, kuvio 2 esittää eräitä muita suoritusmuotoja kanava-koodausformaattista, jota käytetään pienennettäessä tasavirran epätasapainoa tämän keksinnön mukaisesti, kuvio 3 on vuokaavio tämän keksinnön mukaisen menetel-20 män suoritusmuodosta, kuvio 4 havainnollistaa tahdistusbittien lohkoa, jota käytetään tämän keksinnön mukaisessa menetelmässä, kuvio 5 esittää erästä suoritusmuotoa keksinnön mukaisesta demodulaattorista, jolla dekoodataan tietobitit, 25 jotka on koodattu kyseisen menetelmän mukaisesti, kuvio 6 esittää erästä suoritusmuotoa elimistä, joilla tahdistusbittisarja ilmaistaan tämän keksinnön mukaisesti, ja kuvio 7 esittää erästä suoritusmuotoa kehysmuodosta, 30 jota käytetään tämän keksinnön mukaisessa menetelmässä.Embodiments of the invention and their advantages will now be described with reference to the accompanying drawings. In these drawings: Fig. 1 shows some sets of bits illustrating a coding format according to an embodiment of the invention, Fig. 2 shows some other embodiments of a channel coding format used to reduce DC imbalance according to the present invention, Fig. 3 is a flow chart of an embodiment of the method according to the present invention; illustrates a block of synchronization bits used in the method of the present invention, Fig. 5 shows an embodiment of a demodulator according to the invention for decoding data bits encoded according to said method, Fig. 6 shows an embodiment of means for detecting a series of synchronization bits according to the present invention, and Fig. 7 shows one embodiment of a frame form used in the method of the present invention.

Vastaavat osat näissä piirustuksissa on varustettu keskenään samoilla viitesymboleilla.The corresponding parts in these drawings are provided with the same reference symbols.

D. Viitejulkaisut (1) Tang, D.T., Bahl, L.R., "Block codes for a class 35 of constrained noiseless channels". Informaation and Control, voi 17, no. 5, Dec. 1970, pp. 436-461.D. References (1) Tang, D.T., Bahl, L.R., "Block codes for a class 35 of constrained noiseless channels". Information and Control, Vol. 17, no. 5, Dec. 1970, p. 436-461.

Il 74565 (2) Patel, A.M., "Charge-constrained byte-oriented (0,3)code", IBM Technial Disclosure Bulletin, Vol. 19,Il 74565 (2) Patel, A.M., "Charge-constrained byte-oriented (0.3) code", IBM Technial Disclosure Bulletin, Vol. 19,

Nr. 7. Dec. 1976, pp. 2715-2717.Nr. 7. Dec. 1976, p. 2715-2717.

E. Suoritusmuotojen kuvaus 5 Kuvio 1 esittää eräitä bittisarjoja havainnollistaen menetelmää, joka koodaa sarjan binäärisiä tietobittejä (kuvio la) sarjaksi binäärisiä kanavabittejä (kuvio Ib). Tietobittien sarja jaetaan toisiaan seuraaviksi ja peräkkäisiksi lohkoiksi BD. Kukin tietobittilohko sisältää m tie-10 tobittiä. Esimerkkitapauksessa käytetään valintaa m=8 tämän selityksen loppuosassa ja piirustuksissa. Sama asia pätee kuitenkin myös muille m arvoille. Tietty m tietobitin lohko, jota on merkitty viitemerkillä BD^, sisältää yleisesti ottaen yhden 2m mahdollisesta bittisarjasta.E. DESCRIPTION OF EMBODIMENTS Figure 1 shows some sets of bits illustrating a method of encoding a series of binary data bits (Figure 1a) into a series of binary channel bits (Figure Ib). The series of data bits is divided into consecutive and consecutive blocks BD. Each data bit block contains m tie-10 tobits. In the example case, the choice m = 8 is used in the rest of this explanation and in the drawings. However, the same is true for other m values. A particular block of m data bits, denoted by the reference character BD ^, generally contains one of 2 possible bit sets.

15 Tällaiset bittisarjta eivät suoraan sovellu optiseen tai magneettiseen tallennukseen useistakaan eri syistä. Kun nimittäin kaksi tietosymbolia, jotka ovat "l"-tyyppiä, ja jotka esim. tallennetaan tallennusmateriaalille transitio-kohtina tietystä magnetointisuunnasta toiseksi tai transi-20 tiokohtana kuopaksi, seuraavat välittömästi toinen toisena jälkeen, eivät nämä siirtymäkohdat saa olla liian lähellä toinen toistaan niiden keskinäisen vuorovaikutuksen takia. Tämä rajoittaa informaatiotiheyttä. Samanaikaisesti minimi-suuruinen kaistanleveys Bm^n, joka tarvitaan lähettämään 25 tai tallentamaan bittivirta, lisääntyy, kun minimietäisyys Tmin toisiaan seuraavien siirtymäkohtien välillä (Bm^n = l/2Tm^n) on pieni. Eräs toinen vaatimus, joka usein asetetaan tiedonsiirtojärjestelmille ja optisille tai magneettisille tallennusjärjestelmille, on se, että bittisarjoilla 30 täytyy olla riittävästi transitioita, jotta lähetetystä signaalista voitaisiin ottaa talteen kellomerkki, jonka avulla voidaan toteuttaa tahdistus. Lohko, jossa on m nollaa, joiden edellä kaikkein pahimmassa tapauksessa on toinen lohko, joka päättyy joukkoon nollia, ja jonka jälkeen 35 seuraa lohko, joka alkaa joukolla nollia, vaarantaa kello-signaalin muodostuksen.15 Such sets of bits are not directly suitable for optical or magnetic recording for a variety of reasons. Namely, when two information symbols of the "l" type, e.g. stored on the recording material as transition points from one direction of excitation to another or as a transition point from 20 to the pit, follow each other immediately, these transition points must not be too close to each other for their interaction. because of. This limits the frequency of information. At the same time, the minimum bandwidth Bm ^ n required to transmit or store the bitstream increases when the minimum distance Tmin between successive transition points (Bm ^ n = 1 / 2Tm ^ n) is small. Another requirement often imposed on communication systems and optical or magnetic storage systems is that the bit sets 30 must have sufficient transitions to recover a clock signal from the transmitted signal to enable synchronization. A block with m zeros, preceded in the worst case by a second block ending in a set of zeros and followed by a block beginning with a set of zeros, compromises the generation of the clock signal.

7456574565

Sellaisten informaatiokanavien, jotka eivät siirrä tasavirtaa, kuten magneettisten tallennuskanavien, täytyy edelleen tyydyttää se vaatimus, että tallennettava tietovirta käsittää tasavirtakomponentin, joka on niin pieni 5 kuin mahdollista. Käytettäessä optista tallennusta on toivottavaa, että tietospektrin matalataajuuinen osuus vaimennetaan parhaimmalla mahdollisella tavalla, servosäätimen ominaisuuksista johtuen. Tämän lisäksi on demodulointi yksinkertaisempaa, kun tasavirtakomponentti on suhteellisen 10 pieni.Information channels that do not carry direct current, such as magnetic storage channels, must continue to satisfy the requirement that the data stream to be recorded comprises a direct current component that is as small as possible. When using optical recording, it is desirable that the low frequency portion of the data spectrum be attenuated in the best possible way, due to the characteristics of the servo controller. In addition, demodulation is simpler when the DC component is relatively small.

Ylläolevista ja muistakin syistä toteutetaan nk. kana-vakoodaaminen tietobiteille ennenkuin ne siirretään kanavaa pitkin tai ennenkuin ne tallennetaan. Kun kyseessä on lohkojen koodaaminen (viitejulkaisu D(l), koodataan ne tie-15 tobittilohkot, jotka kukin sisältävät m bittiä, informaatio-bittilohkoiksi, jotka kukin sisältävät n^ tietobittiä. Kuvio 1 esittää, kuinka tietobittilonko BD^ muunnetaan infor-maatiobittien lohkoksi BI^. Esimerkkitapauksena käytetään valintaa n^ = 14 tämän selityksen loppuosuuden aikana kuten 20 myös kuvioissa. Koska n^ on suurempi kuin m, ei kaikkia niitä yhdistelmiä, jotka voidaan muodostaa käyttäen n^ bittiä, tarvitse käyttää: niitä yhdistelmiä, jotka eivät sovellu hyvin käytettävään kanavaan ei oteta käyttöön. Täten annetussa esimerkissä tarvitsee valita ainoastaan 256 sanaa 25 yli 16.000 mahdollisesta kanavasanasta tietosanojen kartoittamiseksi yksi-yhteen tavalla kanavasanoiksi. Tämän seurauksena voidaan eräitä vaatimuksia asettaa kanavasanoille. Eräs vaatimus on, että ensimmäistä tyyppiä olevan kahden peräkkäisen tietobitin väliin, tämä ensimmäinen on "1"-30 tyyppi, sijoitetaan vähintäin d peräkkäistä ja toisiaan seuraavaa toista tyyppiä olevaa tietobittiä, jotka ovat "0"-tyyppiä, saman n^ suuruisen tietobittilohkon sisään. Viite-julkaisun D(1) sivulla 439 oleva taulukko I esittää, kuinka monta tällaista binääristä sanaa on olemassa riippuen d 35 arvosta. Tästä taulukosta käy ilmi, että, kun kyseessä on n^=14, on olemassa 277 sanaa, joissa on vähintäin kaksi (D=2) "02-tyyppistä bittiä toisiaan seuraavien bittien (jot-For the above and other reasons, so-called channel spying is performed on the data bits before they are transmitted along the channel or before they are stored. In the case of block coding (Reference D (1), the data bit blocks each containing m bits are encoded into information bit blocks each containing n ^ data bits. Fig. 1 shows how the data bit block BD ^ is converted into a block of information bits BI. As an example, the choice n ^ = 14 is used during the remainder of this description, as in Figure 20. Since n ^ is greater than m, not all combinations that can be formed using n ^ bits need be used: those combinations that are not well suited for use Thus, in the example given, only 256 words 25 need to be selected from more than 16,000 possible channel words to map the data words one-by-one to the channel words, as a result of which some requirements can be placed on the channel words.Within one between two consecutive data bits of the first type, the first is "1" -30 type, placed at least d consecutive and consecutive second type data bits of the "0" type within the same n bit data bit block. Table I on page 439 of Reference D (1) shows how many such binary words exist depending on the value of d 35. This table shows that for n ^ = 14, there are 277 words with at least two (D = 2) "02-type bits in consecutive bits (which

IIII

74565 ka ovat "1" tyyppiä) välissä. Kun koodataan kahdeksan tie-tobitin lohkoja, joita on olemassa kaikkiaan 28 = 256 yhdistelmää, voidaan 14 kanavabitin lohkoilla vaatimus d=2 tämän johdosta täysin tyydyttää.74565 ka are of type "1"). When coding eight road-Tobit blocks with a total of 28 = 256 combinations, the requirement d = 2 can therefore be completely satisfied with blocks of 14 channel bits.

5 Informaatiobittilohkojen BI^ asettelu peräkkäin ei kuitenkaan ole mahdollista ilman muita toimenpiteitä, kun sama vaatimus d-rajoituksesta on asetettu, ei pelkästään tietyn lohkon, joka sisältää n·^ bittiä, sisälle vaan myös kahden toisiaan seuraavan lohkon raja-alueelle. Tätä tar-10 koitusta varten viitejulkaisu D(l) ehdottaa (sivulla 451), että yksi tai useampia erottelubittejä sisällytetään kana-vabittilohkojen väliin. Voidaan helposti nähdä, että kun tietty määrä "0"-tyyppisiä erottelubittejä, joita on määrältään vähintäin d, sisällytetään mukaan, d-rajoitus tulee 15 tyydytettyä. Kuvio 1 esittää, että kanavabittilohko BC^ muodostuu informaatiobittien lohkosta BI^ sekä erottelubittien lohkosta BS^. Erottelubittilohko sisältää ri2 bittiä, niin että kanavabittilohko BC^ sisältää kaikkiaan n^+n2 bittiä. Esimerkin muodostamiseksi tullaan selityksen loppuosassa 20 ja kuvioissa käyttämään valintaa n2=3, ellei muuta ole erikseen mainittu.5 However, the sequential arrangement of the information bit blocks BI ^ is not possible without other measures when the same requirement for the d-constraint is set, not only within a certain block containing n · ^ bits but also within the boundary area of two consecutive blocks. For this purpose, reference D (1) suggests (on page 451) that one or more separation bits be included between the chicken splitter blocks. It can be easily seen that when a certain number of "0" type separation bits of at least d are included, the d constraint becomes satisfied. Figure 1 shows that the channel bit block BC1 consists of a block of information bits BI ^ and a block of discrimination bits BS ^. The discrimination bit block contains ri2 bits, so that the channel bit block BC ^ contains a total of n ^ + n2 bits. To form an example, the selection n2 = 3 will be used in the remainder of the description 20 and in the figures, unless otherwise stated.

Jotta voitaisiin tehdä kellosignaalin muodostamisesta niin luotettava kuin mahdollista, saattaa eräs lisätarve olla, että maksimimäärä "0"-tyypin bittejä, joita saattaa 25 esiintyä keskeytyksettä kahden toisiaan seuraavan "1"-tyyppisen bitin välillä yhden tietobittilohkon sisällä, rajoitetaan tiettyyn ennakolta määriteltyyn arvoon k. Siinä esimerkkitapauksessa, jossa m=8, ja η^=14, on mahdollista poistaa niistä 277 sanasta, jotka tyydyttävät ehdon d=2 esimer-30 kiksi ne sanat, joilla on hyvin korkea arvo suurelle k. Havaitaan, että k voidaan rajoittaa määrään 10. Tämän seurauksena muunnetaan 2® joukko (yleisesti ottaen 2m) tietobitti-lohkoja, joista kussakin on 8 bittiä (yleisessä tapauksessa m bittiä) joukoksi, jossa myös on 28 (yleisessä tapauksessa 35 2m) informaatiobittilohkoa, jolloin nämä informaatiobitit on valittu kaikkiaan 2*4 (yleisessä tapauksessa 2nl) mah- 10 74565 elollisesta tietobittilohkosta, mikä perustuu osittain siihen tosiasiaan, että on asetettu rajoitusehdot, d=2 ja k=10 (yleisessä tapauksessa sanotaan käytettävän d- sekä k-ra-joituksia). Edelleen voidaan oman valinnan mukaisesti va-5 Iita ne tietobittilohkot, jotka vastaavat kutakin informaa-tiobittilohkoa. Edellämainitussa viitejulkaisussa (Dl) on tietty tulkinta tietobiteistä informaatiobiteiksi määritelty yksikäsitteisesti matemaattisesti suljettuun muotoon. Vaikkakin tätä tulkintatapaa voidaan periaatteesa käyttää, 10 on edullisempana pidettävä erilaista riippuvuutta, kuten tullaan myöhemmin selittämään ohessa.In order to make the generation of the clock signal as reliable as possible, an additional need may be that the maximum number of "0" type bits that may occur continuously between two consecutive "1" type bits within a single block of data bits is limited to a predetermined value k. In the example case where m = 8, and η ^ = 14, it is possible to remove from those 277 words that satisfy the condition d = 2, for example, those words with a very high value for the large k. It is observed that k can be limited to 10 As a result, a 2® set (generally 2m) of data bit blocks, each with 8 bits (generally m bits), is converted into a set that also has 28 (generally 35 2m) blocks of information bits, with these information bits selected in a total of 2 * 4 (in the general case 2nl) from a possible 10 74565 living data bit block, which is partly based on the fact that constraint conditions have been set, d = 2 and k = 10 (in the general case, d- and k-constraints are said to be used). Furthermore, according to one's choice, the data bit blocks corresponding to each information bit block can be selected. In the above-mentioned reference publication (D1), a certain interpretation of data bits as information bits is unambiguously defined in a mathematically closed form. Although this interpretation can in principle be used, a different dependency is to be preferred, as will be explained later.

Edelleen k-arjoitettujen kanavasanojen BI^ toisiinsa liittäminen on mahdollista ainoastaan, kuten päti myös d-rajoitettuihin lohkoihin, kun on järjestetty erotteluloh-15 koja informaatiobittolohkojen BIj_ väliin. Periaatteessa voidaan samoja erottelulohkoja, joissa x\2 bittiä, käyttää tätä tarkoitusta varten, koska d-rajoituksen ja k-rajoituksen vaatimukset eivät ole toinen toisilleen vastakkaisia, vaan ovat pikemminkin komplementäärisiä. Kun tämän seurauksena 20 tiettyä erottelulohkoa edeltävien "0"-tyyppisten bittien lukumäärän ja niitten bittien lukumäärän, jotka seuraavat erottelulohkon jälkeen ja eroittelulohkon t^2 bitin summa ylittää arvon k, tulisi ainakin yksi "0"-tyyppisistä bitti-arvoista erottelulohkossa korvata "l"-tyypin bitillä, jot-25 ta jaettaisiin peräkkäisten nollien sarja sarjoiksi, jotka kumpikaan eivät ole enempää kuin k bittiä pitkiä.Furthermore, the interconnection of the k-sorted channel words BI 1 is only possible, as was also the case for the d-restricted blocks, when separation blocks 15 are arranged between the information bit blocks BI 1. In principle, the same separation blocks with x \ 2 bits can be used for this purpose, because the requirements of the d-constraint and the k-constraint are not opposite to each other, but rather complementary. As a result, when the number of "0" type bits preceding the 20 separation blocks and the number of bits following the discrimination block and the sum of the bits of the separation block t ^ 2 exceed k, at least one of the "0" type bit values in the discrimination block should be replaced by "l" -type bit, which would divide a series of consecutive zeros into sets, neither of which are more than k bits long.

Sen lisäksi että erottelulohkot takaavat, että (d, k)-rajoituksen vaatimukset on tyydytetty, voidaan ne mitoittaa siten, että niitä voidaan myös käyttää saattamaan mini-30 miinsä tasavirran epätasapaino. Tämä perustuu sen tosiasian tunnistamiseen, että tiettyjä informaatiobittilohko-jen valintoja varten määrätyy tietty ennakolta määritelty erottelubittilohkon muoto, mutta että suuressa lukumäärässä tapauksia joko ei aseteta minkäänlaisia vaatimuksin tai ase-35 tetaan ainoastaan hyvin rajoitettuja vaatimuksia erottelu-bittien lohkon muodolle. Se vapausaste, joka täten muodos-In addition to ensuring that the requirements of the (d, k) constraint are met, the separation blocks can be dimensioned so that they can also be used to cause a direct current imbalance in their mini-30. This is based on the recognition of the fact that certain predefined discrimination bit block formats are specified for certain information bit block selections, but that in a large number of cases either no requirements are imposed or only very limited requirements are imposed on the separation bit block format. The degree of freedom thus

IIII

74565 tuu, on käytössä virran epätasapainon saattamiseksi minimiinsä.74565 is used to minimize current imbalance.

Tasavirran epätasapainon syntyminen ja sen kasvu on selitettävissä seuraavaan tapaan. Kuviossa Ib esitetty in-5 formaatiobittien lohko BI^ tallennetaan tallennusväliaineel-le esim. NRZ-muotoon. Käytettäessä tätä muotoa merkitään "1" siirtymäkohtana vastaavan bittikohdan alussa, ja siitä tulee "0", kun siirtymää ei tallenneta. Sarjana BI^ esitetty bittisarja joutuu tällöin muotoon, jota on esitetty 10 viitemerkillä WF, jossa muodossa tämä bittijoukko tallennetaan tallentavalla aineelle. Tämä sarja omaa tasavirran epätasapainon, koska kyseisessä sarjassa positiivisen tason pituus on suurempi kuin negatiivisen tason pituus. Tietty mitta-arvo, jota usein käytetään tasavirran epätasapai-15 noa varten, on digitaalinen summa, lyhennettynä d.s.v. (digital sum value). Edellyttäen, että aaltomuodon WF tasot ovat vastaavasti +1 ja vastaavat! -1, on d.s.v. tällöin yhtä suuri kuin WF aaltomuodon jatkuva integraali, ja se on kuviossa 1 esitetyssä esimerkkitapauksessa +6T, jossa T 20 on yhden bitin aikavälin pituus. Kun tällainen sarja toistetaan, kasvaa tasavirran epätasapaino. Yleisesti ottaen johtaa tämä tasavirran epätaasapaino perustason siirtymiseen ja pienentää tehollista signaalikohinasuhdetta ja tämän seurauksena tallennettujen signaalien ilmaisun luotet-25 tavuutta.The emergence and growth of direct current imbalance can be explained as follows. The block of in-5 information bits BI 1 shown in Fig. 1b is stored on a storage medium in e.g. NR 2 format. When this format is used, "1" is marked as the transition point at the beginning of the corresponding bit position, and becomes "0" when the transition is not saved. The set of bits presented as a series BI ^ then takes on the form indicated by the reference character WF, in which form this set of bits is stored on the recording medium. This series has a DC imbalance because in that series the length of the positive level is greater than the length of the negative level. A particular measure often used for DC imbalance is the digital sum, abbreviated d.s.v. (digital sum value). Provided that the WF waveform levels are +1 and corresponding, respectively! -1, on d.s.v. then equal to the continuous integral of the WF waveform, and is in the example case shown in Fig. 1 + 6T, where T20 is the length of one bit interval. When such a series is repeated, the DC imbalance increases. In general, this DC imbalance leads to a shift in the baseline and reduces the effective signal-to-noise ratio and, as a result, the reliability of the detection of the stored signals.

Erottelubittien lohkoa BS^ käytetään seuraavaan tapaan rajoitamaan tasavirran epätasapainoa. Tiettynä hetkenä syötetään tietty tietobittilohko BD^. Tämä tietobittilohko BD^ muunnetaan informaatiobittilohkoksi BI^ esim. käyttäen 30 apuna taulukkoa, joka on talletettu muistiin. Tämän jälkeen muodostetaan niiden mahdollisten kanavabittilohkojen joukko, jotka sisältävät (ni+n2) bittiä. Kaikki nämä lohkot sisältävät saman informaatiobittilohkon (bittikohdat 1-14, kuten kuviosta Ib näkyy), jota on täydennetty n2 erottelu-35 bitin mahdollisilla bittiyhdistelmillä (bittikohdat 15, 16 sekä 17 kuviossa Ib). Tämän seurauksena saadaan aikaan ku- 74565 viossa lb esitetyssä esimerkkitapauksessa joukko sisältäen 2n2=8 mahdollista kanavabittilohkoa. Tämän jälkeen määritellään seuraavat parametrit kustakin mahdollisesta kanava-bittilohkosta periaatteessa mielivaltaisessa vuorottelu-5 järjestyksessä: a) Määritellään kyseessä olevalle mahdolliselle kana-vabittilohkolle, ottaen huomion edellinen kanavabittien lohko, oliko d-rajoituksen vaatimus sekä k-rajoituksen vaatimus ristiriidassa tämän hetkisen erottelubittilohkon kansio sa.The separation bit block BS1 is used in the following manner to limit the DC imbalance. At a certain point in time, a certain data bit block BD ^ is entered. This data bit block BD ^ is converted into an information bit block BI ^ e.g. using a table stored in memory. A set of possible channel bit blocks containing (ni + n2) bits is then formed. All these blocks contain the same block of information bits (bit positions 1-14, as shown in Figure Ib), supplemented by possible bit combinations of n2 separation-35 bits (bit positions 15, 16 and 17 in Figure Ib). As a result, in the example case shown in Fig. 145, a set containing 2n2 = 8 possible channel bit blocks is obtained. The following parameters are then defined for each possible channel bit block, in principle in arbitrary alternation-5 order: a) Define for the possible channel bit block in question, taking into account the previous block of channel bits, whether the d-constraint requirement and the k-constraint requirement conflicted with the current separation bit.

b) Määritellään d.s.v. kyseessä olevalle mahdolliselle kanavabittilohkolle.b) Define d.s.v. for the possible channel bit block in question.

Niille mahdollisille kanavabittilohkoille, jotka eivät ole ristiriidassa d-rajoituksen vaatimuksien kanssa, 15 muodostetaan tietty ensimmäinen ilmaisusignaali. Koodaus-parametrien valinta takaa, että tällainen ilmaisusignaali muodostetaan ainakin yhdelle mahdollisista informaatiobit-tilohkoista. Lopuksi valitaan niistä mahdollisista kanava-bittilohkoista, joille ensimmäinen ilmaisusignaalin on muo-20 dostettu esimerkkitapauksessa, se kanavabittilohko, jolla absoluuttisessa mielessä on alhaisin d.s.v. arvo. Vielä parempi menetelmä on kuitenkin kasata edellisten kanavabit-tilohkojen d.s.v.-arvo ja valita niistä kanavabittilohkois-ta, jotka ovat valittavissa seuraavaksi tulevaa tiedonsiir-25 toa varten, se, joka saa kumuloituneen d.s.v.-absoluutti-arvon pienentymään. Sen jälkeen valittu sana lähetetään tai tallennetaan.For those possible channel bit blocks that do not conflict with the requirements of the d-constraint, a certain first detection signal is generated. The selection of the coding parameters ensures that such a detection signal is generated for at least one of the possible information bit state blocks. Finally, from the possible channel bit blocks for which the first detection signal is formed in the exemplary case, the channel bit block with the lowest d.s.v. value. However, an even better method is to compile the d.s.v. value of the previous channel bit status blocks and select from the channel bit blocks that are selectable for the next data transmission the one that causes the accumulated d.s.v. absolute value to decrease. The selected word is then sent or saved.

Eräs tämän menetelmän etu on se, että niitä erottelu-bittejä, jotka jo ovat tarpeen muita tarkoituksia varten, 30 voidaan nyt myös käyttää yksinkertaisella tavalla tasavir-ran epätasapainon rajoittamista varten. Eräs ylimääräinen etu on se, että vaikutus lähetettävänä olevaan signaaliin rajoitetaan erottelubittilohkoihin, eikä vaikutus ulotu informaatiobittilohkoihin saakka (jättäen huomiotta lähe-35 tettävänä olevan tai tallennettavan aaltomuodon napaisuuden) . Tallennetun signaalin demodulointi kohdistuu tällöinOne advantage of this method is that the separation bits that are already necessary for other purposes can now also be used in a simple way to limit the DC imbalance. An additional advantage is that the effect on the signal to be transmitted is limited to the separation bit blocks, and the effect does not extend to the information bit blocks (ignoring the polarity of the waveform to be transmitted or stored). The demodulation of the stored signal is then applied

IIII

74565 ainoastaan informaatiobitteihin. Erottelubitit voidaan jättää tarkastelusta pois.74565 for information bits only. Separation bits can be omitted from the review.

Kuvio 2 esittää menetelmän eräitä muita suoritusmuotoja. Kuvio 2a esittää kaavamaisesti kanavabittilohkojen 5 sarjaa BC^, BC^+^/.../ näiden lohkojen sisältäes sä tietyn ennakolta määritellyn lukumäärän (n1+n2) bittiä. Kukin kanavabittilohko sisältää informaatiobittilohkoja, jotka sisältävät n^^ bittiä ja erottelubittilohkoja —BSi_2/ BSi+l---- kunkin näistä sisältäessä n2 10 bittiä.Figure 2 shows some other embodiments of the method. Fig. 2a schematically shows a series of channel bit blocks 5 BC1, BC1 + ^ / ... / these blocks containing a certain predetermined number (n1 + n2) of bits. Each channel bit block contains information bit blocks containing n ^^ bits and discrimination bit blocks —BSi_2 / BSi + 1 ---- each of these containing n2 10 bits.

Tässä suoritusmuodossa määritellään tasavirran epätasapaino useiden lohkojen yli, esimerkiksi kuviossa 2a esitetyllä tavalla kahden kanavabittilohkon BC^ sekä BC^+1 yli. Tasavirran epätasapaino määritellään samaan tapaan 15 kuin on kuvattu kuvion 1 suoritusmuodossa, sillä lisämää-räyksellä, että suurlohkojen mahdolliset muodot muodostetaan kutakin suurlohkoa SBC^ varten, eli informaatiobitti-lohkojen lohkossa BC^ ja lohkossa BC^+i täydennetään kaikilla mahdollisilla yhdistelmillä, jotka voidaan muodostaa 20 käyttäen n2 erottelubittiä lohkossa BS^ ja lohkossa BS^+i·In this embodiment, a direct current imbalance is defined over a plurality of blocks, for example, as shown in Fig. 2a, over two channel bit blocks BC ^ and BC ^ + 1. The direct current imbalance is defined in the same way as described in the embodiment of Fig. 1, with the further provision that possible large block shapes are formed for each large block SBC1, i.e. in the information bit block block BC1 and block BC1 + i is supplemented by all possible combinations that can be formed 20 using n2 separation bits in block BS ^ and in block BS ^ + i ·

Se yhdistelmä, joka saattaa minimiinsä tasavirran epätasapainon valitaan tämän jälkeen tästä joukosta. Tällä menetelmällä on etunaan se, että jäljellä oleva tasavirran epätasapaino on luonteeltaan tasaisempi, koska tarkastellaan 25 useampaa kuin yhtä kanavabittilohkoa etukäteen, joka järjestely tulee olemaan optimi.The combination that minimizes the DC imbalance is then selected from this set. This method has the advantage that the remaining DC imbalance is more uniform in nature, since more than one channel bit block is considered in advance, which arrangement will be optimal.

Eräs edullinen muunnelma tästä menetelmästä omaa erityisenä piirteenään sen, että suurlohkoa SBCj_ (kuvio 2a) siirretään vain yhden kanavabittilohkon verran, kun tasa-30 virran epätasapaino on saatettu minimiinsä. Tämä merkitsee, että lohko BC^ (kuviossa 2a), joka muodostaa osan suurloh-kosta SBC^, käsitellään, ja että tämän jälkeinen suurlohko SBCi+l ei ole esitetty sisältää lohkot BC^+^ sekä BCi+2 (j°ta ole esitetty), joiden suhteen toteutetaan 35 ylläkuvattu tasavirran epätasapainon minimiin saattaminen, 'iaten lohko BC^+2 on osana sekä suurlohkoa SBC^ että sitä seu- 14 74565 raavaa suurlohkoa SBC^+^. Tällöin on täysin mahdollista, että suurlohkoon SBC^ (alustavasti) tehty valinta erottelu-bittilohkoa BS^+1 varten poikkeaa siitä lopullisesta valinnasta, joka tehdään suurlohkossa SBC^+^. Koska kutakin 5 lohkoa tarkastellaan usieta kertoja (nyt kyseessä olevassa esimerkkitapauksessa kahdesti), pienentyy tasavirran epätasapaino ja tämän seurauksena kohinan vaikutus.A preferred variant of this method has the special feature that the large block SBCj_ (Fig. 2a) is shifted by only one channel bit block when the DC imbalance is minimized. This means that the block BC ^ (Fig. 2a), which forms part of the large block SBCi + 1, is processed, and that the subsequent large block SBCi + 1 is not shown to contain the blocks BC ^ + ^ and BCi + 2 (not shown). ) with respect to which the DC imbalance minimization described above is carried out, i.e. block BC ^ + 2 is part of both the large block SBC ^ + and the subsequent large block SBC ^ + ^. In this case, it is entirely possible that the selection made in the large block SBC ^ (tentatively) for the separation bit block BS ^ + 1 differs from the final selection made in the large block SBC ^ + 1. Because each of the 5 blocks is viewed multiple times (twice in the present case), the DC imbalance and, consequently, the effect of noise are reduced.

Kuvio 2b esittää vielä erästä suoritusmuotoa, jossa tasavirran epätasapaino määrätään useita lohkoja (SBCj) 10 varten samanaikaisesti, esimerkiksi, kuten on esitetty kuviossa 2b, neljää kanavabittilohkoa BCj^, BCj ^ , BCj^, ja BCj ^varten. Kukin näistä kanavabittilohkoista sisältää ennakolta määritellyn lukumäärän n^ informaatiobittejä. Erottelubittilohkoihin BSj(1), BSj(2), BSj(3) ja BSj(4) si-15 sältyvien erottelubittien lukumäärä ei kuitenkaan ole sama kullekin kanavabittilohkolle. Informaatiobittien lukumäärä saattaa esimerkkitapauksessa nousta neljääntoista ja erottelubittien lukumäärä lohkoja BSj ^ ja BSj^ varten saattaa olla kaksi kutakin lohkoa varten ja kuusi lohkossa 20 BSj ^ . Tasavirran epätasapainon määrittely toteutetaan samaan tapaan kuin on kuvattu kuvion 2a suoritusmuodossa.Fig. 2b shows another embodiment in which the DC imbalance is determined for several blocks (SBCj) 10 simultaneously, for example, as shown in Fig. 2b, for four channel bit blocks BCj, BCj1, BCj1, and BCj1. Each of these channel bit blocks contains a predetermined number of n ^ information bits. However, the number of discrimination bits included in the discrimination bit blocks BSj (1), BSj (2), BSj (3), and BSj (4) si-15 is not the same for each channel bit block. In the example case, the number of information bits may increase to fourteen and the number of discrimination bits for blocks BSj ^ and BSj ^ may be two for each block and six in block 20 BSj ^. The determination of the direct current imbalance is carried out in the same way as described in the embodiment of Figure 2a.

Lisäyksenä niille eduille, joita jo edellä on mainittu, ja jotka pätevät myös tässä tapauksessa, on tällä menetelmällä etunaan se, että suhteellisen pitkän erottelubit-25 tilohko lisää mahdollisuuksia pienentää tasavirran epätasapainoa. Vieläkin yksityiskohtaisemmin sanottuna, on se jäljellä oleva tasavirran epätasapaino kanavabittisarjasta, jossa kukin kanavabittilohko sisältää keskenään yhtä suuren lukumäärän, esimerkiksi kolme, bittiä, suurempi kuin mitä 30 on jäljellä oleva tasavirran epätasapaino kanavabittisar-jalle, jossa erottelubittien lohkot sisältävät keskimäärin kolme bittiä, kuitenkin jakautuneena 2-2-2-6 bitin tapaan.In addition to the advantages already mentioned above, which also apply in this case, this method has the advantage that the relatively long separation blocks-25 state block increases the possibilities of reducing the DC imbalance. More specifically, it is the remaining DC imbalance from the channel bit sequence in which each channel bit block contains an equal number of, for example, three, bits greater than 30 is the remaining DC imbalance for the channel bit sequence, where the separation bit blocks contain an average of three blocks of bits. -2-2-6 bit.

Lisäksi on todettava, että kuvatut toimintojen aikajärjestykset ja näihin liittyvät menetelmätilat voidaan to-35 teuttaa yleisten peräkkäisten logiikkapiirien avulla, kuten esimerkiksi kaupallisesti saatavilla olevilla mikroproses-In addition, it should be noted that the described chronologies of operations and the associated method states can be implemented using common sequential logic circuits, such as commercially available microprocessors.

IIII

74565 seilla, joihin liittyy muistit ja oheislaitteet. Kuvio 3 esittää kulkukaaviota tällaisesta suoritusmuodosta. Seuraa-va selittävä teksti liittyy näitten geometristen ruutuku-vioitten viiteosiin, jotka havainnollistavat ajallisesti 5 peräkkäisiä koodausmenetelmän toimintoja ja tiloja. Tässä taulukossa esittää sarake A viitesymboolia, sarake B esittää viitetekstiä ruudusta ja sarake C on varustettu selit-tävllä tekstillä liittyen kyseessä olevaan geometriseen ruutuun.74565 with memory and peripherals. Figure 3 shows a flow chart of such an embodiment. The following explanatory text relates to the reference portions of these geometric grid defects, which illustrate in chronological order 5 functions and states of the coding method. In this table, column A shows the reference symbol, column B shows the reference text of the box, and column C is provided with explanatory text related to the geometric box in question.

10 A B C10 A B C

1 DSVacc. :=0; Edellisten kanavaibittilohkojen digi- i:=0; taalisele summalle (d.s.v.) sijoite taan ravo 0 menetelmän alussa. Ensimmäinen tietosana BD saa järjestysnu- 15 meron i=0. Tästä siirrytään ruutuun 2; 2 BD^ Muistista luetaan m tietobitin lohko järjestysnumeroltaan i. Sitten siirrytään ruutuun 3.1 DSVacc. : = 0; Digit of previous channel bit blocks: = 0; the total amount (d.s.v.) is placed at the beginning of the ravo 0 method. The first data word BD is given the sequence number i = 0. From here we move on to box 2; 2 BD ^ A block of m data bits with sequence number i is read from the memory. Then go to box 3.

3 BI^ (BD^) Muunnetaan tietobittilohko, 20 jonka järjestysnumero on i (BD^) in- formaatiobittilohkoksi, joka sisältää n^ bittiä (BI^) tietyn taulukon avulla, joka on talletettu muistiin ja siirrytään ruutuun 4.3 BI ^ (BD ^) A data bit block 20 having the sequence number i (BD ^) is converted into an information bit block containing n ^ bits (BI ^) by means of a specific table stored in memory and going to box 4.

25 4 j:=0 Parametri j käynnistetään ar vosta 0. Tämä parametri j on yhden kanavabittilohkon numero q kappaletta käsittävästä lohkojoukosta, johon lohkoon kuuluu n^+n2 bittiä, jotka mah- 30 dollisesti ovat valmiina lähetettävik si tai tallennettaviksi. Sitten siirrytään ruutuun 5.25 4 j: = 0 The parameter j is started from the value 0. This parameter j is the number of one channel bit block of a block set of q pieces, which block contains n ^ + n2 bits, possibly ready to be transmitted or stored. Then go to box 5.

5 j:=j+l Parametria j lisätään ykkösellä ja siirrytään ruutuun 6.5 j: = j + l Add parameter j by one and go to box 6.

16 74565 6 j<Q? Kun kyseessä olevat parametrit on määritelty kaikille q mahdollisista kanavabittilohkoista, jatketaan toimintaa sillä toimenpiteellä, jonka 5 ruutu 13 osoittaa. Ruudussa 6 tämä on osoitettu liitosviivalla N. Kun j£Q, toimintaa jatketaan sillä toiminnalla, joka on osoitettu ruudussa 7.16 74565 6 j <Q? Once the parameters in question have been defined for all q of the possible channel bit blocks, operation is continued by the action indicated by box 13 13. In box 6, this is indicated by the connecting line N. When j £ Q, the operation is continued with the operation indicated in box 7.

7 BC^:=BI^+BS^ Muodostetaan jrnnes mahdollinen 10 kanavabittilohkoa BC^ täydentämällä informaatiobittilohkoa BI^ j:nnellä erottelubittilohko kombinaatiolla BS^, minkä jälkeen siirrytään ruutuun 8.7 BC ^: = BI ^ + BS ^ Generate as many as possible 10 channel bit blocks BC ^ by supplementing the information bit block BI ^ j with a distinction bit block with the combination BS ^, then proceed to box 8.

8 DSV^=? Määritellään j:nnen mahdollisen 15 kanavabittilohkon d.s.v. ja siirry tään ruutuun 9.8 DSV ^ =? Define the d.s.v. of the jth possible 15 channel bit blocks. and go to box 9.

9 >kmax? Tarkastellaan, tyydyttääkö j:nnes mahdollisen kanavabittilohko liittämisen yhteydessä edellisten ka-20 navabittilohkojen BC^_^ kanssa k-ra- joituksen ehdon. Mikäli tämä ehto on tyydytetty, jatketaan toimenpiteitä ruudussa 10 osoitetulla toimenpiteellä (yhteysviiva N). Mikäli tämä ehto 25 ei ole tyydytetty, on seuraavana toi menpiteenä ruudun 11 osoittama toimenpide (yhteys Y).9> kmax? Consider whether the jth possible channel bit block satisfies the condition of k-constraint in connection with the connection of the previous channel bit blocks BC ^ _ ^. If this condition is met, the action is continued with the action indicated in box 10 (connection line N). If this condition 25 is not satisfied, the next step is the action indicated by box 11 (connection Y).

10 <c^min? Tarkastetaan, tyydyttääkö j:nnes mahdollinen kanavabittilohko 30 yhdessä edellisen kanavabittilohkon BCj_^ kanssa d-rajoituksen ehdon. Mikäli ehto on tyydytetty, on seuraavana toimenpiteenä ruudun 12 osoittama toiminta (yhteysviiva N). Kun tämä eh-35 to ei ole tyydytetty, jatketaan toi mintaa sillä vaiheella, joka on osoitettu ruudussa 11 (yhteysviiva Y).10 <c ^ min? It is checked whether the jth possible channel bit block 30 together with the previous channel bit block BCj_ ^ satisfies the condition of the d-constraint. If the condition is satisfied, the next step is the action indicated in box 12 (connection line N). When this eh-35 to is not satisfied, the operation is continued with the step indicated in box 11 (connection line Y).

Il 74565 11 DSV^:=max j:nnen kanavabittilohkon d.s.v.- arvolle annetaan sellainen korkea arvo (max), että tätä lohkoa ei ehdottomasti voida valita, minkä jälkeen 5 siirrytään ruutuun 12.Il 74565 11 DSV ^: = max The d.s.v. value of the jth channel bit block is given such a high value (max) that this block cannot be selected, after which 5 goes to box 12.

12 DSvi^isDSV^^+DSV-,,- j:nnen kanavabittilohkon d.s.v.12 DSvi ^ isDSV ^^ + DSV - ,, - jth th channel bit block d.s.v.

aCC oOw f ‘\ (DSV'^M lisätään edellisten kanava-bittilohkojen kumuloituneeseen d.s.v.-arvoon (DSVacc), jotta saataisiin 10 uusi kumuloitunut d.s.v-arvo (DSVa^£) .aCC oOw f '\ (DSV' ^ M is added to the accumulated d.s.v. value (DSVacc) of the previous channel bit blocks to obtain 10 new accumulated d.s.v values (DSVa ^ £).

Sitten siirrytään ruutuun 5.Then go to box 5.

13 minαIDSVI:=DSV^ Määritellään q mahdollisen ka- navabittilohkon minimi d.s.v-arvo.13 minαIDSVI: = DSV ^ Define the minimum d.s.v value of q possible channel bit blocks.

Tämä on d.s.v.-arvo l:nnelle kanava-15 bittilohkolle. (Siirrytään ruutuun 14) .This is the d.s.v. value for the 1st channel-15 bit block. (Moves to box 14).

14 BC^ Valitaan 1. kanavabittilohko q mahdollisesta lohkosta, minkä jälkeen siirrytään ruutuun 15.14 BC ^ Select the 1st channel bit block q from a possible block, then go to box 15.

2 0 15 DSVacc :=DSV^ Kumuloitunut d.s.v-arvo (DSVacc) sijoitetaan yhtä suureiunaksi kuin valitun l:nnen informaatiobittilohkon d.s.v.-arvo, minkä jälkeen siirrytään ruutuun 16.2 0 15 DSVacc: = DSV ^ The cumulative d.s.v value (DSVacc) is placed equal to the d.s.v. value of the selected 1st information bit block, then move to box 16.

25 16 i:i+1 Tieto- ja informaatiobittilohko järjestysnumeroa lisätään ykkösellä. Sitten siirrytään ruutuun 2 ja jakso toistetaan nyt seuraavan eli (i+1):nnen lohkon tietobittien suh-30 teen.25 16 i: i + 1 Data and information bit block sequence number is added by one. We then move on to box 2 and the period is now repeated with respect to the data bits of the next, i.e. (i + 1) th block.

Ylläesitetty vuokaavio on sovellettavissa kuvion 1 esittämään suoritusmuotoon. Kuvion 2 suoritusmuotoja varten pätee vastaava vuokaavio, jolloin siihen tulee suorittaa jo aikaisemmin kuvatut muunnokset.The flowchart shown above is applicable to the embodiment shown in Figure 1. For the embodiments of Figure 2, a corresponding flow chart applies, in which case the modifications already described must be performed on it.

35 Jotta demoduloitaessa lähetettyä tai tallennettua ka- navabittivirtaa voitaisiin erottaa informaatiobitit ja erot- 18 74565 telubitit, on kanavabittilohkojen virtaan sisällytetty (n3+n4) bittiä, nimittäin n3 tahdistavaa informaatiobittiä ja erottelubittiä. Tahdistavien bittien lohko asetetaan esimerkiksi kunkin ennakolta määritellyn informaatio- ja 5 erottelubittilohkolukumäärän jälkeen. Sen jälkeen, kun on havaittu tahdistussana, voidaan yksikäsitteisesti määritellä, missä bittipaikoissa informaatiobitit ja missä bitti-paikoissa erottelubitit kulloinkin sijaitsevat. Tämän johdosta tulisi suorittaa toimenpiteitä, jotka estävät tah-10 distussanan jäljittelyn tietyillä bittivuorotteluilla informaatio- ja erottelulohkoissa. Tätä tarkoitusta varten voidaan valita yksi ainoa tahdistusbittilohko, eli tahdis-tusbitit, joita ei voi olla mukana informaatio- ja erotte-lubittisarjoissa. Sarjat, jotka eivät tyydytä eivät ole 15 kovin houkuttelevia tätä tarkoitusta varten, koska infor-maatiotiheys tai itsetahdistusominaisuudet muuttuvat tällöin negatiivisesti. Valinta on kuitenkin erittäin rajoittunut niiden sarjojen joukossa, jotka tyydyttävät (d,k)-rajoituksen ehdot.In order to be able to distinguish between information bits and separation bits when demodulating a transmitted or stored channel bit stream, (n3 + n4) bits, namely n3 synchronizing information bits and discrimination bits, are included in the stream of channel bit blocks. For example, a block of synchronizing bits is set after each predetermined number of blocks of information and 5 separation bits. After the synchronization word has been detected, it is possible to unambiguously determine in which bit positions the information bits and in which bit positions the separation bits are located in each case. As a result, measures should be taken to prevent imitation of the synchronization word by certain bit alternations in the information and separation blocks. For this purpose, a single synchronization bit block can be selected, i.e., synchronization bits that cannot be included in the information and discriminant bit sets. Sets that do not satisfy are not very attractive for this purpose because the information density or self-synchronization characteristics then change negatively. However, the selection is very limited among the series that satisfy the conditions of the (d, k) constraint.

20 Tämän johdosta ehdotetaan erilaista uutta menetelmää.20 As a result, a different new method is proposed.

Tahdistusbittilohko sisältää useita kertoja, esimerkiksi vähintään kaksi kertaa peräjälkeen ja toisiaan seuraten sarjan, johon sisältyy s bittiä, mitkä ovat "0"-tyyppiä kahden peräkkäisten "1" tyyppisen bitin välillä. Edulli-25 simmin on s suuruudeltaan k. Kuvio 4 esittää tahdistusbit-tien lohkon SYN. Tämä lohko käsittää kahdesti peräjälkeen ja toisiaan seuraten tietyn joukon (10000000000 eli siis "1" ja sen jälkeen 10 nollaa), joita joukoja merkitään SYNP^ ja vastaavasti 3ΥΝΡ3. Tämä sarja saattaa myös olla 30 mukana kanavabittivirrassa, nimittäin sarjoissa, joissa k=10. Jotta kuitenkin estettäisiin tätä sarjaa esiintymästä kahdesti peräjälkeen ja toisiaan seuraten tahdistusbit-tilohkon ulkopuolella, sammutetaan ensimmäinen ilmaisusignaa-li, kun erottelubittien lukumäärän ja niiden, peräkkäisten 35 ja toisiaan seuraavien informaatiobittien lukumäärän, jotka ovat "0"-tyyppiä ja välittömästi edeltävät "l"-tyyppisiäThe synchronization bit block contains a series of s bits several times, for example at least twice in succession and one after the other, which are of type "0" between two consecutive bits of type "1". The most preferred is s of size k. Figure 4 shows a block SYN of the synchronization bits. This block comprises twice in a row and one after the other a certain set (10 billion, i.e. "1" and then 10 zeros), which sets are denoted by SYNP ^ and 3ΥΝΡ3, respectively. This set may also be included in the channel bitstream, namely sets where k = 10. However, in order to prevent this sequence from occurring twice in succession and successively outside the synchronization bit state block, the first detection signal is turned off when the number of discrimination bits and the number of consecutive 35 and consecutive information bits of type "0" and immediately preceding "1" types

IIII

74565 19 bittejä, jotka muodostavat osan erottelubittien lohkosta, summa on yhtä suuri kuin k ja samalla yhtäsuuri kuin niiden peräkkäisten ja toisiaan seuraavien "0"-tyyppisten infor-maatiobittien lukumäärän, jotka välittömästi seuraavat tä-5 män "l"-tyyppisen bitin jälkeen, sekä erottelubittien lukumäärän summa. Toinen jo aikaisemmin mainittu keino estää jäljittely olisi käyttää kahdesti peräjälkeen sarjaa 100000000000 eli käyttää lukua "1", jonka jälkeen seuraa 11 nollaa.74565 19, the sum of the bits forming part of the block of separation bits is equal to k and at the same time equal to the number of consecutive and consecutive "0" type information bits immediately following this "1" type bit, and the sum of the number of separation bits. Another way to prevent imitation mentioned earlier would be to use twice in a row a series of 100 billion, that is, to use the number "1", followed by 11 zeros.

10 Tämän lisäksi sisältää tahdistusbittilohko myös tah- distuserottelubittilohkon. Tämän erottelubittilohkon tehtävä on täsmälleen samaa kuin se tehtävä, joka edellä kuvattiin erotelubittilohkolle informaatiobittilohkojen välillä (tämän johdosta näiden tehtävänä on tyydyttää (d,k)— 15 rajoituksen ehto ja rajoittaa tasavirran epätasapainoa).In addition, the synchronization bit block also includes a synchronization separation bit block. The function of this discrimination bit block is exactly the same as that described above for the separation bit block between information bit blocks (hence, their function is to satisfy the condition of the (d, k) -15 constraint and to limit the DC imbalance).

Ne toimenpiteet, jotka suoritetaan tahdistuskuvion esiintymisen estämiseksi kanavabittivirrassa sen esiintyessä kahdesti peräkkäin ja toisiaan seuraavasti, estävät myös tätä kuviota esiintymästä kolmesti ennen tai jälkeen tah-20 distusbittilohkoa.The measures taken to prevent the occurrence of a synchronization pattern in the channel bit stream when it occurs twice in succession and in a sequential manner also prevent this pattern from occurring three times before or after the synchronization bit block.

Ylläkuvattu menetelmä, jota voidaan myös nimittää moduloinniksi tai koodaamiseksi, tekee päinvastaisen toiminnan eli demoduloinnin tai dekoodauksen paljon yksinkertaisemmaksi. Tasavirran epätasapainon rajoittaminen to- v 25 teutetaan vaikuttamatta informaatiobittilohkoihin, joten informaatio erottelulohkoissa on informaation demodulaa-tiota varten tarpeeton. Lisäksi on se modulaattorin puolella suoritettava valinta, jossa määrätään, mikä m bittiä pitkä tietobittilohko liittyy mihinkin n^ bittiä pitkään 30 informaatiobittilohkoon, tärkeä paitsi modulaattorin kannalta, myös demodulaattorin kompleksisuuden kannalta. Magneettisissa tallennusjärjestelmissä ovat modulaattorin ja demodulaattorin monimutkaisuudet yhtä tärkeitä, koska ne yleensä sijaitsevat molemmat laitteistossa. Opti-35 sissa tallennusjärjestelmissä on tallennusväliaine ROM- tyyppinen, joten kuluttajan laitteisto tarvitsee ainoastaan demodulaattorin. Täten tässä viimemainitussa tapauksessa on 20 74565 erityisen tärkeätä pienentää demodulaattorin monimutkaisuutta niin paljon kuin mahdollista, jopa modulaattorin monimutkaisuuden kustannuksella.The method described above, which can also be called modulation or coding, makes the opposite operation, i.e. demodulation or decoding, much simpler. Limiting the DC imbalance is implemented without affecting the information bit blocks, so that the information in the discrimination blocks is unnecessary for information demodulation. In addition, the choice to be made on the modulator side, which determines which data bit block of m bits is associated with which information bit block of n bits long, is important not only for the modulator but also for the complexity of the demodulator. In magnetic storage systems, the complexities of the modulator and the demodulator are equally important because they are usually both located in the hardware. Opti-35 storage systems have a ROM-type storage medium, so the consumer hardware only needs a demodulator. Thus, in the latter case, it is particularly important to reduce the complexity of the demodulator as much as possible, even at the expense of the complexity of the modulator.

Kuvio 5 esittää erästä suoritusmuotoa demodulaatto-5 rista, joka demoduloi 8 tietobitin lohkot 14 informaatio-bitin lohkoista. Kuvio 5a esittää demodulaattorin piiri-kaavion lohkokaaviona, ja kuvio 5b esittää kaavamaisesti osaa piiristöstä. Demodulaattori sisältää JA-portit 17-0...17-51, joista kussakin on yksi tai useampia sisään-10 tuloja. Yksi (informaatiobittilohkon) 14 bitistä syötetään kuhunkin sisääntuloon, jotka ovat joko invertoivaa tai invertoimatonta tyyppiä. Kuvio 5b esittää sarakkeeseen C^, kuinka tämä toteutetaan. Sarake 1 edustaa vähiten merkityksellistä bittipositiota C·^ tästä 14 bitin informaatioloh-15 kosta, kun taas sarake 14 esittää merkityksellisintä bitti-positiota ja välillä olevat sarakkeet 2-13 edustavat jäljellä olevia bittipositioita niiden vastaavien merkit-tävyystasojen mukaisesti. Rivit 0-51 liittyvät JA-portin järjestysnumeroon, toisin sanoen rivi 0 kohdistuu JA-por-20 tin 17-0 sisääntulomuotoon, rivi 1 koskee sisääntulomuotoa JA-portille 17-1, jne. Rivin j i:nnessä sarakkeessa oleva symboli 1 osoittaa, että j:nnelle JA-portille 17 syötetään invertoimattoman sisääntulon kautta itnnen bittiposition sisältö . Rivin j iinnessä sarakkeessa oleva symboli 0 25 osoittaa, että j:nnelle JA-portille 17 syötetään invertoivan sisääntulon kautta itnnen bittiposition sisältö (C^) . Tämän mukaisesti (katso riviä 0) yhdistetään JA-portin 17- 0 invertoiva sisääntulo ensimmäiseen bittipositioon (C^), ja invertoimaton sisääntulo yhdistetään neljänteen bitti- 30 positioon (C^). Kuten nähdään riviltä 1 yhdistetään JA-portin 17-1 invertoimattomaan sisääntuloon kolmas bitti-positio (C-j) jne.Figure 5 shows an embodiment of a demodulator 5 that demodulates blocks of 8 data bits from blocks of 14 information bits. Fig. 5a shows a circuit diagram of the demodulator as a block diagram, and Fig. 5b schematically shows a part of the circuitry. The demodulator includes AND gates 17-0 ... 17-51, each with one or more input-10 inputs. One of the 14 bits (of the information bit block) is applied to each input, which is either of the inverting or non-inverting type. Figure 5b shows in column C ^ how this is implemented. Column 1 represents the least significant bit position C · ^ of this 14-bit information block, while column 14 represents the most significant bit position, and intermediate columns 2-13 represent the remaining bit positions according to their respective significance levels. Lines 0-51 relate to the AND port sequence number, i.e., line 0 refers to the input format of the AND port 20-0 17-0, line 1 refers to the input format to the AND port 17-1, etc. The symbol 1 in the jth column of the line indicates that The contents of the bit position are fed to the jth AND gate 17 via the non-inverted input. The symbol 0 25 in the first column of row j indicates that the contents of the last bit position (C ^) are fed to the jth AND gate 17 via the inverting input. Accordingly (see line 0), the inverting input of the AND gate 17-0 is connected to the first bit position (C ^), and the non-inverting input is connected to the fourth bit position (C ^). As can be seen from line 1, a third bit position (C-j), etc. is connected to the non-inverted input of AND gate 17-1, etc.

Demodulaattoriin sisältyy lisäksi 8 TAI-porttia 18- 1...18-8, joiden sisääntulot on yhdistetty JA-porttien 35 17-0...17-51 ulostuloihin. Kuvio 5b esittää sarakkeissa A^, kuinka tämä on toteutettu. Sarake A^liittyy TAI-port-The demodulator also includes 8 OR gates 18-1 to 18-8, the inputs of which are connected to the outputs of AND gates 35 17-0 ... 17-51. Figure 5b shows in columns A 1 how this is implemented. Column A ^ relates to the OR port

IIII

74565 21 tiin 18-1, sarake A2 koskee TAI-porttia 18-2... ja sarake Ag koskee TAI-porttia 18-8. Kirjain A j:nnen rivin i:nnes-sä sarakkeessa osoittaa, että JA-portin 17-j ulostulo yhdistetään TAI-portin 18-i sisääntuloon.74565 21 ti 18-1, column A2 applies to OR gate 18-2 ... and column Ag applies to OR gate 18-8. The letter A in the i-th column of the jth row indicates that the output of the AND gate 17-j is connected to the input of the OR gate 18-i.

5 JA-porttien 17-50 ja 17-51 suhteen on piiri muunnet tu seuraavaan tapaan. Molempien JA-porttien 17-50 ja 17-51 invertoivat ulostulot on yhdistetty vielä toisen JA-portin 19 sisääntuloon. TAI-portin 18-4 ulostulo on yhdistetty JA-portin 19 yhteen lisäsisääntuloon.5 With respect to AND gates 17-50 and 17-51, the circuit is modified as follows. The inverting outputs of both AND gates 17-50 and 17-51 are connected to the input of yet another AND gate 19. The output of the OR gate 18-4 is connected to one additional input of the AND gate 19.

10 TAI-porttien 18-1, 18-2 ja 18-3 sekä 18-5...18-8 kukin ulostulo sekä JA-portin 19 ulostulo yhdistetään vastaavaan ulostuloon 20-i. Dekoodattu 18 tietobitin lohko on tämän seurauksena käytettävissä rinnakkaismuodossa näissä ulostuloissa.Each output of the OR gates 18-1, 18-2 and 18-3 and 18-5 ... 18-8 and the output of the AND gate 19 are connected to the corresponding output 20-i. The decoded block of 18 data bits is consequently available in parallel at these outputs.

15 Kuviossa 5a esitetty demodulaattori saattaa vaihto ehtoisesti olla muodoltaan nk. FPLA (field programmable logic array), esimerkiksi Signeticsrin bipolaarinen FPLA-laite, joka on tyyppiä 82S100/82S101. Kuviossa 5 esitetty taulukko on ohjelmointitaulukko tätä laitetta varten.Alternatively, the demodulator shown in Figure 5a may be in the form of a so-called FPLA (field programmable logic array), for example a Signetics bipolar FPLA of type 82S100 / 82S101. The table shown in Figure 5 is a programming table for this device.

20 Kuviossa 5 esitetty demodulaattori on yksinkertai suutensa vuoksi erityisen sovelias optisia tallennusjärjestelmiä varten, jotka on tarkoitettu vain "lukemista" varten (ROM).For its simplicity, the demodulator shown in Figure 5 is particularly suitable for optical storage systems intended for "read only" (ROM) use.

Tahdistusbittilohko voidaan havaita kuviossa 6 esi-25 tetyillä keinoilla. Lähetetty tai muistiin luettu signaali tuodaan sisääntulonapaan 21. Tämä signaali on NRZ-M(ark) muotoa. Signaali tuodaan suoraan TAI-portin 22 ensimmäiseen sisääntuloon sekä TAI-portin 22 toiseen sisääntuloon viiveosan 23 kautta. Tällöin esiintyy nk. NRZ-I-signaali 30 TAI-portin 22 ulostulossa, joka yhdistetään siirtorekis-terin 24 sisääntuloon. Tämä siirtorekisteri sisältää joukon lohkoja, joista kussakin on ulosottonsa, näitten lukumäärän ollessa yhtäsuuri kuin niitten bittien lukumäärä, jotka sisältyvät tahdistusbittilohkoon. Edellä esitetyssä 35 esimerkissä käytetyssä tapauksessa täytyy siirtorekiste-rissä olla 23 lohkoa, jotta se kykenisi sisältämään perä- 22 74565 jälkeisen sarjan 10000000000100000000001. Kukin ulosotto on yhdistetty JA-portin 25 yhteen sisääntuloon, joka on joko invertoiva tai invertoimaton sisääntulo. Kun tahdis-tussarja on läsnä JA-portin 25 sisääntuloissa, muodoste-5 taan tällöin signaali JA-portin ulostuloon 26, jota signaali voidaan käyttää ilmaisusignaalina tahdistuskuvion havaitsemisesta. Tämän signaalin avulla jaetaan bittijoukko (n^+n2) bitin lohkoiksi. Näitä kanavabittilohkoja siirretään toinen toisensa jälkeen vielä uuteen siirtorekisteriin. 10 Kaikkein merkityksellisimmät n^ bittiä luetaan rinnakkain ja syötetään JA-porttien 17 sisääntuloihin, kuten on esitetty kuviossa 5a. Vähemmän merkitykselliset n2 bittiä ovat tällöin merkityksettömiä demuloinnin kannalta.The synchronization bit block can be detected by the means shown in Fig. 6. The transmitted or read-into signal is applied to input terminal 21. This signal is in NRZ-M (ark) format. The signal is applied directly to the first input of the OR gate 22 and to the second input of the OR gate 22 via the delay section 23. In this case, a so-called NRZ-I signal 30 occurs at the output of the OR gate 22, which is connected to the input of the shift register 24. This shift register contains a number of blocks, each of which has its output, the number of these being equal to the number of bits included in the synchronization bit block. In the case used in the example 35 above, the shift register must have 23 blocks to be able to contain a post-22 74565 series 10000000000100000000001. Each output is connected to one input of the AND gate 25, which is either an inverting or non-inverting input. When a synchronization sequence is present at the inputs of the AND gate 25, a signal is then generated at the output 26 of the AND gate, which signal can be used as a detection signal for detecting the synchronization pattern. This signal is used to divide the set of bits (n ^ + n2) into blocks of bits. These channel bit blocks are transferred one after the other to a new transfer register. The 10 most significant n ^ bits are read in parallel and input to the inputs of the AND gates 17, as shown in Figure 5a. The less relevant n2 bits are then irrelevant for demulation.

Koodattu signaali tallennetaan esimerkiksi optisel-15 le tallennusmateriaalille.. Tällä signaalilla on muoto, jota kuviossa Ib on merkitty viitemerkillä WF. Signaali tuodaan tallennusmateriaalille kierukkamaisena informaatioraken-teena. Tämä informaatiorakenne sisältää sarjan peräkkäisiä suurlohkoja, jotka ovat esimerkiksi kuviossa 7 esitettyä 20 tyyppiä. Suurlohko SB^ sisältää tahdistusbittilohkon SYN^, joka on toteutettu kuviossa 4 esitetyllä tavalla, sekä joukon (tässä tapauksessa 33) kanavabittilohkoja, joista kussakin on (n1+n2) bittiä BC^, BS2,...BC32. Kanavabitti, joka on "1"-tyyppiä esiintyy siirtymänä (transitiona) tal-25 lennusmateriaalilla, tässä esimerkkitapauksessa siirtymänä kuopattomasta kohdasta kuoppaan. Kanavabitti, joka on "0"-tyyppiä, on esitetty tallennusmateriaalilla siirtymäkohdan puuttumisena. Kierukkamainen tietoura on jaettu yksittäis-soluihin eli bittisoluihin. Tallennusmateriaalilla nämä 30 bittisolut muodostavat avaruusrakennelman, joka vastaa ajallista jakautumaa (yhden bitin aikaväliä) kanavabitti-virrassa.The encoded signal is stored, for example, on optical recording material. This signal has the form indicated by WF in Fig. 1b. The signal is applied to the recording material as a helical information structure. This information structure contains a series of successive large blocks, for example of the type 20 shown in Figure 7. The large block SB1 contains a synchronization bit block SYN1, implemented as shown in Fig. 4, and a set (in this case 33) of channel bit blocks, each of which has (n1 + n2) bits BC1, BS2, ... BC32. A channel bit of the "1" type occurs as a transition on the tal-25 flight material, in this example case, as a transition from a non-punctured point to a pit. A channel bit of the "0" type is shown on the recording material as the absence of a transition point. The helical data path is divided into single cells, i.e. bit cells. With the recording material, these 30 bit cells form a spatial structure corresponding to a time distribution (one bit time slot) in the channel bit stream.

Informaatio- ja erottelubittien sisällöstä riippumatta voidaan tallennusmateriaalilla havaita joukko yksi-35 tyiskohtia. Materiaalille merkitsee k-rajoitus sitä, että maksimietäisyys kahden toisiaan seuraavan siirtymän välil-Irrespective of the content of the information and separation bits, a number of details can be detected with the recording material. For a material, the k-constraint means that the maximum distance between two consecutive transitions

IIII

23 74565 lä on k+1 bittisolun pituinen. Pisin mahdollinen kuoppa (tai kuopaton alue) on täten pituudeltaan (k+1) bittisolua. Toisaalta d-rajoitus merkitsee, että minimietäisyys kahden toisiaan seuraavan siirtymän välillä on d+1. Lyhin mahdol-5 linen kuoppa (tai kuopaton alue) on tämän johdosta pituudeltaan (d+1) bittisolua. Lisäksi on säännöllisin välimatkoin olemassa kuoppa, joka on maksimipituinen ja jonka jälkeen seuraa (tai jota edeltää) kuopaton alue, joka on maksimipituinen. Tämä rakenne on osa tahdistusbittilohkos-10 ta.23 74565 lä has a k + 1 bit cell length. The longest possible well (or non-well area) is thus a bit cell of length (k + 1). On the other hand, the d-constraint means that the minimum distance between two consecutive transitions is d + 1. The shortest possible well (or non-well area) is therefore a bit cell of length (d + 1). In addition, at regular intervals, there is a pit of maximum length followed by (or preceded by) a non-pit area of maximum length. This structure is part of the synchronization bit block.

Eräässä edullisena pidetyssä suoritusmuodossa on k=10, d=2 ja suurlohko SB^ sisältää 588 kanavabittisolua. Suurlohko SB^ käsittää 27 bittisolun tahdistusbittilohkon ja 33 kanavabittilohkoa, joista kussakin on 17 (14+3) kana-15 vabittisolua.In a preferred embodiment, k = 10, d = 2, and the large block SB 1 contains 588 channel bit cells. The large block SB 1 comprises 27 bit cell synchronization bit blocks and 33 channel bit blocks, each of which has 17 (14 + 3) channel-15 bit cells.

Modulaattori, lähetyskanava, esimerkiksi optinen tal-lennusmateriaali sekä demodulaattori saattavat yhdessä muodostaa osan järjestelmästä, esimerkiksi järjestelmästä, joka muuntaa analogisen informaation (musiikin tai puheen) 20 digitaaliseksi informaatioksi, joka tallennetaan optiselle tallennusmateriaalille. Tälle tallennusmateriaalille tallennettu informaatio (tai sen kopio) on toistettavissa laitteistolla, joka soveltuu sen tyyppisen informaation toistamiseen, joka on tallennettu tallennusmateriaalille.A modulator, a transmission channel, for example an optical recording material, and a demodulator may together form part of a system, for example a system which converts analogue information (music or speech) into digital information stored on optical recording material. The information (or a copy thereof) recorded on this recording material can be reproduced by hardware suitable for reproducing the type of information recorded on the recording material.

25 Muutinpiiri sisältää erityisesti analogiadigitaali- muuntimen, jolla muunnetaan analoginen signaali (musiikki, puhe), joka tulee tallentaa, digitaaliseksi signaaliksi, jolla ennakolta määritelty muoto (äänitettäessä koodaaminen) . Tämän lisäksi muutinpiiri saattaa sisältää osan vir-30 heenkorjausjärjestelmästä. Tässä muutinpiirissä digitaalinen signaali muunnetaan tiettyyn muotoon, jonka avulla ne virheet, joita esiintyy erityisesti tallennusmateriaa-lin lukemisen kuluessa, ovat korjattavissa signaalien tois-tolaitteistossa. Virheenkorjausjärjestelmä, joka soveltuu 35 tätä tarkoitusta varten, on esitetty patenttihakemuksessa, jonka on jättänyt Sony Corporation Japanista hakemusnume- 24 74565 rolla 14539, jätetty 21. toukokuuta 1980 sekä vastaavasti 5. kesäkuuta 1980.In particular, the converter circuit includes an analog-to-digital converter for converting the analog signal (music, speech) to be recorded into a digital signal with a predetermined format (encoding when recording). In addition, the converter circuit may include a portion of the vir-30 error correction system. In this converter circuit, the digital signal is converted into a certain form, by means of which the errors that occur especially during the reading of the recording material can be corrected in the signal reproducing apparatus. An error correction system suitable for this purpose is disclosed in a patent application filed by Sony Corporation of Japan under application number 24 74565 under number 14539, filed May 21, 1980 and June 5, 1980, respectively.

Tämä digitaalinen, virhesuojattu signaali tuodaan sen jälkeen edelläkuvatun tapaiseen modulaattoriin (kana-5 vakoodaaminen) muunnettavaksi digitaaliseksi signaaliksi, joka soveltuu kanavan ominaisuuksille. Tämän lisäksi tuodaan mukaan tahdistuskuvio, ja signaali saatetaan sopivaan kehysmuotoon. Näin saatua signaalia käytetään aikaansaamaan säätösignaali esimerkiksi laseria varten (NRZ-mark 10 muoto), jonka avulla aikaansaadaan kierukkamainen infor-maatiorakenne tallennusmateriaalille kuoppien ja kuopatto-mien kohtien sarjana, jolla on ennakolta määritelty pituus .This digital, error-proof signal is then fed to a modulator as described above (channel-5 spoofing) to be converted into a digital signal suitable for the characteristics of the channel. In addition, a synchronization pattern is introduced, and the signal is brought into a suitable frame shape. The signal thus obtained is used to provide a control signal for a laser, for example (NRZ-mark 10 shape), by means of which a helical information structure is provided for the recording material as a series of pits and pits without a predetermined length.

Tallennusmateriaali tai sen kopio voidaan tämän jäl-15 keen lukea laitteiston avulla niiden informaatiobittien toistamiseksi, jotka on saatu tallennusmateriaalilta. Tätä tarkoitusta varten käsittää laitteisto modulaattorin, jota on jo yksityiskohtaisesti kuvattu, virheenkorjausjärjestelmän dekoodausosuuden sekä digitaalianalogiamuuntimen, jot-20 ta muodostettaisiin uudestaan jäljennös siitä analogisesta signaalista, joka oli tuotu muutinpiiriin.The recording material or a copy thereof can then be read by means of hardware to reproduce the bits of information obtained from the recording material. For this purpose, the apparatus comprises a modulator, already described in detail, a decoding section of the error correction system and a digital-to-analog converter for regenerating a copy of the analog signal introduced into the converter circuit.

IlIl

Claims (15)

25 7456525 74565 1. Menetelmä binääristen tietobittien sarjan koodaamiseksi binääristen kanavabittien sarjaksi, joka tieto-5 bittien sarja on jaettu toisiaan seuraaviksi ja peräkkäisiksi lohkoiksi, joista kukin sisältää m tietobittiä, ja jotka lohkot koodataan peräkkäisiksi (n^+n2) kanavabitin lohkoiksi, missä (n^+n2)>m, kunkin näistä kanavabittien lohkoista sisältäessä n^ informaatiobitin lohkon sekä n2 10 erottelubitin lohkon niin, että informaatiobittien peräkkäisiä lohkoja erottaa kulloinkin toisistaan yksi erotte-lubittien lohko, ja jolloin kahta ensimmäistä tyyppiä, tyyppiä "1", olevaa peräkkäistä kanavabittiä erottaa toisistaan vähintäin d peräkkäistä ja toisiaan seuraavaa toista 15 tyyppiä, tyyppiä "0” olevaa bittiä ja että peräkkäisten ja toisiaan seuraavien, toista tyyppiä olevien kanavabittien lukumäärä ei ole suurempi kuin k, tunnettu siitä, että tämän menetelmän vaiheina: 1. muunnetaan lohkot, jotka sisältävät m tietobit-20 tiä, lohkoksi, joka sisältää n^ informaatiobittiä, 2. muodostetaan mahdollisten kanavabittisarjojen joukko, kunkin sarjan sisältäessä vähintäin yhden lohkon informaatiobittejä ja yhden lohkon erottelubittejä, ja näiden mahdollisten sarjojen kunkin käsittäessä informaatio- 25 bittilohkot täydennettynä yhdellä mahdollisista erottelu-bittilohkojen bittiyhdistelmistä, 3. määritellään tasavirran epätasapaino kustakin mahdollisesta kanavabittisarjasta, jotka oli määritelty edellisessä vaiheessa# 30 4) määritellään kutakin mahdollista kanavabittisar- jaa kohden erottelubittien lukumäärän ja niiden toisiaan seuraavien ja peräkkäisten informaatiobittien lukumäärän, jotka ovat "0"-tyyppiä ja jotka välittömästi edeltävät "1"-tyypin bittiä, summa sekä erottelubittien lukumäärän 35 ja niiden toisiaan seuraavien ja peräkkäisten informaatio- 26 74565 bittien lukumäärän, jotka ovat ”0"-tyyppiä ja jotka välittömästi seuraavat "1"-tyypin bittiä, summa, joka "1"-tyypin bitti muodostaa osan yhdestä erottelubittilohkosta, sekä erottelubittien ja niiden toisiaan seuraavien ja peräk-5 käisten "0"-tyyppisten informaatiobittien lukumäärän summa, jotka "0"-tyypin bitit välittömästi edeltävät ja seuraavat erottelubittilohkoa, 5. aikaansaadaan ensimmäinen ilmaisusignaali niitä kanavabittisarjoja varten, joiden edellisessä vaiheessa 10 määriteltyjen summien arvot ovat korkeampia kuin d, mutta eivät ole suurempia kuin k, 6. valitaan niistä kanavabittisarjoista, joille oli tuloksena ensimmäinen ilmaisusignaali, se kanavabittisarja, joka saattaa minimiinsä tasavirran epätasapainon määrän.A method for encoding a series of binary data bits into a series of binary channel bits, the series of data-5 bits being divided into consecutive and consecutive blocks, each containing m data bits, the blocks being encoded into successive (n ^ + n2) channel bit blocks, where (n ^ + n2)> m, each of these blocks of channel bits including a block of n1 information bits and a block of n2 10 separation bits so that successive blocks of information bits are separated by one block of separator bits, and the first two types being separated by a second of "1" at least d consecutive and consecutive second 15 types of bits of type "0" and that the number of consecutive and consecutive channel bits of the second type does not exceed k, characterized in that the steps of this method: 1. convert blocks containing m data bits-20 t, into a block containing n ^ information bits, 2. is generated n is a set of possible channel bit sets, each set containing at least one block of information bits and one block of separation bits, and each of these possible sets comprising information bit blocks supplemented by one of the possible sets of separation bit blocks, 4) for each possible channel bit set, determine the sum of the number of discrimination bits and the number of consecutive and consecutive information bits of type "0" immediately preceding the "1" type bits, and the number of discrimination bits 35 and their consecutive and consecutive bits. the sum of the number of information 26 74565 bits of the "0" type immediately following the "1" type bit, which "1" type bit forms part of one separation bit block, and the separation bits and their interconnection. the sum of the number of successive and consecutive "0" type information bits immediately preceding the "0" type bits and following the discrimination bit block; 5. providing a first detection signal for those channel bit sets whose sum values defined in step 10 are greater than d, but are not greater than k, 6. are selected from the channel bit sequences that resulted in the first detection signal, the channel bit sequence that minimizes the amount of DC imbalance. 2. Patenttivaatimuksen 1 mukainen menetelmä, tun nettu siitä, että viidennen vaiheen alavaiheena: 5a) sammutetaan ensimmäinen ilmaisusignaali sille kanavabittisarjalle, jolle neljännessä vaiheessa määritelty summa erottelubittien lukumäärästä ja toisiaan seuraa-20 vien ja peräkkäisten informaatiobittien lukumäärästä, jotka informaatiobitit "0"-tyyppisenä välittömästi edeltävät erottelubittilohkon "1"-tyypin bittiä, on yhtä suuri kuin se summa, joka myös määriteltiin neljännessä vaiheessa eli erottelubittien lukumäärän ja toisiaan seuraavien ja peräk-25 käisten informaatiobittien lukumäärän summa, jotka informaatiobitit olivat "0"-tyyppiä ja välittömästi seurasivat erottelubittilohkon "1"-tyypin bittiä, tämän summan ollessa arvoltaan s, ja että menetelmän vaiheina edelleen: 7. jaetaan (n^+n2> kanavabittiä käsittävien lohko-30 jen sarja toisiaan seuraaviin ja peräkkäisiin kehyksiin, joissa kussakin on p lohkoa, 8. asetetaan tahdistuskanavabittilohko kunkin kahden peräkkäisen kehyksen väliin, tämän tahdistuskanavabit-tilohkon käsittäessä ennakolta määritellyn lohkon, jossa 35 on n^ tahdistavaa informaatiobittiä, joka lohko sisältää II 27 74565 vähintään kahdesti peräjälkeen ja toisiaan seuraten sarjan, joka käsittää kahden "1"-tyyppisen bitin välillä s bittiä "0"-tyyppisenä ja lisäksi lohkon, jossa on n^ tahdistavaa erottelubittiä, tämän erottelubittien lohkon mää-A method according to claim 1, characterized in that as a sub-step of the fifth step: 5a) switching off the first detection signal for the channel bit sequence for which the sum of the number of discrimination bits and the number of consecutive and consecutive information bits determined in the fourth step is "0" bits of type "1" preceding the separation bit block is equal to the sum also determined in the fourth step, i.e. the sum of the number of separation bits and the number of consecutive and consecutive information bits, which information bits were of type "0" and immediately followed by "separation bits 1". bits of type ", this sum being s, and that the steps of the method are further: 7. dividing (a series of blocks of 30 channel bits comprising n ^ + n2> channel bits into successive and consecutive frames, each with p blocks; 8. setting a synchronization channel bit block for each two consecutive frames this synchronization channel bit block comprises a predefined block with 35 bits of synchronous information, which block contains II 27 74565 at least twice in succession and in succession a series comprising s bits of type "0" between two bits of type "1" and in addition, a block having n ^ synchronous separation bits is defined by this block of separation bits. 3. Patenttivaatimuksen 2 mukainen menetelmä, tunnettu siitä, että s=k.Method according to Claim 2, characterized in that s = k. 4. Minkä tahansa edellä olevan patenttivaatimuksen 10 mukainen menetelmä, tunnettu siitä, että kuudennen vaiheen alavaiheina edelleen: - määritellään kasautunut tasavirran epätasapaino edellä olevista kanavabittilohkoista, - määritellään kasautuneen tasavirran epätasapainon 15 summan absoluuttinen arvo ja kunkin sellaisen kanavabitti- sarjan tasavirran epätasapaino, joka sarja johti ensimmäiseen ilmaisusignaaliin.A method according to any one of the preceding claims 10, characterized in that as sub-steps of the sixth step further: - determining the accumulated DC imbalance from the above channel bit blocks, - determining the absolute value of the sum of the accumulated DC imbalance 15 and the current balance imbalance of each series of channel bits, to the first detection signal. 5. Minkä tahansa edellä olevan patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että kanavabit- 20 tj.sarja käsittää neljä informaatiobittilohkoa, joissa kussakin on n^ bittiä sekä neljä erottelubittilohkoa, ja että kolmella erottelubittilohkolla on ensimmäinen pituus n2 ' ja että yhdellä on pituus n2" ja että n2">n2'.A method according to any one of the preceding claims, characterized in that the set of channel bits comprises four blocks of information bits, each containing n bits and four separator bit blocks, and that the three separator bit blocks have a first length n2 'and that one has a length n2'. and that n2 "> n2 '. 5 Täytyessä siitä, että suoritetaan vaiheet -2---6-, nämä mukaan luettuna, tahdistuskanabittilohkoon nähden.5 When performing steps -2 --- 6-, including these, with respect to the synchronization channel bit block. 6. Patenttivaatimuksen 5 mukainen menetelmä, t u n-25 n e t t u siitä, että n^=14, n2'=2, n2"=6 ja m=8.A method according to claim 5, characterized in that n 1 = 14, n 2 '= 2, n 2 "= 6 and m = 8. 7. Minkä tahansa edellä olevan patenttivaatimuksen 1-4 mukainen menetelmä, tunnettu siitä, että kana-vabittisarja sisältää yhden informaatiobittilohkon, jossa on n^ bittiä ja erottelubittilohkon, jossa on n2 bittiä.A method according to any one of the preceding claims 1 to 4, characterized in that the channel bit set comprises one information bit block with n 2 bits and a separation bit block with n 2 bits. 8. Patenttivaatimuksen 7 mukainen menetelmä, tun nettu siitä, että n^=14, n2 = 3 ja m=8.Method according to Claim 7, characterized in that n 1 = 14, n 2 = 3 and m = 8. 9. Minkä tahansa patenttivaatimuksen 1-4 mukainen menetelmä, tunnettu siitä, että kanavabittisarja muodostetaan vähintään kahdesta kanavabittilohkosta ja että 35 toisiaan seuraavat kanavabittisarjät kohdistuvat yhdessä 28 74565 ainakin yhteen kanavabittilohkoon.A method according to any one of claims 1 to 4, characterized in that the channel bit sequence is formed from at least two channel bit blocks and that the 35 consecutive channel bit sets together are applied to at least one channel bit block. 10. Demodulaattori tietobittien dekoodaamiseksi, jotka tietobitit on koodattu minkä tahansa edellä olevan patenttivaatimuksen 2-9 mukaisen menetelmän perusteella, 5 tunnettu siitä, että demodulaattori käsittää: - laitteet tahdistuskuvion ilmaisemiseksi, - laitteet kanavabittijoukon jakamiseksi lohkoiksi, joissa kussakin on (n1+n2) kanavabittiä, - laitteet niiden lohkojen, joissa on n^ informaa-10 tiobittiä, erottelemiseksi lohkoista, joissa on n2 erotte- lubittiä, - laitteet n^ informaatiobitin lohkon muuntamiseksi m tietobitin lohkoksi.Demodulator for decoding data bits encoded according to any one of claims 2 to 9, characterized in that the demodulator comprises: - means for detecting a synchronization pattern, - means for dividing a set of channel bits into blocks each containing (n1 + n2) channel bits , - means for separating blocks with n 1 information bits from blocks with n 2 resolution bits, - means for converting a block of n 1 information bits into blocks of m data bits. 11. Patenttivaatimuksen 10 mukainen demodulaattori, 15 tunnettu siitä, että muunnoslaitteet käsittävät JA-portteja, kunkin JA-portin ollessa varustettu sisääntuloilla, joihin tuodaan rinnakkain informaatiobitit, jotka tulevat ainakin yhdestä ennakolta määritellystä informaatio-bittilohkon bittikohdasta, ja että laitteet edelleen käsit-20 tävät TAI-portteja, joiden sisääntulot on yhdistetty ennakolta määritellyllä tavalla JA-porttien ulostuloihin ja että näillä TAI-porteilla on edelleen ulostulot dekoodattujen JA-porttien bittien syöttämiseksi ulos rinnakkaisina.Demodulator according to claim 10, characterized in that the conversion devices comprise AND gates, each AND gate being provided with inputs into which information bits coming from at least one predetermined bit position of the information bit block are applied in parallel, and that the devices further comprise OR gates whose inputs are connected in a predetermined manner to the outputs of the AND gates and that these OR gates further have outputs for outputting the bits of the decoded AND gates in parallel. 12. Tallennusmateriaali, jolla on informaatioraken-25 ne, joka käsittää kanavabittisolujen sarjoja, näiden kana- vabittlsolujen kunkin sisältäessä binäärisen tietobitin, jota edustaa tason siirtymäkohta tai tason siirtymäkohdan puuttuminen tämän bittisolun alussa, tunnettu siitä, että maksimietäisyys kahden toisiaan seuraavan siirty-30 män välillä on yhtä suuri kuin (k+1) bittisolun pituus, että minimietäisyys kahden toisiaan seuraavan siirtymäkohdan välillä on yhtä suuri kuin (d+1) bittisolun pituus, että läsnä on sarjoja, jotka ovat korkeintaan kahden (k+1) bittisolun maksimietäisyyden pituisia, ja että nämä sarjat 35 ovat osa tahdistussarjaa. Il 29 74565A recording material having an information structure comprising sets of channel bit cells, each of these channel bit cells containing a binary data bit represented by a level transition point or the absence of a level transition point at the beginning of this bit cell, characterized in that the maximum distance between two consecutive transitions is equal to the length of the (k + 1) bit cell, that the minimum distance between two consecutive transition points is equal to the length of the (d + 1) bit cell, that there are sets of at most two (k + 1) bit cells, and that these sets 35 are part of a synchronization set. Il 29 74565 13. Patenttivaatimuksen 12 mukainen tallennusmate-riaali, tunnettu siitä, että k=10 ja d=2, että tal-lennusmateriaali käsittää kahden peräkkäisen sarjan välissä, jotka ovat maksimietäisyydellä toinen toisistaan, ke- 5 hyksen, jossa on 561 kanavabittisolua, tämän kehyksen käsittäessä 33 lohkoa, joissa kussakin on 17 kanavabittisolua, ja että tahdistussarja sisältää 27 kanavabittisolua.Recording material according to claim 12, characterized in that k = 10 and d = 2, that the recording material comprises, between two successive sets spaced at a maximum distance from each other, a frame with 561 channel bit cells, this frame comprising 33 blocks, each with 17 channel bit cells, and that the synchronization set contains 27 channel bit cells. 14. Modulaattori, joka toteuttaa menetelmän binääristen tietobittien sarjan koodaamiseksi binääristen kana- 10 vabittien sarjaksi, joka tietobittien sarja on jaettu toisiaan seuraaviksi ja peräkkäisiksi lohkoiksi, joista kukin sisältää m tietobittiä, ja jotka lohkot koodataan peräkkäisiksi (n.j+n2) kanavabitin lohkoiksi, missä (n^+n2)>m, kunkin näistä kanavabittien lohkoista sisältäessä n^ informaa-15 tiobitin lohkon sekä n2 erottelubitin lohkon niin, että in-formaatiobittien peräkkäisiä lohkoja erottaa kulloinkin toisistaan yksi erottelubittien lohko, ja jolloin kahta ensimmäistä tyyppiä, tyyppiä "1", olevaa peräkkäistä kanavabit-tiä erottaa toisistaan vähintäin d peräkkäistä ja toisiaan 20 seuraavaa toista tyyppiä, tyyppiä "0", olevaa bittiä, ja että peräkkäisten ja toisiaan seuraavien, toista tyyppiä olevien kanavabittien lukumäärä ei ole suurempi kuin k, tunnettu siitä, että se käsittää 1. laitteet, joilla muunnetaan lohkot, jotka sisältä-25 vät m tietobittiä, lohkoksi, joka sisältää n^ informaatio- bittiä, 2. laitteet, joilla muodostetaan mahdollisten kana-vabittisarjojen joukko, kunkin sarjan sisältäessä vähintäin yhden lohkon informaatiobittejä ja yhden lohkon erottelu- 30 bittejä, ja näiden mahdollisten sarjojen kunkin käsittäessä informaatiobittilohkot täydennettynä yhdellä mahdollisista erottelubittilohkojen bittiyhdistelmistä, 3. laitteet, joilla määritellään tasavirran epätasapaino kustakin mahdollisesta kanavabittisarjasta, jotka oli 35 määritelty edellisessä vaiheessa, 30 74565 4. laitteet, joilla määritellään kutakin mahdollista kanavabittisarjaa kohden erottelubittien lukumäärän ja niiden toisiaan seuraavien ja peräkkäisten informaatiobit-tien lukumäärän, jotka ovat "0"-tyyppiä ja jotka välittö- 5 mästi edeltävät "1"-tyypin bittiä, summa sekä erottelubittien lukumäärän ja niiden toisiaan seuraavien ja peräkkäisten informaatiobittien lukumäärän, jotka ovat "0"-tyyppiä ja jotka välittömästi seuraavat "1"-tyypin bittiä, summa, joka "1"-tyypin bitti muodostaa osan yhdestä erottelubitti-10 lohkosta, sekä erottelubittien ja niiden toisiaan seuraavien ja peräkkäisten "0"-tyyppisten informaatiobittien lukumäärän summa, jotka "0"-tyypin bitit välittömästi edeltävät ja seuraavat erottelubittilohkoa, 5. laitteet, joilla aikaansaadaan ensimmäinen ilmai-15 susignaali niitä kanavabittisarjoja varten, joiden edellisessä vaiheessa määriteltyjen summien arvot ovat korkeampia kuin d, mutta eivät ole suurempia kuin k, 6. laitteet, joilla valitaan niistä kanavabittisar-joista, joille oli tuloksena ensimmäinen ilmaisusignaali, 20 se kanavabittisarja, joka saattaa minimiinsä tasavirran epätasapainon määrän.A modulator implementing a method for encoding a series of binary data bits into a series of binary channel bits, the data bit series being divided into consecutive and consecutive blocks, each containing m data bits, and which blocks are encoded as consecutive (n.j + n2) channel bit blocks. where (n ^ + n2)> m, each of these blocks of channel bits including a block of n ^ information thiobits and a block of n2 discrimination bits such that successive blocks of information bits are in each case separated by one block of separation bits, and wherein the first two types, ", the consecutive channel bits are separated by at least d consecutive and 20 consecutive second type bits of type" 0 ", and that the number of consecutive and consecutive channel bits of the second type is not greater than k, characterized in that it comprising: 1. equipment for converting blocks containing -25 bits of data into a block containing n bits of information, 2. means for forming a plurality of possible sets of channel bits, each set comprising at least one block of information bits and one block of separation bits, and each of these possible sets comprising information bit blocks supplemented with one of the 3 sets of possible bit bits; determining the DC imbalance for each possible channel bit set defined in the previous step, 30 74565 4. devices for determining for each possible channel bit set the number of discrimination bits and the number of consecutive and consecutive information bits of type "0" immediately preceded by bits of type "1", the sum and the sum of the number of separation bits and the number of consecutive and consecutive information bits of type "0" immediately following bits of type "1", which "1" - the type of the bit forms part of one block of discrimination bits-10, and the sum of the number of discrimination bits and their consecutive and consecutive "0" type information bits immediately preceding and following the discrimination bit block of type "0" bits, 5. devices for providing a first detect-15 signal; for those channel bit sequences whose sum values determined in the previous step are higher than d but not greater than k, 6. devices for selecting from the channel bit sequences that resulted in the first detection signal, the channel bit sequence that minimizes the amount of DC imbalance. 15. Järjestely tiedonsiirtokanavalta, erityisesti tallennusmateriaalilta saatujen informaatiobittien toistamiseksi, tunnettu siitä, että järjestelyyn kuuluu 25 demodulaattori, joka käsittää: - laitteet tahdistuskuvion ilmaisemiseksi, - laitteet kanavabittijoukon jakamiseksi lohkoiksi, joissa kussakin on (n^+n2) kanavabittiä, - laitteet niiden lohkojen, joissa on n^ informaatio-30 bittiä, erottelemiseksi lohkoista, joissa on n2 erottelubit- tiä, ja - laitteet n^ informaatiobitin lohkon muuntamiseksi m tietobitin lohkoksi. 31 74565 Patentkrav / n O o uAn arrangement for reproducing information bits received from a communication channel, in particular from storage material, characterized in that the arrangement comprises a demodulator comprising: - means for detecting a synchronization pattern, - means for dividing a set of channel bits into blocks each containing (n1 + n2) channel bits, having n 1 information bits of 30 to separate from the blocks having n 2 separation bits, and - means for converting the n 1 information bit block into m data bit blocks. 31 74565 Patentkrav / n O o u