JP5206028B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5206028B2 JP5206028B2 JP2008052515A JP2008052515A JP5206028B2 JP 5206028 B2 JP5206028 B2 JP 5206028B2 JP 2008052515 A JP2008052515 A JP 2008052515A JP 2008052515 A JP2008052515 A JP 2008052515A JP 5206028 B2 JP5206028 B2 JP 5206028B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- potential barrier
- gate
- control
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 239000003990 capacitor Substances 0.000 claims description 93
- 238000005036 potential barrier Methods 0.000 claims description 66
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 38
- 230000001939 inductive effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000010992 reflux Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 description 37
- 239000012535 impurity Substances 0.000 description 17
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 9
- 238000007599 discharging Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(第1実施形態)
図1は、本実施形態に係る半導体装置の概略構成を示す断面図である。
次に、本発明の第2実施形態を、図8に基づいて説明する。図8は、第2実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図1に対応している。
次に、本発明の第3実施形態を、図9に基づいて説明する。図9は、第3実施形態に係る半導体装置の概略構成を示す断面図であり、第1実施形態に示した図1に対応している。
次に、本発明の第4実施形態を、図11に基づいて説明する。図11は、第4実施形態に係る半導体装置の概略構成を示す断面図である。
次に、本発明の第5実施形態を、図12に基づいて説明する。図12は、第5実施形態に係る半導体装置の概略構成を示す断面図である。
15・・・ソース領域
17・・・チャネル形成領域
30・・・ソース電極
31・・・ドレイン電極
50・・・ゲート電極
51・・・ゲート配線
52・・・第1ゲート部
53・・・第2ゲート部
54・・・PN接合部
70・・・MOSトランジスタ素子
100・・・半導体装置
Claims (9)
- 半導体基板の表面上に対をなして設けられた第1電極及び第2電極と、第1制御電極とを有し、前記第1制御電極と前記第1電極との間に入力される制御信号によって、前記第1電極と前記第2電極との間を流れる電流が制御されるトランジスタ素子を備えた半導体装置であって、
前記第1制御電極には、前記制御信号が入力される部位と、前記半導体基板におけるチャネル形成領域と対向する領域であって前記第1電極側の端部との間に第1電位障壁が設けられ、
前記制御信号に応じて、前記第1制御電極と前記第1電極との間の容量部の少なくとも一部が、前記第1電位障壁を介して充放電され、
前記第1電位障壁は、前記第1制御電極において、前記半導体基板のチャネル形成領域と対向する領域内に設けられ、
前記第1電位障壁は、前記第1制御電極において、前記半導体基板のチャネル形成領域と、該チャネル形成領域に前記制御信号が入力される部位側で隣接する前記半導体基板のドリフト領域との境界上に設けられていることを特徴とする半導体装置。 - 前記第1制御電極は、前記制御信号を生成する電圧制御部と接続され、
前記第2電極は、インダクタンス性の負荷と直列に接続され、
前記負荷には、還流ダイオードが並列に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第1制御電極は、前記制御信号を生成する電圧制御部と接続され、
前記第1電極は、インダクタンス性の負荷と直列に接続され、
前記負荷には、還流ダイオードが並列に接続されていることを特徴とする請求項1に記載の半導体装置。 - 半導体基板の表面上に対をなして設けられた第1電極及び第2電極と、第1制御電極とを有し、前記第1制御電極と前記第1電極との間に入力される制御信号によって、前記第1電極と前記第2電極との間を流れる電流が制御されるトランジスタ素子を備えた半導体装置であって、
前記第1制御電極には、前記制御信号が入力される部位と、前記半導体基板におけるチャネル形成領域と対向する領域であって前記第1電極側の端部との間に第1電位障壁が設けられ、
前記制御信号に応じて、前記第1制御電極と前記第1電極との間の容量部の少なくとも一部が、前記第1電位障壁を介して充放電され、
前記第1電位障壁は、PN接合であり、
前記第1制御電極には、前記半導体基板におけるチャネル形成領域と対向する領域であって前記第1電極側の端部と前記第1電位障壁との間に、第2電位障壁としてのPN接合が設けられていることを特徴とする半導体装置。 - 前記トランジスタ素子は、前記第1制御電極上に設けられ、前記第1電位障壁及び前記第2電位障壁を介して前記第1制御電極に流れる電流を制御する第2制御電極を有することを特徴とする請求項4に記載の半導体装置。
- 前記第1電位障壁は、ショットキー接合であることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 半導体基板の表面上に対をなして設けられた第1電極及び第2電極と、第1制御電極とを有し、前記第1制御電極と前記第1電極との間に入力される制御信号によって、前記第1電極と前記第2電極との間を流れる電流が制御されるトランジスタ素子を備えた半導体装置であって、
前記第1制御電極には、前記制御信号が入力される部位と、前記半導体基板におけるチャネル形成領域と対向する領域であって前記第1電極側の端部との間に第1電位障壁が設けられ、
前記制御信号に応じて、前記第1制御電極と前記第1電極との間の容量部の少なくとも一部が、前記第1電位障壁を介して充放電され、
前記第1電位障壁は、ショットキー接合であることを特徴とする半導体装置。 - 前記第1電位障壁は、同一導電型の2つの高濃度領域を隔てる同一導電型の低濃度領域であることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 半導体基板の表面上に対をなして設けられた第1電極及び第2電極と、第1制御電極とを有し、前記第1制御電極と前記第1電極との間に入力される制御信号によって、前記第1電極と前記第2電極との間を流れる電流が制御されるトランジスタ素子を備えた半導体装置であって、
前記第1制御電極には、前記制御信号が入力される部位と、前記半導体基板におけるチャネル形成領域と対向する領域であって前記第1電極側の端部との間に第1電位障壁が設けられ、
前記制御信号に応じて、前記第1制御電極と前記第1電極との間の容量部の少なくとも一部が、前記第1電位障壁を介して充放電され、
前記第1電位障壁は、同一導電型の2つの高濃度領域を隔てる同一導電型の低濃度領域であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052515A JP5206028B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052515A JP5206028B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212237A JP2009212237A (ja) | 2009-09-17 |
JP5206028B2 true JP5206028B2 (ja) | 2013-06-12 |
Family
ID=41185115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008052515A Expired - Fee Related JP5206028B2 (ja) | 2008-03-03 | 2008-03-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5206028B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011101955A1 (ja) * | 2010-02-16 | 2011-08-25 | トヨタ自動車株式会社 | 半導体装置 |
JP6121350B2 (ja) * | 2014-03-11 | 2017-04-26 | マイクロソフト テクノロジー ライセンシング,エルエルシー | 半導体装置及びその製造方法 |
DE112022003464T5 (de) * | 2021-07-08 | 2024-04-25 | Rohm Co., Ltd. | Halbleiterbauteil |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3491049B2 (ja) * | 1995-10-11 | 2004-01-26 | 富士電機ホールディングス株式会社 | 整流素子およびその駆動方法 |
SE513283C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | MOS-transistorstruktur med utsträckt driftregion |
GB0107408D0 (en) * | 2001-03-23 | 2001-05-16 | Koninkl Philips Electronics Nv | Field effect transistor structure and method of manufacture |
JP4821394B2 (ja) * | 2006-03-23 | 2011-11-24 | 株式会社デンソー | 半導体素子駆動回路 |
-
2008
- 2008-03-03 JP JP2008052515A patent/JP5206028B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009212237A (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817827B2 (ja) | 半導体装置 | |
US8357986B2 (en) | High speed orthogonal gate EDMOS device and fabrication | |
JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
JP4973238B2 (ja) | 半導体装置 | |
US8405146B2 (en) | Component arrangement including a MOS transistor having a field electrode | |
US20110163732A1 (en) | Synchronous buck converter using shielded gate field effect transistors | |
US20150041915A1 (en) | Semiconductor Arrangement with Active Drift Zone | |
US8643406B2 (en) | Semiconductor device including a power transistor and switchable element | |
JP5229288B2 (ja) | 半導体装置およびその制御方法 | |
JP4995873B2 (ja) | 半導体装置及び電源回路 | |
JP4971848B2 (ja) | 低スイッチング損失、低ノイズを両立するパワーmos回路 | |
KR100816409B1 (ko) | 반도체장치 | |
JP5206028B2 (ja) | 半導体装置 | |
JP5056147B2 (ja) | 半導体装置 | |
US10199452B2 (en) | Semiconductor device | |
JP5962843B2 (ja) | 半導体装置 | |
JP5699958B2 (ja) | ゲート駆動回路 | |
JP5332112B2 (ja) | 高耐圧横型mosfet | |
JP2011049424A (ja) | 半導体デバイス | |
JP4218512B2 (ja) | 半導体装置 | |
JPH05315618A (ja) | 絶縁ゲート型半導体装置 | |
US20240204056A1 (en) | Silicon carbide semiconductor device | |
CN114171595A (zh) | 半导体装置 | |
Sawada et al. | High side n-channel and bidirectional Trench Lateral Power MOSFETs on one chip for DCDC converter ICs | |
US20110109295A1 (en) | Semiconductor device and dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101124 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5206028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |