NO176633B - Anordning og fremgangsmåte for å öke virtuell til reell adressetranslasjon for aksessering av et midlertidig hurtiglager - Google Patents
Anordning og fremgangsmåte for å öke virtuell til reell adressetranslasjon for aksessering av et midlertidig hurtiglager Download PDFInfo
- Publication number
- NO176633B NO176633B NO892310A NO892310A NO176633B NO 176633 B NO176633 B NO 176633B NO 892310 A NO892310 A NO 892310A NO 892310 A NO892310 A NO 892310A NO 176633 B NO176633 B NO 176633B
- Authority
- NO
- Norway
- Prior art keywords
- address
- storage
- temporary
- real
- directory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000004044 response Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Foreliggende oppfinnelse angår generelt et midlertidig hurtiglager (cache lager) som angitt i innledningen til krav 1 samt en fremgangsmåte for gjenvinning av en signalgruppe som angitt i krav 7.
Ved moderne databehandlingssystem har hver signalgruppe en adresse tilknyttet denne. Adressen anvendes for å identifisere lagersted ved databehandlingssystemets hovedlager og kan virke som en identifiserer av selve signalgruppen. I praksis kan en signalgruppe ha i det minste to adresser (dvs. identifiserere), en virtuell adresse, adressen ved hvilken sentralbehandlingsenheten identifiserer signalgruppen og en sann adresse, adressen som identifiserer et bestemt lagersted i databehandlingssystemets hovedlager.
Moderne databehandlingssystem har vanligvis et midlertidig hurtiglager forbundet med sentralbehandlingsenheten. Den midlertidige hurtiglagerenheten virker som en buffermekanisme mellom relativt langsom gjenvinnelse av signalgrupper fra hovedlageret og umiddelbart krav fra sentralbehandlingsenheten om de anmodede signalgrupper. Det midlertidige hurtiglageret lagrer signalgrupper som har en høy sannsynlighet med hensyn til kravene til sentralbehandlingsenheten. Lagerstedet ved hvilket en signalgruppe er lagret i en hurtiglagerenhet er brakt i forhold til sann adresse som vil være klart for fagmannen på området.
Med henvisning til fig. 1 er vist et typisk databehandlingssystem. Hovedlagerenheten 13 lagrer datasignalgrupper krevd av sentralbehandlingsenheten 14 for å utføre de ønskede prosedyrer. Signalgruppene som med stor sannsynlighet tilfredsstiller kravene til sentralbehandlingsenheten 14 fra hovedlagerenheten 13 eller brukerenhet 15, ble overført via et systemgrensesnitt 11 til det midlertidige hurtiglageret 12. Ved noen databehandlingssystemagenturer blir signalgruppen overført over en systembuss som derved krever et grensesnitt for hver komponent som står i forbindelse med systembussen. Signalgruppene er lagret i det midlertidige hurtiglageret 12 inntil anmodet av sentralbehandlingsenheten 14. For å gjenvinne den riktige signalgruppen omformer adressetranslasjonsanordningen 141 de virtuelle adresser anvendt av sentralbehandlingsenheten 14 for å identifisere signalgruppen til reelle adresser anvendt for den signalgruppen av de øvrige databehandlingssystemene for å identifisere signalgruppen. Adressetranslasjonsanordningen er typisk initialisert og vedlikeholdt av databehandlingssystemets operativsystem. Etter behandlingen i sentralbehandlingsenheten 14, blir signalgruppen returnert til hurtiglagerenheten 12 ved en adresse bestemt av adressetranslasjonsanordningen og følgelig overført til brukerenheten 15 eller hovedlagerenheten 13, da spesifisert av programmet. Det er klart at databehandlingssystemer som er av foregående art, er et synoptisk, databehandlingssystem som er mer komplisert og har alternative utførelsesformer som adskiller seg fra foregående beskrivelse. Denne beskrivelsen ment som et hjelpemiddel for å forstå foreliggende oppfinnelse.
Med henvisning til fig. 2 er det vist prosessen med å aksessere en valgt signalgruppe ved et midlertidig hurtiglager 25 av sentralbehandlingsenheten 14 i samsvar med tidligere kjent teknikk. En virtuell adresse 21 til en signalgruppe som skal bli aksessert er anordnet av sentralbehandlingsenheten typisk i et register 23. Den virtuelle adressen innbefatter i det minste to deler, en ORD-del 21A som består av n logiske bitposisjoner og en VIRTUELL SIDENUMMER-del 21B, som består av m logiske bitposisjoner. For å bestemme den reelle adressen lagret i registeret 23, blir ORD-delen 21A til den virtuelle adressen 21 anvendt uendret som ORD-delen 23A, mens den VIRTUELLE SIDENUMMER-delen 21B til den virtuelle adressen blir tilført et assosiativt lager 22. Signalgruppe aksessert til det assosiative lageret 22 som resultat av anvendelsen av den VIRTUELLE SIDENUMMER-delen 21B blir derved m logiske biter med den REELLE SIDENUMMER-delen 23 lagret i registeret 23. Denne adressetranslasjonen er typisk utført for å bli fullført i en klokkeperiode Tg. Den reelle adressen lagret i registeret 23 er nå anvendt for å aksessere innholdet til det midlertidige hurtiglageret 25. Til n bitposisjonene til ORD-delen 23A i den reelle adressen er tillagt b biter fra den REELLE SIDENUMMER-delen 23B for å danne en LAGERSTED-adresse og LAGERSTEDADRESSEN blir tilført adressen i terminalen til det midlertidige hurtiglagerets adressekatalog 251 og adressen i terminalen til det midlertidige hurtiglageret 252. Ved dette lagerstedet, identifisert av lagerstedadressen, i det midlertidige hurtiglageret, kan under bestemte forhold signalgruppen være signalgruppen som er ønsket av sentralbehandlingsenheten. Ved dette lagerstedet, identifisert av LAGERSTED-adressen, er i hurtiglageradressekatalogen lagret signalgruppen som korresponderer med de logiske signalene lagret ved m-b bitposisjonene til den REELLE SIDENUMMER-delen 23B, generelt henvist til som SAMMENLIGNINGS-adressen til den reelle adressen til signalgruppen lagret i adresselagerstedet til den midlertidige hurtiglageranordningen. Med andre ord, vil lagerstedadressen og (SAMMENLIGNINGS) adressesignalgruppen lagret i hurtiglageradressekatalogen sammen danne adressen til signalgruppen lagret ved korresponderende lagersted i hurtiglageret. Som et resultat av TILFØRSELEN av lagerstedadressen til hurtiglagerenheten 252, blir antall signalgrupper, generelt henvist til som nivåer, lagret ved adresserte lagersteder tilført multiplekserenheten 254. Som et resultat av LAGERSTED-adressen, blir tilført hurtiglageradressekatalogen 251, blir en signalgruppe lagret deri sammenlignet med øvrige m-b signaler til den REELLE SIDENUMMER-delen 23B til den reelle adressen 23 i sammenligningsenheten 253. Når sammenligningen resulterer i et SANT signal, så blir signalgruppen ved LAGERSTED-adressen identifisert av den reelle adressen 23 og en valgt signalgruppe (eller nivå identifisert av signalene fra sammenligningsenheten) blir overført av multiplekserenheten 254 til sentralbehandlingsenheten. Når sammenligningsresultåtet genererer et FEIL-signal, så blir signalene sendt til sentralbehandlingsenheten for egnet reaksjon, typisk gjenvinning av den identifiserte signalgruppen fra hovedlageret. Det midlertidige hurtiglagertilgangen krever en andre systemklokkeperiode Tg.
Som fagmannen på området vil se, blir signalgruppene (eller nivåene) lagret ved hvert lagersted i hurtiglagerenheten anvendt for å redusere tiden nødvendig for å gjenvinne en signalgruppe fra hurtiglagerenheten. En ønsket forbedring vil være lagring av en enkelt signalgruppe ved hvert lagersted.
US-patent nr. 3.979.726, nr. 4.264.953 og nr. 4.669.043 beskriver bruk av virtuell adresser i kombinasjon med midlertidige hurtiglagerenheter, men beskriver ikke teknikker for å øke hastigheten av translasjon av virtuelle adresser til reelle adresser. US-patent nr. 4.332.010 beskriver et midlertidig hurtiglager ved hvilket lagerstedadressen er ord (ikke-translaterbare) del, som derved begrenser størrelsen på hurtiglagerenheten. US-patentene nr. 3.723.976, nr. 4.612.612 og nr. 4.682.281 inneholder anordningen som reagerer på virtuelle adresser og anordninger som reagerer på reelle adresser for å aksessere midlertidige hurtiglagersignalgrup-per for derved å utvide anordningen og kompleksiteten for databehandlingssystemet.
Det har derfor vært et følbart behov for anordninger og en tilknyttet metode som fremmer aksessen av signalgrupper lagret i et midlertidig hurtiglager med reelle adresser som reaksjon på virtuell adresseaksessanmodninger fra sentralbehandlingsenheten.
Det er et formål med foreliggende oppfinnelse å tilveiebringe et forbedret databehandlingssystem.
Det er også et formål med foreliggende oppfinnelse å tilveiebringe en forbedret teknikk for å aksessere en midlertidig hurtiglagerenhet til et databehandlingssystem.
Et annet trekk ved foreliggende oppfinnelse er å fremme aksessen til signalgrupper identifisert av en reell adresse og lagret i et midlertidig hurtiglager når en signalgruppe identifisert av en virtuell adresse er ønsket av en sentral-behandlingsenhet.
Et ytterligere trekk ved foreliggende oppfinnelse er å tilveiebringe en forbedret virtuell til reell adressetranslasjon for bruk med et midlertidig hurtiglager.
Et ytterligere trekk ved foreliggende oppfinnelse er å tilveiebringe et midlertidig hurtiglager ved hvilket en enkelt signalgruppe er lagret ved hvert midlertidig hur-tiglagersted.
Det er videre et trekk ved foreliggende oppfinnelse å bruke en del av den virtuelle adressen for å bestemme en prøve-adresse for det midlertidige hurtiglagerets adressekatalog og for å bestemme med tiden at innholdet til det midlertidige hurtiglagerets adressekatalog er tilgjengelig om prøve-adressen er riktig.
Ovenfornevnte tilveiebringes ved hjelp av midlertidig hurtiglager av den art som angitt i innledningen og hvis karakteristiske trekk fremgår av krav 1 samt ved hjelp av en fremgangsmåte av den innledningsvis nevnte art hvis karakteristiske trekk fremgår av krav 7.
Ytterligere trekk ved det midlertidige hurtiglageret fremgår av de øvrige uselvstendige kravene.
I det påfølgende skal oppfinnelsen beskrives nærmere med henvisning til tegningene, hvor: Fig. 1 viser et blokkdiagram av et typisk databehandlingssystem som kan bruke foreliggende oppfinnelse. Fig. 2 viser et flytdiagram som viser virtuell til reell adressetranslasjon for bruk med et midlertidig hurtiglager ifølge tidligere kjent teknikk. Fig. 3 viser et flytdiagram som viser virtuell til reell adressetranslasjon for bruk med et midlertidig hurtiglager i samsvar med foreliggende oppfinnelse.
Med henvisning til fig. 3 er funksjonsblokkdiagrammet til anordningen ifølge foreliggende oppfinnelse vist. Fig. 3 er en fornyet opptegning av fig. 2 med den ytterligere anordningen ifølge foreliggende oppfinnelse og med komponentene til det midlertidige lageret anordnet for å fremheve signalstrøm-men. Sentralbehandlingsenheten gir en VIRTUELL SIDENUMMERDEL 21B adresse i registeret 21 til adressetranslasjonsanordningen representert av tilknyttet lagerenhet 22. Det VIRTUELLE SIDENUMMERET 21B eller en del av dette blir samtidig tilført en liten assosiativ lagerenhet 31. Dette assosiative lageret 31 reagerer på i det minste en del av den virtuelle adressen, har et relativt lite antall direkte aksesslagersteder forutsatt relativt små signalgrupper, som derved tillater identifikasjon av en tilknyttet signalgruppe uten merkbar forsinkelse. Den frembrakte signalgruppen av det lille assosiative lageret 31 inneholder en prøvesignalgruppe for å fullføre sammen med ORD-delen 21A, en PRØVELAGERSTEDADRESSE. PRØVELAGERSTEDADRESSEN blir tilført adressen i en terminal til det midlertidige hurtiglagerets adresssekatalog 251. Innholdet til det midlertidige hurtiglagerets adressekatalog 251 bestemt av PRØVELAGERADRESSEN blir lagret i en sammen-ligningsenhet 253. Tilførselen av VIRTUELL SIDENUMMER 21B til det assosiative lageret 22 resulterer samtidig i lagring av REELL SIDENUMMER 23B i egnet lagersted til registeret 23. Delen av REELL SIDENUMMER 23B som danner delen av LAGERSTED-ADRESSEN 24A tilføres sammenligningsenheten 32 og sammenlignes med signalgruppen fra det lille assosiative lageret 31. En positiv sammenligning fra sammenligningsenheten indikerer at riktig lagersted i det midlertidige hurtiglagerets adressekatalog 251 har blitt adressert av PRØVE-LAGERSTEDSADRESSEN. Delen av REELL SIDENUMMERET 23B som er SAMMENLIGNINGSADRESSEN tilføres sammenligningsenheten 253 og sammenlignes med innholdet fra hurtiglagerets adressekatalog, idet sammenligningsenheten 253 er klargjort av SANT-signalet (eller positiv sammenligning fra sammenligningsenheten 32). Når de to størrelsene tilført til den klargjorte sammenligningsenheten 253 ikke er de samme, så blir et FEIL-signal generert og tilført sentralbehandlingsenheten. FEIL-signalet fra sammenligningsenheten 253 indikerer at signalgruppen ønsket av databehandlingsenheten ikke er lagret i det midlertidige hurtiglageret 252 og den ønskede signalgruppen må bli gjenvunnet fra hovedlageret. Når den klargjorte sammenligningsenheten 253 sender ut et SANT-signal, så har multiplekserenheten 36, som har LAGERSTEDADRESSEN tilført dertil, LAGERSTEDADRESSEN tilført til adressen i terminalene til det midlertidige hurtiglageret 252. Resultatet av tilførselen av LAGERSTEDADRESSEN er å tilføre den ønskede signalgruppen til utgangsregisteret 254. Det midlertidige hurtiglagerets lagersteder inneholder kun en signalgruppe og derfor er en utgangsmultiplekser ikke ønsket.
Når sammenligningsenheten 32 tilføres et FEIL-signal, som indikerer at PRØVELAGERSTEDADRESSEN ikke er den korrekte LAGERSTEDSADRESSEN, som et resultat av sammenligningsopera-sjonen, blir FEIL-signalet tilført multiplekserenheten 36. Ved tidspunktet for generering av FEIL-signalet fra sammenligningsenheten 32, er den riktige LAGERSTEDSADRESSEN 24 tilgjengelig i registeret 23. Som et resultat av tilførselen av FEIL-signalet til multiplekserenheten 36, blir LAGERSTEDSADRESSEN 24A tilført adressen i terminalen til hurtiglagerets adressekatalog 251. Lagerstedet adressert som en følge av tilførselen av LAGERSTEDSADRESSEN blir ført inn i sammenligningsenheten 253 og sammenlignet med SAMMENLIGNINGS-ADRESSEN 24B. Som et resultat av sammenligningen vil et FEIL-signal indikere for sentralbehandlingsenheten at den ønskede datasignalgruppen ikke er lagret i det midlertidige hurtiglageret 25 mens et SANT-signal bevirker at LAGERSTEDSADRESSEN tilføres (fra multiplekserenheten 36) til adressen i terminalene til det midlertidige hurtiglageret 252 og den ønskede signalgruppen skal bli tilført utgangsregisteret 254.
Et andre FEIL-signal er vist fremkommet fra sammenligningsenheten 32. Signalene ble anvendt for å fryse innholdene til datasignalgruppen i registeret 21 og registeret 23 for at en andre aksess av det midlertidige hurtiglagerets adressekatalog kan bli tilveiebrakt uten interferens fra den neste virtuelle adressesignalgruppen. Når FEIL-signalet er generert, blir det lille assosiative lageret 31 oppdatert ved å lagre delen av REELL SIDENUMMER 23B som er innbefattet i LAGERSTEDSADRESSEN ved et lagersted bestemt av det VIRTUELLE
SIDENUMMERET.
Operasjonen av det midlertidige hurtiglagerets adressekatalog og operasjonen av virtuell til reell adressetranslasjon, hvilke operasjoner er utført parallelt, kan bli utført ved en systemklokkeperiode Tg, mens uttrekningen av den ønskede signalgruppen kan bli utført i neste påfølgende periode Tq.
Effektiviteten ved foreliggende oppfinnelse bygger på det faktumet at et software-program ville typisk henvise til signalgrupper ved kun et par lagerdatasider for utstrakte deler av programmet. Som et resultat vil kun et begrenset antall REELL SIDENUMMER 23A signalgrupper være nødvendige. Et lite assosiativt midlertidig hurtiglager 31 kan derfor tilpasse REELL SIDENUMMER-delene til lagerdatasidene som løpende ble aksessert av sentralbehandlingsenheten. (Det skal bemerkes at hele VIRTUELL SIDENUMMERET 21B ikke må bli tilført det lille assosiative lageret 31 og at deler av det kan være tilstrekkelig). Det lille assosiative lageret tillater således en overveielse som angår resultatet av virtuell eller reell adressetranslasjon. Innholdet av det lille assosiative lageret 31 kan bli bestemt ved den foretrukne utførelsesformen ved å føre inn b signalbiter fra REELL SIDENUMMERET inn i lagerstedet adressert av det VIRTUELLE SIDENUMMERET. I den grad sentralbehandlingsenheten fortsetter å henvise til samme eller relativt få virtuelle sidenummer for de utvidede periodene til en prosedyre, vil det lille assosiative lageret tilveiebringe en nøyaktig prøveadresse for derved å øke ytelsen.
Oppfinnelsen anvender to systemklokkeperioder, dvs. 2 "Tø, lignende det som er vanlig ved tidligere kjente anordninger vist på fig. 2. Det midlertidige hurtiglageret 252 er imidlertid parallellført, slik at uriktige antagelser angående LAGERSTEDADRESSE-delen utledet fra det virtuelle sidenummeret (via det lille assosiative lageret 31) resulterer i midlertidig hurtiglagergjenvinningsperiode, mens en rekke med korrekte antagelser tillater en signalgruppe å bli gjenvunnet fra det midlertidige hurtiglageret hver systemklokkeperiode Tq.
Den beskrevne anordningen har dessuten den fordelen at utførelsesanordningen er relativt enkel og kan bli innbefattet med den midlertidige hurtiglagerenheten. Den egnede nivåsignalgruppen til flere nivåer med signalgrupper typisk forbundet med hver hurtiglagernivåadresse kan dessuten bli valgt, slik at kun den ønskede signalgruppen må bli overført til sentralbehandlingsenheten.
Claims (7)
1.
Midlertidig hurtiglager for å holde dataenheter, som skal bli tilført når det er anmodet om dataenheter fra hovedlageret (13) til et behandlingssystem inneholdende en prosessor (14), hvor det når det anmodes om en dataenhet lagret i hovedlageret (13) tilføres en virtuell adresse til hovedlagerets lagersted hvor dataenheten en antatt lagret, idet det midlertidige hurtiglageret (12) innbefatter et assosiativt lager (22), et adresserbart lager (252) og en adresserbar katalog (251), hvor det assosiative lageret (22) er for oversettelse av den virtuelle adressen til en korresponderende reell adresse, idet datalageret (252) og katalogen (251) er adressert av en del av den reelle adressen, hvor nevnte katalog holder en annen reell adressedel i hvert av dens lagersteder, hvor dataenheten er betraktet til å være en kopi av en dataenhet lagret i hovedlagerstedet hvis adresse er kombinasjon av adressen til datalagerstedet og den reelle adressedelen fastholdes i korresponderende kataloglagersted,karakterisert ved
en lagerenhet (31) for å holde en reell adressedel i hvert av dens lagersteder og for å levere innholdene til et av lagerstedene ved mottakelse av en inngangsadresse,
innretning for å tilføre som en inngangsadresse til lagerenheten i det minste valgte biter av den virtuelle adressen mottatt av den midlertidige hurtiglagerenheten,
innretning for å tilføre som en prøveadresse til katalogen ved i det minste den reelle adressedelen levert av lagerenheten, og
en første sammenligningsinnretning (32) for å sammenligne den reelle adressedelen levert av lagerenheten med korresponderende reell adressedel generert av det assosiative lageret (22),
hvorpå dersom den første sammenligningsinnretningen detekterer likhet mellom de to reelle adressedelene leverer den første sammenligningsinnretningen (32) et første signal for å bevirke det midlertidige hurtiglageret (12) til å fortsette å bruke adressedelen levert av katalogen som reaksjon på prøveadressen tilført katalogen.
2.
Midlertidig hurtiglager ifølge krav 1,karakterisert vedat dersom den første sammenligningsinnretningen (32) detekterer ulikheter mellom to reelle adressedeler leverer den første sammenligningsinnretningen (32) et andre signal for å bevirke at den reelle adressen levert av det assosiative lageret (22) tilføres som en adresse til katalogen istedenfor forsøksadressen.
3.
Midlertidig hurtiglagerinnretning ifølge krav 1,karakterisert vedat den virtuelle adresse tilført av prosessoren (14) innbefatter en første del (n biter, biter 0 til n-1), en andre del (b biter, biter n til n + b-1) og en tredje del (m-b biter, bitene n + b til m + n-1),
det assosiative lageret (22) for å oversette en andre og tredje virtuell adressedel til en andre og tredje reell adressedel med samme antall biter som korresponderende virtuelle andre og tredje adressedeler, idet første adressedeler til den virtuelle og reelle adressen er den samme,
idet datalageret og katalogen (250) adresseres av kombinasjonen av første og andre adressedeler,
idet katalogen holder en tredje reell adressedel i hvert sitt lagersted,
idet den reelle adressedelen er holdt i hvert lagersted til lagringsenheten (31) som er en reell adressedel ,
idet valgte biter tilført som en inngangsadresse til lagerenheten er valgte biter av den andre og tredje virtuelle adressedelen, og hvor den tredje adressen tilført katalogen innbefatter den reelle adressedelen levert av lagerenheten og den første virtuelle adressedelen.
4 .
Midlertidig hurtiglager ifølge krav 3,karakterisert vedat en andre sammenligningsinnretning (253) sammenligner den tredje reelle adressedelen lagret i det midlertidige hurtiglagerets adressekatalog (251) med den tredje reelle adressedelen bestemt av det assosiative lageret (22).
5.
Midlertidig hurtiglager ifølge krav 1-4,karakterisert vedat når den første sammenligningsinnretningen (32) og den andre sammenligningsinnretningen (253) gir positiv sammenligning adresseres den tredje reelle adressen i det midlertidige hurtiglagerets adressekatalog (251) av prøveadressen, og den første virtuelle adressedelen når den foregår i løpet av første systemklokkesyklus og adresseringen av signalgruppen i den andre lagerinnretningen (252) foregår i løpet av den neste påfølgende systemklokkeperiode.
6.
Midlertidig hurtiglager ifølge krav 1-5,karakterisert vedat når den første sammenligningsinnretningen (32) gir en negativ sammenligningen og den andre sammenligningsinnretningen (255) gir en positiv sammenligning adresseres den tredje reelle adressen i det midlertidige hurtiglagerets adressekatalog (251) av prøveadresse og den første adressedelen, som forekommer i løpet av den første systemklokkeperioden adresseringen av den tredje reelle adressen i det midlertidige hurtiglagerets adressekatalog (252) foregår i løpet av andre påfølgende systemklokkeperiode og adresseringen av det midlertidige hurtiglageret (252) foregår i løpet av en tredje påfølgende systemklokkeperiode.
7.
Fremgangsmåte for å gjenvinne en signalgruppe ved et midlertidig hurtiglager lagret ved et lagersted bestemt av en tilknyttet reell adresse av en sentral behandlingsenhet som identifiserer signalgruppen ved hjelp av en virtuell adresse,karakterisert ved
tilveiebringelse av en prøveadresse bestemt av i det minste en del av den virtuelle adressen,
tilførsel av prøveadressen til et midlertidig hurtiglagers adressekatalog for å tilveiebringe en lagret adressedel,
translasjon av den virtuelle adressen til den reelle adressen,
en første sammenligning av prøveadressen med en første valgt del av den reelle adressen,
en andre sammenligning, når den første sammenligningen er positiv, av den lagrede adressedelen med en andre valgt del av den reelle adressen, og
anvendelse, når den andre sammenligningen med den lagrede adressedelen er positiv, av en tredje del av den reelle adressen for å aksessere et midlertidig hurtiglager for derved å gjenvinne signalgruppen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20349088A | 1988-06-07 | 1988-06-07 |
Publications (4)
Publication Number | Publication Date |
---|---|
NO892310D0 NO892310D0 (no) | 1989-06-06 |
NO892310L NO892310L (no) | 1989-12-08 |
NO176633B true NO176633B (no) | 1995-01-23 |
NO176633C NO176633C (no) | 1995-05-03 |
Family
ID=22754220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO892310A NO176633C (no) | 1988-06-07 | 1989-06-06 | Anordning og fremgangsmåte for å öke virtuell til reell adressetranslasjon for aksessering av et midlertidig hurtiglager |
Country Status (13)
Country | Link |
---|---|
EP (1) | EP0349757B1 (no) |
JP (1) | JPH0251755A (no) |
KR (1) | KR930002314B1 (no) |
CN (1) | CN1024600C (no) |
AU (1) | AU612035B2 (no) |
CA (1) | CA1328026C (no) |
DE (1) | DE68926837T2 (no) |
ES (1) | ES2090023T3 (no) |
FI (1) | FI96645C (no) |
HR (1) | HRP921095A2 (no) |
MX (1) | MX173010B (no) |
NO (1) | NO176633C (no) |
YU (1) | YU117089A (no) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965922B1 (en) * | 2000-04-18 | 2005-11-15 | International Business Machines Corporation | Computer system and method with internal use of networking switching |
US7146484B2 (en) | 2004-06-15 | 2006-12-05 | Hitachi, Ltd. | Method and apparatus for caching storage system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51140521A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Address exchange device |
JPS51145227A (en) * | 1975-06-09 | 1976-12-14 | Nec Corp | Buffer memory system |
US4170039A (en) * | 1978-07-17 | 1979-10-02 | International Business Machines Corporation | Virtual address translation speed up technique |
JPS5696334A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Prefetch system |
US4332010A (en) * | 1980-03-17 | 1982-05-25 | International Business Machines Corporation | Cache synonym detection and handling mechanism |
JPS6049944B2 (ja) * | 1980-12-29 | 1985-11-06 | 富士通株式会社 | バッファ記憶制御方式 |
US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
JPS5975482A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | バツフア・ストレ−ジ制御方式 |
EP0206050A3 (en) * | 1985-06-28 | 1990-03-14 | Hewlett-Packard Company | Virtually addressed cache memory with physical tags |
-
1989
- 1989-05-31 DE DE68926837T patent/DE68926837T2/de not_active Expired - Fee Related
- 1989-05-31 EP EP89109786A patent/EP0349757B1/en not_active Expired - Lifetime
- 1989-05-31 ES ES89109786T patent/ES2090023T3/es not_active Expired - Lifetime
- 1989-06-01 AU AU35924/89A patent/AU612035B2/en not_active Ceased
- 1989-06-06 CA CA000601865A patent/CA1328026C/en not_active Expired - Fee Related
- 1989-06-06 MX MX016332A patent/MX173010B/es unknown
- 1989-06-06 CN CN89103944A patent/CN1024600C/zh not_active Expired - Fee Related
- 1989-06-06 NO NO892310A patent/NO176633C/no unknown
- 1989-06-07 FI FI892779A patent/FI96645C/fi not_active IP Right Cessation
- 1989-06-07 KR KR1019890007893A patent/KR930002314B1/ko not_active IP Right Cessation
- 1989-06-07 JP JP89145015A patent/JPH0251755A/ja active Pending
- 1989-06-07 YU YU117089A patent/YU117089A/sh unknown
-
1992
- 1992-10-23 HR HRP921095AA patent/HRP921095A2/hr not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
CN1040446A (zh) | 1990-03-14 |
EP0349757A2 (en) | 1990-01-10 |
MX173010B (es) | 1994-01-28 |
FI892779A (fi) | 1989-12-08 |
FI892779A0 (fi) | 1989-06-07 |
FI96645B (fi) | 1996-04-15 |
YU117089A (sh) | 1992-07-20 |
DE68926837T2 (de) | 1997-03-06 |
JPH0251755A (ja) | 1990-02-21 |
EP0349757B1 (en) | 1996-07-17 |
ES2090023T3 (es) | 1996-10-16 |
KR930002314B1 (ko) | 1993-03-29 |
NO176633C (no) | 1995-05-03 |
AU612035B2 (en) | 1991-06-27 |
FI96645C (fi) | 1996-07-25 |
NO892310D0 (no) | 1989-06-06 |
CA1328026C (en) | 1994-03-22 |
KR900000773A (ko) | 1990-01-31 |
AU3592489A (en) | 1989-12-14 |
CN1024600C (zh) | 1994-05-18 |
DE68926837D1 (de) | 1996-08-22 |
HRP921095A2 (hr) | 1994-04-30 |
EP0349757A3 (en) | 1990-09-19 |
NO892310L (no) | 1989-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000299B1 (ko) | 캐쉬장치 | |
US4471429A (en) | Apparatus for cache clearing | |
US4530052A (en) | Apparatus and method for a data processing unit sharing a plurality of operating systems | |
EP0261029B1 (en) | Cache invalidate protocol for digital data processing system | |
US4831520A (en) | Bus interface circuit for digital data processor | |
US5426750A (en) | Translation lookaside buffer apparatus and method with input/output entries, page table entries and page table pointers | |
US8356210B2 (en) | Programming in a simultaneous multi-threaded processor environment including permitting apparently exclusive access to multiple threads and disabling processor features during thread testing | |
US4483003A (en) | Fast parity checking in cache tag memory | |
CA1300280C (en) | Central processor unit for digital data processing system including write buffer management mechanism | |
US5214770A (en) | System for flushing instruction-cache only when instruction-cache address and data-cache address are matched and the execution of a return-from-exception-or-interrupt command | |
NO843895L (no) | Logisk krets for aa paavise avbruddspunkter i databehandlingsenhet | |
EP0303648B1 (en) | Central processor unit for digital data processing system including cache management mechanism | |
US6490279B1 (en) | Fast data base research and learning apparatus | |
EP0292501B1 (en) | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles | |
US5119484A (en) | Selections between alternate control word and current instruction generated control word for alu in respond to alu output and current instruction | |
NO167831B (no) | Hierarkistyring for databehandlingssystem. | |
US5479629A (en) | Method and apparatus for translation request buffer and requestor table for minimizing the number of accesses to the same address | |
AU597980B2 (en) | Apparatus and method for interprocessor communication | |
NO167114B (no) | Lagerprogrammerbar styring. | |
US4445191A (en) | Data word handling enhancement in a page oriented named-data hierarchical memory system | |
NO176294B (no) | Apparat med mikroprosessor assistert lager-til-lager bevegelse | |
US6282635B1 (en) | Method and apparatus for controlling an instruction pipeline in a data processing system | |
EP0173909A2 (en) | Look-aside buffer least recently used marker controller | |
NO176633B (no) | Anordning og fremgangsmåte for å öke virtuell til reell adressetranslasjon for aksessering av et midlertidig hurtiglager | |
US5168558A (en) | Apparatus and method for providing distributed control in a main memory unit of a data processing system |