CN1040446A - 用于访问高速缓冲存储器单元的改进的虚拟到实地址翻译装置和方法 - Google Patents
用于访问高速缓冲存储器单元的改进的虚拟到实地址翻译装置和方法 Download PDFInfo
- Publication number
- CN1040446A CN1040446A CN89103944A CN89103944A CN1040446A CN 1040446 A CN1040446 A CN 1040446A CN 89103944 A CN89103944 A CN 89103944A CN 89103944 A CN89103944 A CN 89103944A CN 1040446 A CN1040446 A CN 1040446A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- address
- unit
- ensemble
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
中央处理器的虚地址加速翻译成用于访问高速缓冲存储器的实地址的装置和方法用小相联存储器31响应虚页号快速提供实页号试用部分。实页号试用部分和地址的不变字部分存取高速缓冲存储器目录单元251将虚页号全部翻译成实页号,实页号试用部分与该实页号被译部分在比较器253中比较以确定该高速缓冲存储器252的操作方式。若比较后是真的时,多路复用器36将存储单元地址送到高速缓冲存储器252,被请求信号群送到输出寄存器254。
Description
本发明涉及与数据处理***的中央处理单元相关的、高速缓冲存储器单元,具体涉及中央处理单元对高速缓冲存储器单元的存取。
在现代的数据处理***中,每个信号群有一个与之有关的地址。这个地址被用作识别数据处理***主存储器单元内的存储单元並可充当该信号群本身的标识符。实际上,一个信号群至少可有二个地址(即二个标识符);一个虚拟地址(中央处理单元用这个地址来识别该信号群)和一个实地址(该地址识别该数据处理***主存储器单元内的一个特殊存储单元)。
现代的数据处理***通常包括一个与中央处理单元相关联的高速缓冲存储器单元。该高速缓冲存储器单元在来自主存储器单元对信号群的较慢检索与中央处理单元对所请求的信号群的紧急需求之间用作一个缓冲器机构。该高速缓冲存储器单元存储被中央处理单元所请求的、具有很高请求概率的信号群。熟悉本技术领域的人就很清楚,存储在高速缓冲存储器中的信号群的单元是与实地址相关联的。
参考图1说明一个典型的数据处理***。为了执行所需求的程序,主存储器单元13存储中央处理单元14所请求的数据信号群。来自主存储器单元13或用户单元15的中央处理单元14的高请求概率信号群通过一个***接口装置单元11被传送到高速缓冲存储器单元12。在某些数据处理***结构中,这种信号群是通过一根***总线被传送的,因此每个与该***总线相互访问的部分需要一个***接口单元。该信号群在受中央处理单元14请求以前被存储在高速缓冲存储器单元12内。为了检索正确的信号群,地址翻译装置141将中央处理器14用来标识该信号群的虚拟地址转换成该数据处理***的其余部分用来标识该信号群的实地址。该地址翻译装置通常由数据处理***操作***进行初始化和维修。经中央处理单元14处理后,该信号群被返回到高速缓冲存储器单元12中由地址翻译装置确定的地址,並且,按照程序的指定,该信号群被最终传送到用户单元15或主存储器单元13。熟悉数据处理***的人都很清楚,以上只是简单的描述,实际的数据处理***是更为复杂,并具有不同于上述的其它实施例。上述描述是为了能了解本发明而提供的。
参考图2说明根据先有技术所述的由中央处理单元14在高速缓冲存储器单元25内存取一个所选信号群的过程。要访问的一个信号群的虚拟地址21是由中央处理器提供的,通常存在寄存器23中。该虚拟地址至少包含二部分,即n个逻辑比特位组成的字部分21A和m个逻辑比特位组成的虚页号部分21B。为了确定存储在寄存器23内的实地址,该虚拟地址21的字部分21A用作(不改变)字部分23A,而该虚拟地址的虚页号部分21B被加到相联存储器22。由于应用虚页号部分21B。因此,在相联存储器22内存取的信号群变成存于寄存器23内的实页号部分23B的m个逻辑比特。通常执行这个地址翻译是在一个时钟周期To内完成的。存于寄存器23内的实地址现在被用于存取高速缓冲存储器单元25的内容。来自实页号部分23B的b个比特被加到该实地址的字部分23A的n个比特位置以构成一个存储单元地址,该存储单元地址被加到高速缓冲存储器目录单元251界限内的地址和高速缓冲存储单元252的界限内的地址。在适当条件下,在高速缓冲器中的这一个由LOCATION地址所标识的单元中的信号群可以是中央处理器所需要的信号群,在高速缓冲目录单元中这个由LOCAT10N地址标识的存储单元中,存储着对应于存储在实页号部分23B的m-b比特位置的逻辑信号的信号群,通常被称为存于高速缓冲存储器单元的被寻址存储单元内的信号群的实地址的比较地址。换句话说,该存储单元地址和存于高速缓冲存储器目录单元的该比较地址信号群一起构成存储在高速缓冲存储单元内的相应单元的信号群地址。由于该存储单元地址被加到高速缓冲存储器单元252,存储在被寻址存储单元的通常称之为层的大量信号群被加到多路复用器单元254。由于该存储单元地址被加到高速缓冲存储器目录单元251,其中被存的信号群与实地址23的实页号部分23B的剩余m-b信号在比较单元23中进行比较。当这种比较产生一个真信号时,在存储单元地址的信号群被实地址23所识别,並且一个被选的信号群(或被来自比较单元的信号所识别的层)由多路复用器单元254传送到中央处理单元。当比较导致产生一个假信号时,这个信号被传送到中央处理单元以作适当的应答,通常,从主存储器单元检索所标识的信号群。高速缓冲存储器单元的存取需要第二个***时钟周期T0。
高速缓冲存储器单元技术领域的技术人员很清楚,存储在高速缓冲存储器单元内每个存储单元的大量信号群(或层)被用于减小检索来自高速缓冲存储器单元的信号群所需的时间。一种满意的改进是将单个信号群存储在每个存储器的存储单元内。
在相关技术领域,第3979726号、第4264953号和第4669043号美国专利讨论了虚拟地址和高速缓冲存储器单元的联合使用,但并没有描述加快将虚拟地址翻译成真实地址的技术。第4332010号美国专利描述了一种高速缓冲存储器单元,其中存储器单元地址是字(不可翻译的)部分,因此,限制了高速缓冲存储单元的大小。第3723976号、第4612612号和第4682281号美国专利包含了用于存取高速缓冲存储器的信号群的响应虚拟地址的装置和响应实地址的装置。因此,大大地加大了这些装置并使数据处理***复杂化。
因此,需要一种装置和一种加快对存于带有实地址(根据来自中央处理单元的虚拟地址存取的请求)的高速缓冲存储器单元内的信号群进行存取的有关方法。
本发明的一个目的是提供一个改进的数据处理***。
本发明的一个特征是为访问一个数据处理***的高速缓冲存储器提供一种改进的技术。
本发明的另一个特征是当由虚拟地址标识的一个信号群被中央处理单元请求时,加快对由实地址标识的和存于高速缓冲存储器单元内的信号群的存取。
本发明还有一个特征是提供一种改进的方法将虚拟地址翻译成用于高速缓冲存储器的实地址。
本发明的再一特征是提供一个高速缓冲存储单元,其中,在每个高速缓冲存储器单元的存储单元内存有单个信号群。
本发明尤其特征的一个特征是使用一部分虚拟地址来确定一个高速缓冲存储器目录单元的试用地址,并根据此试用地址是否正确。来确定此时在该高速缓冲存储器目录单元的内容是否可用。
通过提供一个响应至少一部分虚拟地址的小相联存储器,它存储高速缓冲存储器存储单元地址的试用比特一直用到虚页号至真页号的翻译能提供高速缓冲存储器存储单元地址的正确比特,以实现本发明的上述特征和其它特征。这些被存的比特(连同存储单元地址逻辑比特-这不要求翻译)用于存取高速缓冲存储器目录单元内的一个存储单元(在这种存取所需的实地址产生之前)。当该高速缓冲存储器目录单元的内容可用于比较时,就完成了从虚拟地址的翻译。当用于高速缓冲存储器存储单元地址的所存比特与被译的比特相同时,被译的部分实地址(它被用于同来自高速缓冲存储器目录单元的信号群进行比较)是可用的,并且这种比较可以执行。当存储单元地址的试用比特和被译比特相同时,并且该实地址所译的逻辑信号的比较与存于高速缓冲存储器目录单元内的对应的地址逻辑信号相同时,则该高速缓冲存储器单元的内容是所要求的信号群。当被存的和被译的存储单元地址逻辑信号不相同时,则来自翻译过程的可用的实地址的类似于典型的高速缓冲存储器单元操作的工作方式被加到该高速缓冲存储器单元。
本发明的所有特征通过阅读如下描述和附图将得到理解。
图1是能应用本发明的一种典型的数据处理***的方框图。
图2是按照先有技术的用于高速缓冲存储器单元将虚拟地址翻译成实地址的一个流程图。
图3是按照本发明的用于高速缓冲存储器单元将虚拟地址翻译成实地址的一个流程图。
现在参考图3,图3是本发明装置的功能方框图。图3是装有本发明的附加装置和高速缓冲存储器单元以强调信号流程的图2翻版。中央处理单元提供一个寄存器21内的虚页号部分21B的地址给由相联存储器单元22表示的地址翻译装置。同时,该虚页号21B或它的一部分被加到小相联存储器单元31。该小相联存储器31(至少能响应一部分虚拟地址)有少量的直接存取存储器存储单元储有较小信号群,因此,允许无明显时延地识别有关的信号群。由小相联存储器单元31产生的信号群包含一个试用信号群,它与字部分21A一起构成一个试用的存储单元地址。该试用存储单元地址被加到高速缓冲存储器目录单元251的界限内的地址。由试用存储单元地址确定的高速缓冲存储器目录单元251的内容被存于比较单元253内。同时,将虚页号21B加至相联存储器单元22,结果是在寄存器23的适当存储单元内存储实页号23B。实页号23B部分(它构成部分存储单元地址24A)被加到比较单元32并与来自小相联存储器单元31的信号群相比较。来自比较单元的肯定比较表示在高速缓冲存储器目录单元251内的正确存储单元已被试用存储单元地址所寻址。实页号23B部分(它是比较地址)被加到比较单元253并与高速缓冲存储器目录单元的内容相比较,该比较单元253由真信号(即来自比较单元32的肯定比较)置能。当加到该被置能比较单元253的二个量不相同时,一个假信号就产生并且被加到中央处理单元。来自比较单元253的假信号表示被数据处理单元所请求的信号群不存于高速缓冲存储器单元252内,而且这个被请求的信号群必须从主存储器单元检索。当比较单元253发出一个真信号时,多路复用器单元36(它被加有存储单元地址)将存储单元地址加到高速缓冲存储器单元252界限内的地址。应用存储器单元地址的结果是施加被请求信号群到输出寄存器254。该高速缓冲存储器存储单元仅仅包含一个信号群,因此,不需要输出多路复用器。
当比较单元32输出一个假信号时,表示该试用存储单元地址不是正确存储单元地址,作为比较操作的结果,该假信号被加到多路复用器单元36。一直到从比较单元32产生假信号时,在寄存器23可得到正确存储单元地址24A。作为施加假信号到多路复用器单元36的结果,存储单元地址24A就被加到高速缓冲存储器目录单元251界限内的地址。作为应用存储单元地址的结果而被寻址的单元,被送进比较单元253,并与比较地址24B进行比较。作为这种比较的结果,一个假信号将指示中央处理单元,被请求的数据信号群不被存于高速缓冲存储器单元25内,而一个真信号使存储单元地址被加到(来自多路复用器单元36)高速缓冲存储器单元252界限内的地址,并使被请求信号群被加到输出寄存器254。
示出了由比较单元32引出第二个假信号。该信号用于冻结寄存器21和寄存器23内的数据信号群的内容,以便能完成高速缓冲存储器目录单元的第二次存取并且不受下一个虚拟地址信号群的干扰。当这个假信号产生时,小相联存储器31被存储的实页号23B部分所更新。这部分实页号包含在由虚页号确定的存储单元的存储单元地址内。
高速缓冲存储器目录的操作和由虚拟到实地址翻译的操作(这两种操作是并行进行的)可在一个***时钟周期T0内完成,而被请求信号群的提取可在下一个连接的周期T0执行。
本发明的有效性取决于其软件程序在大部分程序中通常参考仅n个存储器数据页内的信号群。因此,只需要有限的实页号23A信号群。所以,一个小相联高速缓冲存储器单元31能容纳该存储器数据页(当前正被中央处理单元所存取)的大部分实页号(明显地,不需要全部虚页号21B加到小相联存储器单元31,而有其一部分加入就足够了)。因此,该小相联存储器单元允许设定有关由虚拟到实地址翻译的结果。在最佳实施例中,该小相联存储器单元31的内容借助于输入实页号的b个信号比特到由虚页号所寻址的存储单元来确定。就中央处理单元继续引用这同一个或极少的虚页号的一个过程的大部分时间范围内而言,该小相联存储器将提供一个准确的试用地址,因此增强了性能。
与图2所示的先有技术实施例相类似,本发明使用二个***时钟周期(即2·T0)。可是,高速缓冲存储器单元25采用了流水作业以使来自虚页号(即经过该小相联存储器单元31)的有关存储单元地址部分的错误假设出现在高速缓冲存储单元检索周期,而一连串正确假设允许从高速存储器单元每个***时钟周期T0检索一个信号群。
被分开的装置具有更多的优点,本实施的装置是比较简单,且其中方便地包含有高速缓冲存储器单元。此外,通常可选择与每个高速缓冲存储器层地址相关联的许多信号群层的适当层信号群,以便只有被请求的信号群需被传送到中央处理单元。
包括以上描述是为了说明最佳实施例的操作,而这不意味着限制本发明的范围。本发明的范围仅受以下权利要求所限制。通过以上描述,对本技术领域的技术人员来说,许多变种将会是显而易见的,而这些变种将被包含在本发明的精神和范围内。
Claims (20)
1、一个与中央处理单元相关联的高速缓冲存储器单元用于在由实地址确定的存储单元内存储信号群;其中,上述的中央处理单元提供一个标识被请求信号群的虚拟地址;每个虚拟地址和每个实地址有第一、第二和第三部分;其中,标识相同信号群的虚拟地址和实地址有相同的第一部分;上述高速缓冲存储单元包括:
一个高速缓冲存储器目录装置,它用于在由上述第一和第二实地址部分确定的存储单元内存储第三实地址部分;
一个高速缓冲存储器装置,它用于在由上述第一和第二实地址部分确定的存储单元内存储一个信号群,上述信号群由上述第一和第二实地址部分来标识,而上述第三实地址部分被存于上述高速缓冲存储单元的上述第一和第二实地址部分存储单元内;
翻译装置,它用于由第一和第二虚拟地址部分来确定第一和第二实地址部分;
相联存储器装置响应上述第二和第三虚拟地址部分的被选信号,用于提供一个试用的第二地址部分给上述高速缓冲存储器目录装置,其中,上述试用的第二地址部分和上述第一虚拟地址部分被送到上述高速缓冲存储器目录装置;和
用于将上述试用第二地址部分与上述实地址部分相比较装置,上述比较装置的肯定比较导致由上述试用地址和上述第一虚拟地址所寻址的上述第三实地址被上述高速缓冲存储器装置所处理。
2、根据权利要求1所述的高速缓冲存储器单元,其中,上述比较装置的否定比较导致上述第二和第三实地址部分施加于上述高速缓冲存储器目录装置,由上述第二和第三实地址所寻址的上述第三实地址被上述高速缓冲存储器装置所处理。
3、根据权利要求2所述的高速缓冲存储器单元,其中,上述高速缓冲存储器目录装置包括一个第二比较装置,上述第二比较装置比较存于上述高速缓冲存储器目录装置内的上述第三实地址部分和由上述翻译装置所确定的上述第三实地址部分。
4、根据权利要求3所述的高速缓冲存储器单元,其中,当上述比较装置和上述第二比较装置提供肯定比较时,由上述试用和上述第一虚拟地址部分寻址上述高速缓冲存储器目录单元内的上述第三实地址发生在第一个***时钟周期,而寻址上述存储器装置内的上述信号群发生在下一个接连的***时钟周期。
5、根据权利要求3所述的高速缓冲存储器单元,其中,当上述比较装置提供一个否定比较和上述第二比较装置提供一个肯定比较时,由上述试用和上述第一虚拟地址部分地址上述高速缓冲存储器目录单元内的上述第三实地址发生在第一个***时钟周期,寻址上述高速缓冲存储器目录装置内的上述第三实地址发生在下一个接连的周期,寻址上述高速缓冲存储器单元发生在第三个接连的***时钟周期。
6、根据权利要求2所述的高速缓冲存储器单元,其中,上述的翻译手段及由上述试用和上述第一虚拟地址部分寻址上述高速缓冲存储器目录装置发生在相同的***时钟周期。
7、根据权利要求2所述的高速缓冲存储器单元,其中,上述相联存储器装置内的试用地址部分由来自上述翻译装置的第二被地址部分所确定,所述第二被寻址部分是作为以前施加的第二和第三虚拟地址部分所选的信号的结果。
8、在高速缓冲存储器单元内检索存于一个由相关联的实地址确定的存储单元的信号群的方法,所述信号群是被一台中央处理器以一个虚拟地址标识的,上述方法包括如下步骤:
得到一个由至少一部分上述虚拟地址所确定的试用地址;
将上述试用地址施加到一个高速缓冲存储器目录单元以获得一个被存的地址部分;
将上述虚拟地址翻译成上述实地址;
将上述试用地址与上述实地址的第一被选部分相比较;
当上述比较步骤是肯定时,将上述被存地址部分与上述实地址的第二被选部分相比较;和
当包含上述被存地址部分的上述比较步骤是肯定时,使用上述实地址的第三部分来存取高速缓冲存储器单元,由此检索上述信号群。
9、根据权利要求8所述的检索一个信号群的方法还包括如下步骤:
当包括上述试用地址的上述比较是否定时,将上述第三实地址部分加到上述高速缓冲存储器目录单元以获得上述被存的地址部分。
10、根据权利要求8所述的检索一个信号群的方法,其中,上述获得一个试用地址的步骤包括施加至少一部分上述虚拟地址到一个小的直接存取的关联存储器的步骤,以获得上述的试用地址。
11、根据权利要求8所述的检索一个信号群的方法,其中,上述虚拟地址包括虚页号部分和字部分,上述施加步骤包括将上述虚拟地址的字部分加到上述高速缓冲存储器目录单元。
12、根据权利要求8所述的检索一个信号群的方法还包括如下步骤:
在第一个***时钟周期执行上述的获得步骤,上述的施加步骤,上述的翻译步骤,上述的比较上述试用地址步骤,上述的比较上述被存地址部分;和
在下一个接连的***时钟周期执行上述使用的步骤。
13、根据权利要求9所述的检索一个信号群的方法还包括如下步骤:
在第一个***时钟周期执行上述获得步骤,上述施加步骤,上述翻译步骤和上述的比较上述试用地址步骤;
在第二个接连的***时钟周期执行上述的施加上述第三实地址部分步骤和上述的比较上述被存地址部分;和
在第三个接连的***时钟周期执行上述使用的步骤。
14、响应来自中央处理单元的虚拟地址的装置,用于提例一个与上述虚拟地址相关的信号群,上述信号群被存于上述高速缓冲存储器单元内的由实地址标识的存储单元,上述虚拟地址有虚页号部分和字部分,上述实地址有比较部分和存储单元部分,上述存储单元部分包括上述虚拟地址字部分和附加部分,上述装置由如下组成:
一个高速缓冲存储器单元,它包括:
高速缓冲存储器目录装置,用于在由上述实地址的存储单元部分确定的存储单元中存储实地址的比较部分,上述高速缓冲存储器目录装置还包括一个将所存的比较地址与一个所用的比较地址进行比较的比较单元,和
高速缓冲存储器装置,用于在由上述实地址的存储单元部分确定的、存储单元存储由上述实地址标识的信号群;
响应上述虚拟地址的小翻译装置,用于提供一个试用的附加部分,其中上述虚拟地址字部分和上述试用的附加部分被加到上述高速缓冲存储器目录装置;
响应上述虚拟地址的翻译装置,用于提供一个被译的实地址,上述翻译装置将一个被译的存储单元地址加到上述高速缓冲存储器装置,将一个被译的比较部分加到上述高速缓冲存储器目录单元的比较单元;
比较装置,用于比较上述试用的附加部分和被译的附加部分,当比较说明上述高速缓冲存储器目录装置的比较单元识别一个肯定比较时,存于上述被译存储单元地址的信号群从上述装置被传送。
15、根据权利要求14所述的用于提供一个信号群的装置,其中,上述比较装置的否定比较导上述被译的存储单元地址被加到上元述高速缓冲存储器目录单元,上述高速缓冲存储器目录装置的比较单元的肯定比较导致一个由上述被译存储单元部分所确定的存储单元的信号群从上述装置被传送。
16、根据权利要求14的用于提供一个信号群的装置,其中,上述小翻译装置包括一个直接存取的相联存储器。
17、根据权利要求14所述的用于提供一个信号群的装置,其中,上述小翻译装置、上述翻译装置、上述高速缓冲存储器目录装置和上述比较装置操作在第一个***时钟周期;而其中,上述高速缓冲存储器装置操作在第二个接连的***时钟周期。
18、根据权利要求15所述的用于提供一个信号群的装置,其中,上述小翻译装置、上述翻译装置和上述比较装置操作在第一个***时钟周期;其中,上述高速缓冲存储器目录装置操作在第二个接连的时钟周期;而其中,上述高速缓冲存储器装置操作在第三个接连的***时钟周期。
19、根据权利要求15所述的用于提供一个信号群的装置,其中,上述装置还包括一个响应上述比较装置和上述高速缓冲存储器目录装置的多路复用器装置,用于控制上述被译的存储单元地址加到上述高速缓冲存储器目录装置和上述高速缓冲存储器装置。
20、根据权利要求16所述的用于提供一个信号群的装置,其中,被译的附加的部分被存到上述相联存储器内由一个相关的虚拟地址所确定的存储单元。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US20349088A | 1988-06-07 | 1988-06-07 | |
US203,490 | 1988-06-07 | ||
US203490 | 1988-06-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1040446A true CN1040446A (zh) | 1990-03-14 |
CN1024600C CN1024600C (zh) | 1994-05-18 |
Family
ID=22754220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN89103944A Expired - Fee Related CN1024600C (zh) | 1988-06-07 | 1989-06-06 | 用于访问高速缓冲存储器单元的改进的虚拟到实地址翻译装置和方法 |
Country Status (13)
Country | Link |
---|---|
EP (1) | EP0349757B1 (zh) |
JP (1) | JPH0251755A (zh) |
KR (1) | KR930002314B1 (zh) |
CN (1) | CN1024600C (zh) |
AU (1) | AU612035B2 (zh) |
CA (1) | CA1328026C (zh) |
DE (1) | DE68926837T2 (zh) |
ES (1) | ES2090023T3 (zh) |
FI (1) | FI96645C (zh) |
HR (1) | HRP921095A2 (zh) |
MX (1) | MX173010B (zh) |
NO (1) | NO176633C (zh) |
YU (1) | YU117089A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100387006C (zh) * | 2000-04-18 | 2008-05-07 | 国际商业机器公司 | 内部使用网络交换的计算机***和方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7146484B2 (en) | 2004-06-15 | 2006-12-05 | Hitachi, Ltd. | Method and apparatus for caching storage system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51140521A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Address exchange device |
JPS51145227A (en) * | 1975-06-09 | 1976-12-14 | Nec Corp | Buffer memory system |
US4170039A (en) * | 1978-07-17 | 1979-10-02 | International Business Machines Corporation | Virtual address translation speed up technique |
JPS5696334A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Prefetch system |
US4332010A (en) * | 1980-03-17 | 1982-05-25 | International Business Machines Corporation | Cache synonym detection and handling mechanism |
JPS6049944B2 (ja) * | 1980-12-29 | 1985-11-06 | 富士通株式会社 | バッファ記憶制御方式 |
US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
JPS5975482A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | バツフア・ストレ−ジ制御方式 |
EP0206050A3 (en) * | 1985-06-28 | 1990-03-14 | Hewlett-Packard Company | Virtually addressed cache memory with physical tags |
-
1989
- 1989-05-31 DE DE68926837T patent/DE68926837T2/de not_active Expired - Fee Related
- 1989-05-31 EP EP89109786A patent/EP0349757B1/en not_active Expired - Lifetime
- 1989-05-31 ES ES89109786T patent/ES2090023T3/es not_active Expired - Lifetime
- 1989-06-01 AU AU35924/89A patent/AU612035B2/en not_active Ceased
- 1989-06-06 CA CA000601865A patent/CA1328026C/en not_active Expired - Fee Related
- 1989-06-06 MX MX016332A patent/MX173010B/es unknown
- 1989-06-06 CN CN89103944A patent/CN1024600C/zh not_active Expired - Fee Related
- 1989-06-06 NO NO892310A patent/NO176633C/no unknown
- 1989-06-07 FI FI892779A patent/FI96645C/fi not_active IP Right Cessation
- 1989-06-07 KR KR1019890007893A patent/KR930002314B1/ko not_active IP Right Cessation
- 1989-06-07 JP JP89145015A patent/JPH0251755A/ja active Pending
- 1989-06-07 YU YU117089A patent/YU117089A/sh unknown
-
1992
- 1992-10-23 HR HRP921095AA patent/HRP921095A2/hr not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100387006C (zh) * | 2000-04-18 | 2008-05-07 | 国际商业机器公司 | 内部使用网络交换的计算机***和方法 |
Also Published As
Publication number | Publication date |
---|---|
NO176633B (no) | 1995-01-23 |
EP0349757A2 (en) | 1990-01-10 |
MX173010B (es) | 1994-01-28 |
FI892779A (fi) | 1989-12-08 |
FI892779A0 (fi) | 1989-06-07 |
FI96645B (fi) | 1996-04-15 |
YU117089A (sh) | 1992-07-20 |
DE68926837T2 (de) | 1997-03-06 |
JPH0251755A (ja) | 1990-02-21 |
EP0349757B1 (en) | 1996-07-17 |
ES2090023T3 (es) | 1996-10-16 |
KR930002314B1 (ko) | 1993-03-29 |
NO176633C (no) | 1995-05-03 |
AU612035B2 (en) | 1991-06-27 |
FI96645C (fi) | 1996-07-25 |
NO892310D0 (no) | 1989-06-06 |
CA1328026C (en) | 1994-03-22 |
KR900000773A (ko) | 1990-01-31 |
AU3592489A (en) | 1989-12-14 |
CN1024600C (zh) | 1994-05-18 |
DE68926837D1 (de) | 1996-08-22 |
HRP921095A2 (hr) | 1994-04-30 |
EP0349757A3 (en) | 1990-09-19 |
NO892310L (no) | 1989-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1093959C (zh) | 磁盘装置 | |
EP0072413B1 (en) | A storage subsystem with hashed cache addressing | |
CN109710190B (zh) | 一种数据存储方法、装置、设备及存储介质 | |
US6845024B1 (en) | Result compare circuit and method for content addressable memory (CAM) device | |
US4197580A (en) | Data processing system including a cache memory | |
US4514826A (en) | Relational algebra engine | |
EP0009938B1 (en) | Computing systems having high-speed cache memories | |
EP0095033A2 (en) | Set associative sector cache | |
EP0019358B1 (en) | Hierarchical data storage system | |
GB2193017A (en) | Improved memory access system | |
CN1254424A (zh) | 存储器访问保护 | |
US6490279B1 (en) | Fast data base research and learning apparatus | |
US4755936A (en) | Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles | |
EP0032956A1 (en) | Data processing system utilizing hierarchical memory | |
CN87103852A (zh) | 部分写控制装置 | |
US6009504A (en) | Apparatus and method for storing data associated with multiple addresses in a storage element using a base address and a mask | |
CN1024600C (zh) | 用于访问高速缓冲存储器单元的改进的虚拟到实地址翻译装置和方法 | |
US5136702A (en) | Buffer storage control method and apparatus | |
KR101102260B1 (ko) | 가상 어드레스 캐시 및 고유 태스크 식별자를 이용하는데이터를 공유하기 위한 방법 | |
EP0486154A2 (en) | Virtual memory system | |
CN109376097B (zh) | 解决多微引擎的哈希查找学习及地址老化冲突的方法 | |
EP1327194A2 (en) | A data structure, memory allocator and memory management system | |
JP2006012006A (ja) | キャッシュ装置及び方法 | |
CN106681939A (zh) | 磁盘页面的读取方法和装置 | |
JPS6046456B2 (ja) | デ−タアクセス装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |