KR900000773A - 캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법 - Google Patents
캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법 Download PDFInfo
- Publication number
- KR900000773A KR900000773A KR1019890007893A KR890007893A KR900000773A KR 900000773 A KR900000773 A KR 900000773A KR 1019890007893 A KR1019890007893 A KR 1019890007893A KR 890007893 A KR890007893 A KR 890007893A KR 900000773 A KR900000773 A KR 900000773A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- cache
- comparison
- comparing
- virtual
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 사용할 수 있는 통상적인 데이타 처리 시스템의 블로도.
제3도는 본 발명에 따른 캐쉬 메모리 유닛을 사용하여 가상 어드레스에서 실제 어드레스로의 번역을 설명하는 흐름도.
Claims (20)
- 실제 어드레스로 결정된 위치에서 신호 그룹을 기억하기 위해 중앙처리장치와 결합되고, 상기 중앙처리 장치는 요구된 신호 그룹을 식별하는 가상 어드레스를 제공하며, 각 가상 어드레스 및 각 실제 어드레스는 제1, 제2, 제3부분을 가지고, 동일 신호 그룹을 식별하는 가상 어드레스 및 실제 어드레스는 동일한 제1부분을 가지는 캐쉬 메모리 유닛에 있어서, 상기 제1 및 상기 제2실제 어드레스 부분으로 결정된 위치에서 제3실제 어드레스 부분을 기억하기 위한 캐쉬 디렉토리 수단과; 상기 제1 및 상기 제2실제 어드레스 부분으로 식별된 위치에서 상기 제1 및 제2실제 어드레스부분과 상기 캐쉬 메모리 유닛내 상기 제1 및 제2실제 어드레스 부분에 기억된 상기 제3실제 어드레스 부분으로 식벽되는 신호 그룹을 기억하기 위한 캐쉬 스토리지 수단과; 제1 및 제2가상 어드레스 부분으로 부터 제1 및 제2실제 어드레스 부분을 결정하기 위한 번역 수단과; 상기 캐쉬 디렉토리 수단에 시험 제2어드레스 부분 을 제공하기 위해 상기 제2 및 제3가상 어드레스 부분의 선택 신호에 응답하며, 상기 시험 제2어드레스 부분 및 상기 제1가상 어드레스 부분이 상기 캐쉬디렉토리 수단에 인가되는 연관 기억 수단과; 상기 시험 및 상기 제1가상 어드레스에 의해 어드레스 지정된 상기 제3실제 어드레스가 상기 캐쉬 메모리 수단에 의해 처리되도록 야의 비교를 함으로써, 상기 시험 제2 어드레스 부분과, 상기 실제 어드레스 부분을 비교하는 비교수단을 구비하는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 제1항에 있어서, 상기 비교 수단에 의한 음의 비교로 상기 제2 및 제3실제 어드레스 부분이 상기 캐쉬 디렉토리 수단에 인가되며, 상기 제2 및 제3실제 어드레스로 어드레스 지정된 상기 제3실제 어드레스는 상기 캐쉬 메모리 유닛으로 처리되는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 제2항에 있어서, 상기 캐쉬 디렉토리 수단은 제2비교 수단을 포함하는데, 상기 제2비교 수단은 상기 번역 수단에 의해 결정된 상기 제3실제 어드레스 부분과 상기 캐쉬 디렉토리 수단에 기억된 상기 제3실제 어드레스 부분을 비교하는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 제3항에 있어서, 상기 비교 수단 및 상기 제2비교 수단의 양의 비교를 제공할때, 제1시스템 클럭 사이클 동안에 상기 시험 및 상기 제1가상 어드레스 부분에 의해 상기 캐쉬 디랙토리 유닛내에 상기 제3실제 어드레스를 어드레스 지정하고, 다음의 연속되는 시스템클럭 사이클 동안에 상기 스토리지 수단내에 상기 신호 그룹을 어드레스 지정하는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 제3항에 있어서, 상기 비교 수단이 음이 비교를 제공하고 상기 제2비교 수단이 양의 비교를 제공할때, 제1시스템 클럭 사이클 동안에 상기 시험 및 상기 제1가상 어드레스 부부넹 의해 상기 캐쉬 디렉토리유닛내에 상기 제3실제 어드레스를 어드레스 지정하고, 다음의 연속 사이클 동안에, 상기 캐쉬 디렉토리 수단내에 상기 제3실제 어드레스를 상기 어드레스 지정하며, 제3연속 시스템 클럭 사이클 동안에, 상기 캐쉬 스토리지 유닛을 어드레스 지정하는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 제2항에 있어서, 상기 번역 수단과 상기 시험 및 상기 제1가상 어드레스 부분에 의한 상기 캐쉬 디렉토리 수단의 어드레스 지정은 동일한 시스템 클럭 사이클 동안에 일어나는 것을 특징으로 하는 캐쉬메모리 유닛.
- 제2항에 있어서, 제2 및 제3가상 어드레스 부분에 선택 신호를 미리 인가함으로써 상기 연관 기억 수단내 시험 어드레스 부분이 상기 번역 수단으로 부터 제2어드레스 지정 부분에 의해 결정되는 것을 특징으로 하는 캐쉬 메모리 유닛.
- 가상 어드레스로 신호 그룹을 식별하는 중앙처리 장치에 의해 관련된 실제 어드레스로 결정되는 위치에서 캐쉬 메모리 유닛에 기억된 신호 그룹을 검색하기 위한 방법에 있어서, 적어도 상기 가상 어드레스 부분으로 부터 결정된 시험 어드레스를 얻는 단계와; 기억된 어드레스 부분을 얻도록 캐쉬 디렉토리 유닛에 상기 시험 어드레스를 공급하는 단계와; 상기 가상 어드레스를 상기 실제 어드레스로 번역하는 단계와; 상기 시험 어드레스 상기 실제 어드레스의 제1선택 부분과 비교하는 단계와; 상기 비교 단계가 양일때, 상기 기억된 어드레스 부분을 상기실제 어드레스의 제2선택 부분과 비교하는 단계와; 상기 기억된 어드레스 부분을 포함하는 상기 비교 단계가 양일때, 캐쉬 스토리지 유닛을 액세스하도록 상기 실제 어드레스의 제3부분을 사용함으로써 상기 신호 그룹을 검색하는 단계를 구비하는 것을 특징으로 하는 신호 그룹검색 방법.
- 제8항에 있어서, 상기 시험 어드레스를 포함하는 상기 비교가 음일때, 상기 기억된 어드레스 부분을 얻기 위해 상기 캐쉬 디렉토리 유닛에 상기 제3실제 어드레스 부분을 공급하는 단계를 추가로 구비하는 것을 특징으로 하는 신호 그룹 검색방법.
- 제8항에 있어서, 상기 시험 어드레스를 얻는 단계는 상기 시험 어드레스를 얻도록 상기 가상 어드레스의 적어도 한 부분을 소규모 집적 액세스 연관 기억 장치로 공급하는 단계를 포함하는 것을 특징으로 하는 신호 그룹 검색방법.
- 제8항에 있어서,상기 가상 어드레스는 가상 페이지수 부분 및 워드 부분을 포함하며, 상기 공급 단계는 상기 캐쉬 디렉토리 유닛에 상기 가상 어드레스의 워드 부분을 공급하는 단계를 포하함는 것을 특징으로 하는 신호 그룹 검색방법.
- 제8항에 있어서, 제1시스템 클럭 기간내에서, 상기 얻는 단계, 상기 공급단계, 상기 번역단계, 상기 시험 어드레스를 비교하는 단계와 상기 기억된 어드레스 부분을 비교하는 단계를 실행하는 단계와; 다음의 연속 시스템 클럭 사이클 동안 상기 사용 단계를 실행하는 단계를 추가로 구비하는 것을 특징으로 하는 신호 그룹 겸색 방법.
- 제9항에 있어서, 제1시스템 클럭 사이클 내에 상기 얻는 단계, 상기 공급단계, 상기 번역 단계 및 상기 시험 어드레스를 상기 비교하는 단계를 실행하는 단계와; 제2연속 시스템 클럭 사이클 동안에 상기 제3실제 어드레스 부분을 상기 공급하는 단계와 상기 기억된 어드레스 부분을 상기 비교하는 단계를 실행하는단계와; 제3연속 시스템 클럭 사이클내에 상기 사용 단계를 실행하는 단계를 추가로 구비하는 것을 특징으로 하는 신호 그룹 검색방법.
- 가상 어드레스와 관련된 신호 그룹을 제공하기 위해 중앙 처리 장치로 부터의 가상 어드레스에 응답하며, 상기 신호 그룹은 실제 어드레스로 식별된 위치에서 상기 캐쉬 메모리 유닛에 기억되고, 상기 가상 어드레스는 가상 페이지 수 부분 및 워드 부분을 가지며, 상기 실제 어드레스는 비교 부분 및 위치 부분을 가지고, 상기 위치 부분은 상기가상 어드레스 워드 부분 및 가산부분을 포함하는 장치에 있어서, 상기 장치는 캐쉬 메모리 유닛을 포함하고, 그 캐쉬 메모리 유닛은 공급된 비교 어드레스로 기억된 비교 어드레스를 비교하기 위한 비교 수단을 추가로 포함하며, 상기 실제 어드레스의 위치 부분으로 결정된 위치에서 실제 어드레스의 비교 부분을 기억하기 위한 캐쉬 디렉토리 수단과, 상기 실제 어드레스의 위치 부분으로 결정된 위치에서 상기 실제 어드레스로 식별되는 신호 그룹을 기억하기 위한 캐쉬 스토리지 수단과; 상기 가상 어드레스 워드 부분 및 시험 가산 부분이 상기 캐쉬 디렉토리 수단으로 공급되며, 시험 가산 부분을 제공하기 위해 상기 가상 어드레스에 응답하는 소형 번역 수단과; 번역된 실제 어드레스를 공급하기 위해 상기 가상 어드레스에 응답하며, 상기 캐쉬 스토리지 수단에 번역된 위치 어드레슬 공급하고 상기캐쉬 디렉토리 유닛 비교 유닛에 번역된 비교 부분을 공급하는 번역 수단과; 상기 캐쉬 디렉토리 수단 비교 유닛이 양의 비교를 식별하면 상기 번역된 위치 어드레스에 기억된 신호 그룹이 상기 장치로 부터 전송되며, 상기 시험 가산부분 및 번역된 가산 부분을 비교하기 위한 비교 수단을 포함하는 캐쉬 메모리 유닛을 구비하는 것을 특징으로 하는 신호 그룹공급 장치.
- 제14항에 있어서, 상기 비교 수단의 음이 비교로 인해 상기 번역된 위치 어드레스가 상기 캐쉬 디렉토리 유닛에 공급되며, 상기 캐쉬 디렉토리 수단 및 비교 유닛의 양의 비료로 인해 상기 번역된 위치 부분으로 결정된 위치에서 신호 그룹이 상기 장치로 부터 전송되는 것을 특징으로 하는 신호 그룹 공급장치.
- 제14항에 있어서, 상기 소형 번역 수단은 직접 액세스 연관 기억 장치를 포함하는 것을 특징으로 하는 신호 그룹 공급장치.
- 제14항에 있어서, 상기 소형 번역 수단, 상기 번역수단, 상기 캐쉬 디렉토리 수단 및 상기 비교 수단은 제1시스템 클럭 사이클 동안에 동작하며, 상기 캐쉬 스토리지 수단은 제2연속 시스템 클럭 사이클 동안에 동작하는 것을 특징으로 하는 신호 그룹 공급장치.
- 제15항에 있어서, 상기 소형 번역 수단, 상기 번역수단 및 상기 비교 수단은 제1시스템 클럭 사이클 동안에 동작하며; 상기 캐쉬 디렉토리 수단은 제2연속 클럭 사이클 동안에 동작하며; 상기 캐쉬 스토리지 수단은 제3연속 시스템 클럭 사이클 동안에 동자하는 것을 특징으로 하는 신호 그룹 공급장치.
- 제15항에 있어서, 상기 캐쉬 디렉토리 수단 및 상기 캐쉬 스토리지 수단에 대한 상기 번역된 위치 어드레스의 적용을 제어하기 위해 상기 비교수단 및 상기 캐쉬 디렉토리 수단 비교 유닛에 응답하는 멀리플렉서 수단을 추가로 포함하는 것을 특징으로 하는 신호그룹 공급장치.
- 제16항에 있어서, 관련된 가상 어드레스로 결정된 위치에서 상기 연관 기억 장치에 번역된 가상부분이 기억되는 것을 특징으로 하는 신호 그룹 공급장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US20349088A | 1988-06-07 | 1988-06-07 | |
| US203,490 | 1988-06-07 | ||
| US203490 | 1988-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900000773A true KR900000773A (ko) | 1990-01-31 |
| KR930002314B1 KR930002314B1 (ko) | 1993-03-29 |
Family
ID=22754220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890007893A KR930002314B1 (ko) | 1988-06-07 | 1989-06-07 | 캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법 |
Country Status (13)
| Country | Link |
|---|---|
| EP (1) | EP0349757B1 (ko) |
| JP (1) | JPH0251755A (ko) |
| KR (1) | KR930002314B1 (ko) |
| CN (1) | CN1024600C (ko) |
| AU (1) | AU612035B2 (ko) |
| CA (1) | CA1328026C (ko) |
| DE (1) | DE68926837T2 (ko) |
| ES (1) | ES2090023T3 (ko) |
| FI (1) | FI96645C (ko) |
| HR (1) | HRP921095A2 (ko) |
| MX (1) | MX173010B (ko) |
| NO (1) | NO176633C (ko) |
| YU (1) | YU117089A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965922B1 (en) * | 2000-04-18 | 2005-11-15 | International Business Machines Corporation | Computer system and method with internal use of networking switching |
| US7146484B2 (en) | 2004-06-15 | 2006-12-05 | Hitachi, Ltd. | Method and apparatus for caching storage system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140521A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Address exchange device |
| JPS51145227A (en) * | 1975-06-09 | 1976-12-14 | Nec Corp | Buffer memory system |
| US4170039A (en) * | 1978-07-17 | 1979-10-02 | International Business Machines Corporation | Virtual address translation speed up technique |
| JPS5696334A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Prefetch system |
| US4332010A (en) * | 1980-03-17 | 1982-05-25 | International Business Machines Corporation | Cache synonym detection and handling mechanism |
| JPS6049944B2 (ja) * | 1980-12-29 | 1985-11-06 | 富士通株式会社 | バッファ記憶制御方式 |
| US4400774A (en) * | 1981-02-02 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Cache addressing arrangement in a computer system |
| JPS5975482A (ja) * | 1982-10-22 | 1984-04-28 | Fujitsu Ltd | バツフア・ストレ−ジ制御方式 |
| EP0206050A3 (en) * | 1985-06-28 | 1990-03-14 | Hewlett-Packard Company | Virtually addressed cache memory with physical tags |
-
1989
- 1989-05-31 DE DE68926837T patent/DE68926837T2/de not_active Expired - Fee Related
- 1989-05-31 EP EP89109786A patent/EP0349757B1/en not_active Expired - Lifetime
- 1989-05-31 ES ES89109786T patent/ES2090023T3/es not_active Expired - Lifetime
- 1989-06-01 AU AU35924/89A patent/AU612035B2/en not_active Ceased
- 1989-06-06 CA CA000601865A patent/CA1328026C/en not_active Expired - Fee Related
- 1989-06-06 MX MX016332A patent/MX173010B/es unknown
- 1989-06-06 CN CN89103944A patent/CN1024600C/zh not_active Expired - Fee Related
- 1989-06-06 NO NO892310A patent/NO176633C/no unknown
- 1989-06-07 FI FI892779A patent/FI96645C/fi not_active IP Right Cessation
- 1989-06-07 KR KR1019890007893A patent/KR930002314B1/ko not_active IP Right Cessation
- 1989-06-07 JP JP89145015A patent/JPH0251755A/ja active Pending
- 1989-06-07 YU YU117089A patent/YU117089A/sh unknown
-
1992
- 1992-10-23 HR HRP921095AA patent/HRP921095A2/hr not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| NO176633B (no) | 1995-01-23 |
| CN1040446A (zh) | 1990-03-14 |
| EP0349757A2 (en) | 1990-01-10 |
| MX173010B (es) | 1994-01-28 |
| FI892779A (fi) | 1989-12-08 |
| FI892779A0 (fi) | 1989-06-07 |
| FI96645B (fi) | 1996-04-15 |
| YU117089A (sh) | 1992-07-20 |
| DE68926837T2 (de) | 1997-03-06 |
| JPH0251755A (ja) | 1990-02-21 |
| EP0349757B1 (en) | 1996-07-17 |
| ES2090023T3 (es) | 1996-10-16 |
| KR930002314B1 (ko) | 1993-03-29 |
| NO176633C (no) | 1995-05-03 |
| AU612035B2 (en) | 1991-06-27 |
| FI96645C (fi) | 1996-07-25 |
| NO892310D0 (no) | 1989-06-06 |
| CA1328026C (en) | 1994-03-22 |
| AU3592489A (en) | 1989-12-14 |
| CN1024600C (zh) | 1994-05-18 |
| DE68926837D1 (de) | 1996-08-22 |
| HRP921095A2 (hr) | 1994-04-30 |
| EP0349757A3 (en) | 1990-09-19 |
| NO892310L (no) | 1989-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840001368A (ko) | 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치 | |
| US5008816A (en) | Data processing system with multi-access memory | |
| KR910014814A (ko) | 가상 캐쉬를 이용하는 다중 처리컴퓨터 시스템의 일치성 유지 장치 | |
| ATE254778T1 (de) | Nachschlagtabelle und verfahren zur datenspeicherung darin | |
| KR920013131A (ko) | 내용 주소화 메모리용 우선 변환 참조 버퍼의 공간 절약을 위한 장치 및 방법 | |
| KR890008691A (ko) | 데이타 프로세서 디바이스 | |
| KR950033848A (ko) | 데이타 처리장치 | |
| KR890017611A (ko) | 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법 | |
| CA2020275A1 (en) | Apparatus and method for reading, writing, and refreshing memory with direct virtual or physical access | |
| ES8103868A1 (es) | Un sistema para acceder a modulos de memoria | |
| ATE186133T1 (de) | Sequentieller speicherzugriff | |
| KR970029066A (ko) | 명령어 인출 방법 및 장치 | |
| KR930010733A (ko) | 라이트 드루 가상 캐시메모리, 에일리어스 어드레싱 및 캐시플러시 | |
| EP0365117A3 (en) | Data-processing apparatus including a cache memory | |
| KR870011615A (ko) | 부분 서입 제어장치 | |
| US5463750A (en) | Method and apparatus for translating virtual addresses in a data processing system having multiple instruction pipelines and separate TLB's | |
| RU2003136262A (ru) | Использование контекстного идентификатора в кэш-памяти | |
| KR930002943A (ko) | 마이크로프로세서 및 그것을 갖는 기억관리시스템 | |
| KR900000773A (ko) | 캐쉬 메모리 유닛을 액세스하기 위해 가상 어드레스를 실제 어드레스로 번역하는 장치 및 방법 | |
| KR900018819A (ko) | 캐시 메모리 액세스 장치 및 방법 | |
| KR880011663A (ko) | 메모리 관리장치와 이 장치에서 사용하기 위한 방법 및 이 장치를 가지고 있는 시스템 | |
| JP3068935B2 (ja) | エントリ置き換え制御方法 | |
| KR890007161A (ko) | 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼 | |
| KR910010318A (ko) | 병렬 예외 체킹 및 갱신 바이패스를 구비한 우선 변환 참조 버퍼 | |
| JPS5613576A (en) | Memory access control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19990319 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |