KR970077522A - 반도체 소자의 베리어 금속층 형성 방법 - Google Patents
반도체 소자의 베리어 금속층 형성 방법 Download PDFInfo
- Publication number
- KR970077522A KR970077522A KR1019960017619A KR19960017619A KR970077522A KR 970077522 A KR970077522 A KR 970077522A KR 1019960017619 A KR1019960017619 A KR 1019960017619A KR 19960017619 A KR19960017619 A KR 19960017619A KR 970077522 A KR970077522 A KR 970077522A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- metal layer
- barrier metal
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 title claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 6
- 239000002184 metal Substances 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract 5
- 239000010936 titanium Substances 0.000 claims abstract 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract 5
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims 3
- 229910001882 dioxygen Inorganic materials 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 238000004140 cleaning Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 229910010282 TiON Inorganic materials 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 베리어 금속층 형성방법에 관한 것으로, 소자의 동작시 누설 전류의 발생을 방지하기 위하여 티타늄막 및 TiON막을 순차적으로 형성한 후 열처리 공정을 실시하여 상기 TiNO막의 밀도를 증가시키므로써 소자의 동작시 누설 전류의 발생이 방지되며, 고전압 공급시에도 소자의 신뢰성이 유지될 수 있다. 따라서 콘택 홀이 0.5㎛이하의 크기로 형성되는 고집적 소자의 제조 공정에 적용하므로써 소자의 수율이 향상될 수 있도록 한 반도체 소자의 베리어 금속층 형성 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명에 따른 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
Claims (7)
- 반도체 소자의 베리어 금속층 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성한 후 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 단계와, 상기 단계로부터 노출된 상기 실리콘 기판상에 성장된 자연 산화막을 제거시키기 위하여 세정 공정을 실시한 후 전체 상부면에 티타늄막을 형성하는 단계와, 상기 단계로부터 상기 티타늄막상에 TiNO막을 형성하는 단계와, 상기 단계로부터 상기 TiON막이 완전한 조성비를 갖도록 열처리하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 세정 공정은 100:1 BOE용액을 이용하여 100 내지 300초동안 실시하는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 티타늄막은 300 내지 1000A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 TiNO막은 200 내지 300℃의 온도에서 500 내지 1500A의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 TiNO막은 산소 및 질소 가스가 공급되는 분위기하에서 티타늄을 증착하므로써 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제5항에 있어서, 상기 공급되는 산소 및 질소 가스의 량은 10 내지 50SCCM인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
- 제1항에 있어서, 상기 열처리는 400 내지 450℃의 온도 및 산소와 질소 가스가 공급되는 분위기하에서 25 내지 35분동안 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017619A KR100406676B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체소자의베리어금속층형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960017619A KR100406676B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체소자의베리어금속층형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970077522A true KR970077522A (ko) | 1997-12-12 |
KR100406676B1 KR100406676B1 (ko) | 2004-02-25 |
Family
ID=37422715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960017619A KR100406676B1 (ko) | 1996-05-23 | 1996-05-23 | 반도체소자의베리어금속층형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100406676B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3321896B2 (ja) * | 1992-04-27 | 2002-09-09 | ソニー株式会社 | Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置 |
-
1996
- 1996-05-23 KR KR1019960017619A patent/KR100406676B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100406676B1 (ko) | 2004-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970077522A (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
KR100369354B1 (ko) | 저에너지 건식 세정 및 급속열처리 공정을 이용한 콘택 저항감소 방법 | |
KR19990003495A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
KR100282425B1 (ko) | 캐패시터의제조방법 | |
KR100237029B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
KR19990045196A (ko) | 반도체 장치 제조방법 | |
KR970003542A (ko) | 반도체 소자의 제조방법 | |
KR970008347A (ko) | 반도체 소자의 금속층 형성방법 | |
KR960042961A (ko) | 반도체 소자의 확산방지층 형성방법 | |
JP2776838B2 (ja) | 半導体装置の製造方法 | |
KR980005615A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR980005609A (ko) | 반도체 소자의 콘택 형성방법 | |
KR100702780B1 (ko) | 반도체 장치의 배선 형성방법 | |
KR970063670A (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
KR970063484A (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
KR970060363A (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
KR980005579A (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
KR980005532A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR970072084A (ko) | 반도체 소자의 금속층 형성방법 | |
KR980005369A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR940002966A (ko) | 폴리실리콘 식각 잔류물에 의한 층간단락 제거방법 | |
KR970063735A (ko) | 반도체 소자의 전하 저장전극 형성방법 | |
KR960026152A (ko) | 반도체 소자의 평탄화된 금속 배선 형성 방법 | |
KR19980037177A (ko) | 반도체 소자의 제조방법 | |
KR970053512A (ko) | 반도체소자의 도전배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |