KR970060363A - 반도체 소자의 확산 방지막 형성 방법 - Google Patents

반도체 소자의 확산 방지막 형성 방법 Download PDF

Info

Publication number
KR970060363A
KR970060363A KR1019960002010A KR19960002010A KR970060363A KR 970060363 A KR970060363 A KR 970060363A KR 1019960002010 A KR1019960002010 A KR 1019960002010A KR 19960002010 A KR19960002010 A KR 19960002010A KR 970060363 A KR970060363 A KR 970060363A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
semiconductor device
barrier layer
oxygen
layer
Prior art date
Application number
KR1019960002010A
Other languages
English (en)
Other versions
KR100187669B1 (ko
Inventor
진성곤
김삼동
김정태
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960002010A priority Critical patent/KR100187669B1/ko
Priority to JP8095104A priority patent/JPH09213657A/ja
Publication of KR970060363A publication Critical patent/KR970060363A/ko
Application granted granted Critical
Publication of KR100187669B1 publication Critical patent/KR100187669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 확산 방지막에 관한 것으로, 접합 파괴 현상의 발생을 방지하기 위하여 티타늄 나이트라이드를 중착한 후 산소 충진 효과를 중대시키기 위해 급속 열처리를 실시한다. 그러므로 금속 중착시 접합 파괴 현상의 발생이 효과적으로 방지되며, 콘택 홀의 크기 증가에 비해 일정한 콘택 저항을 얻을 수 있다. 또한 확산 방지막의 두께 감소로 인하여 금속층 패터닝 공정시 공정 마진(Margin)이 증대되어 소자의 수율이 향상될 수 있는 반도체 소자의 확산 방지막 형성 방법에 관한 것이다.

Description

반도체 소자의 확산 방지막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 확산 방지막 형성 방법을 설명하기 위한 소자의 단면도.

Claims (6)

  1. 반도체 소자의 확산 방지막 형성 방법에 있어서, 접합 영역이 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합 영역이 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성시킨 후 전체 상부면에 확산 방지막을 형성하는 단계와, 상기 단계로부터 산소의 충진 효과를 증대시키며, 상기 접합 영역의 실리콘 기판과 상기 확산 방지막의 계면에 실리사이이드층이 형성되도록 산소가 공급되는 급속 열처리 장치에서 금속 열처리를 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  2. 제1항에 있어서, 상기 확산 방지막은 콜리메이티드 티타늄 나이트라이드가 증착된 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  3. 제1항에 있어서, 상기 확산 방지막은 티타늄 나이트라이드가 증착된 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  4. 제1항에 있어서, 상기 급속 열처리는 400 내지 700℃의 온도에서 10 내지 120초 동안 실시되는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  5. 제1항에 있어서, 상기 산소의 공급량은 1 내지 10 slm인 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
  6. 제1 또는 제5항에 있어서, 상기 산소는 부분적으로 공급되도록 하는 것을 특징으로 하는 반도체 소자의 확산 방지막 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002010A 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법 KR100187669B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법
JP8095104A JPH09213657A (ja) 1996-01-30 1996-04-17 半導体素子の拡散防止膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법

Publications (2)

Publication Number Publication Date
KR970060363A true KR970060363A (ko) 1997-08-12
KR100187669B1 KR100187669B1 (ko) 1999-06-01

Family

ID=19450321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002010A KR100187669B1 (ko) 1996-01-30 1996-01-30 반도체 소자의 확산 방지막 형성 방법

Country Status (2)

Country Link
JP (1) JPH09213657A (ko)
KR (1) KR100187669B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055786A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 금속배선 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
EP0545602A1 (en) * 1991-11-26 1993-06-09 STMicroelectronics, Inc. Method for forming barrier metal layers
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries

Also Published As

Publication number Publication date
KR100187669B1 (ko) 1999-06-01
JPH09213657A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
KR930018648A (ko) 반도체 장치 제조방법
KR960042936A (ko) 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
KR930011301A (ko) 서브-마이크로 메터 집적회로의 얕은 접합 형성방법
KR890003048A (ko) Mos형 반도체 장치의 제조방법
KR970060363A (ko) 반도체 소자의 확산 방지막 형성 방법
KR0161735B1 (ko) 반도체 소자의 제조방법
KR970703615A (ko) 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체장치의 제조 방법(METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT)
KR960026384A (ko) 반도체 장치의 티타늄 실리사이드층 형성방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR970063484A (ko) 반도체 소자의 베리어 금속층 형성방법
KR970077522A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970072211A (ko) 저저항 금속 규화물층을 가지는 반도체 장치 제조 방법
KR960026198A (ko) 반도체 소자의 콘택홀 매립방법
KR930003278A (ko) 완만한 프로화일을 갖는 개구부의 형성방법
KR980005455A (ko) 반도체 소자의 게이트 전극 형성 방법
KR970063500A (ko) 반도체소자의 금속배선 형성방법
KR900003996A (ko) 반도체 소자 제조 공정
KR980005545A (ko) 반도체 소자의 제조방법
KR970052921A (ko) 반도체 소자의 금속층 형성 방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR960026629A (ko) 반도체 소자의 금속배선 형성 방법
KR970053514A (ko) 반도체소자의 도전배선 형성방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR980005652A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee