KR970063577A - 금속 배선 구조 및 형성방법 - Google Patents
금속 배선 구조 및 형성방법 Download PDFInfo
- Publication number
- KR970063577A KR970063577A KR1019960005000A KR19960005000A KR970063577A KR 970063577 A KR970063577 A KR 970063577A KR 1019960005000 A KR1019960005000 A KR 1019960005000A KR 19960005000 A KR19960005000 A KR 19960005000A KR 970063577 A KR970063577 A KR 970063577A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- conductive line
- metal wiring
- conductive
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 7
- 239000004065 semiconductor Substances 0.000 claims abstract 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 7
- 239000000758 substrate Substances 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims 5
- 239000012535 impurity Substances 0.000 claims 4
- 230000004888 barrier function Effects 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 238000009832 plasma treatment Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000003870 refractory metal Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선에 관한 것으로, 금속 배선 구조는 전도선과 이를 전기적으로 절연시키기 위한 절연막으로 구성되는 배선에서 상기 전도선과 인접한 절연막 일부의 밀도가 증가되거사 불순물이 함유되어 형성되는 변질층을 포함하여 구성된다.
상기와 같은 구조를 갖는 본 발명의 금속 배선 형성 공정은 반도체 기판에 형성되어진 실리콘 산화막의 소정영역에 트렌치를 형성하는 공정과, 플라즈마 처리로 상기 실리콘 산화막의 표면에 변질층을 형성하는 공정과, 전면에 도전성 물질을 CVD법으로 증착하고 에치백하여 전도선을 형성하는 공정으로 이루어진다.
상기와 같은 발명의 금속 배선 구조 및 형성 공정은 Cu를 이용한 금속 배선에서 Cu의 확산 및 기생용량의 증가를 막아 소자의 신뢰성을 높이는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 1d도는 본 발명의 제1실시예에 따른 금속 배선의 공정 단면도.
Claims (18)
- 전도선과 이를 전기적으로 절연시키기 위한 절연막으로 구성되는 배선 구조에 있어서, 상기 전도선과 인접한 절연막 일부의 밀도가 증가되거나 불순물이 함유되어 형성되는 변질층을 포함하여 구성됨을 특징으로 하는 금속 배선 구조.
- 제1항에 있어서, 변질층의 밀도는 2.22g/㎤보다 높은 것을 특징으로 하는 금속 배선 구조.
- 제1항에 있어서, 변질층은 B, P, Si, N의 원소중에 하나 이상의 불순물을 함유한 것을 특징으로 하는 금속 배선 구조.
- 반도체 소자의 금속 배선 형성 공정에 있어서, 반도체 기판에 형성되어진 실리콘 산화막의 소정영역에 트렌치를 형성하는 공정과, 상기 실리콘 산화막의 표면에 변질층을 형성하는 공정과, 상기 변질층산에 도전성물질을 증착하여 전도선을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
- 제4항에 이어서, 변질층은 압력을 0.5~10torr로 하고 Rf 파워를 0.5~2W/㎠로 하여 350~450℃의 온도에서 10~180초 동안 플라즈마 처리하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제 4항에 있어서, 전도선을 형성하기 위한 도전성 물질은 Cu를 사용하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제4항에 있어서, 실리콘 산화막의 표면에 형성되는 변질층은 B, P, Si, N 등의 원소중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 반도체 소자의 금속 배선 형성 공정에 있어서, 표면에 도전성 물질이 적층되어진 하부 전도선을 포함하는 반도체 기판의 전면에 형성되어진 실리콘 산화막의 일부를 식각하여 상기 하부 전도선의 표면을 선택적으로 노출시키는 공정과, 상기 실리콘 산화막의 표면에 변질층을 형성하는 공정과, 상기 변질층상에 도전성 물질을 증착하여 상부 전도선을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 금속 배선 형성 방법.
- 제8항에 있어서, 하부 전도선 표면의 도전성 물질층은 고융점 금속을 이용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제8항에 있어서, 변질층은 압력을 0.5~10torr로 하고 Rf 파워를 0.5~2W/㎠로 하여 350~450℃의 온도에서 10~80초 동안 플라즈마 처리하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제8항 또는 제10항에 있어서, 하부 전도선 표면에는 플라즈마 처리 공정시에 금속 베리어가 형성되는 것을 특징으로 하는 금속 배선 형성 방법.
- 제8항에 있어서, 전도선을 형성하기 위한 전도성 물질은 Cu를 사용하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제8항에 있어서, 변질층은 Si, N등의 원소중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제11항에 있어서, 금속 베리어는 Si, N 등의 원소중에서 어느 하나를 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제11항에 있어서, 도전성 물질층에 형성되는 금속 베리어는 실리사이드 또는 나이트라이드인 것을 특징으로 하는 금속 배선 형성 방법.
- 반도체 소자의 금속 배선 형성 공정에 있어서, 반도체 기판상에 도전성 물질로 이루어진 전도선을 형성하는 공정과, 상기 전도선을 전기적으로 절연시키기 위하여 최소한 부분적으로 밀도를 증착시키거나 불순물을 함유시킨 절연막을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 금속 배선 형성 방법.
- 제16항에 있어서, 절연막에 함유되는 불순물은 B, P, Si, N등의 원소중에서 하나 이상을 사용하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제16항에 있어서, 증가된 절연막의 밀도는 2.22g/㎤ 이상인 것을 특징으로 하는 금속 배선 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960005000A KR100198678B1 (ko) | 1996-02-28 | 1996-02-28 | 금속 배선 구조 및 형성방법 |
DE19700650A DE19700650B4 (de) | 1996-02-28 | 1997-01-10 | Metallleitungsstruktur und Verfahren zu deren Herstellung |
JP9024472A JP3049487B2 (ja) | 1996-02-28 | 1997-01-24 | 金属配線構造及びその形成方法 |
US08/808,634 US6013578A (en) | 1996-02-28 | 1997-02-28 | Method for forming a metal wiring structure of a semiconductor device |
US09/431,876 US6365972B1 (en) | 1996-02-28 | 1999-11-02 | Method for forming a metal wiring structure of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960005000A KR100198678B1 (ko) | 1996-02-28 | 1996-02-28 | 금속 배선 구조 및 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063577A true KR970063577A (ko) | 1997-09-12 |
KR100198678B1 KR100198678B1 (ko) | 1999-06-15 |
Family
ID=19452006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960005000A KR100198678B1 (ko) | 1996-02-28 | 1996-02-28 | 금속 배선 구조 및 형성방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6013578A (ko) |
JP (1) | JP3049487B2 (ko) |
KR (1) | KR100198678B1 (ko) |
DE (1) | DE19700650B4 (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3015717B2 (ja) | 1994-09-14 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法および半導体装置 |
US6326318B1 (en) | 1995-09-14 | 2001-12-04 | Sanyo Electric Co., Ltd. | Process for producing semiconductor devices including an insulating layer with an impurity |
US6268657B1 (en) | 1995-09-14 | 2001-07-31 | Sanyo Electric Co., Ltd. | Semiconductor devices and an insulating layer with an impurity |
US20010048147A1 (en) * | 1995-09-14 | 2001-12-06 | Hideki Mizuhara | Semiconductor devices passivation film |
US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
US6288438B1 (en) | 1996-09-06 | 2001-09-11 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
JP2975934B2 (ja) | 1997-09-26 | 1999-11-10 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
JP2000040679A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
US6326306B1 (en) * | 2001-02-15 | 2001-12-04 | United Microelectronics Corp. | Method of forming copper dual damascene structure |
JP3559026B2 (ja) * | 2001-08-24 | 2004-08-25 | キヤノン販売株式会社 | 半導体装置の製造方法 |
US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
KR100780681B1 (ko) * | 2001-12-28 | 2007-11-30 | 매그나칩 반도체 유한회사 | 반도체장치의 제조 방법 |
TWI257120B (en) | 2003-06-18 | 2006-06-21 | Fujitsu Ltd | Method for manufacturing semiconductor device |
DE102005024945B4 (de) * | 2005-05-31 | 2008-06-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung |
JP4593551B2 (ja) * | 2006-11-15 | 2010-12-08 | エルジー ディスプレイ カンパニー リミテッド | 電子機器用基板及びその製造方法と電子機器 |
KR101932532B1 (ko) | 2012-06-22 | 2018-12-27 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
JP6128787B2 (ja) * | 2012-09-28 | 2017-05-17 | キヤノン株式会社 | 半導体装置 |
JP6557585B2 (ja) * | 2015-12-02 | 2019-08-07 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
US11764153B1 (en) | 2022-07-28 | 2023-09-19 | Chun-Ming Lin | Interconnect structure and manufacturing method for the same |
US11842958B2 (en) * | 2022-03-18 | 2023-12-12 | Chun-Ming Lin | Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS495668B1 (ko) * | 1970-04-03 | 1974-02-08 | ||
JP2533078B2 (ja) * | 1984-11-27 | 1996-09-11 | ソニー株式会社 | 不純物拡散方法 |
US5024724A (en) * | 1987-03-27 | 1991-06-18 | Sanyo Electric Co., Ltd. | Dry-etching method |
JPH01138734A (ja) * | 1987-11-25 | 1989-05-31 | Mitsubishi Electric Corp | 複導電体層を有する半導体装置およびその製造方法 |
JP2730695B2 (ja) * | 1989-04-10 | 1998-03-25 | 忠弘 大見 | タングステン膜の成膜装置 |
JP3421861B2 (ja) * | 1992-11-30 | 2003-06-30 | ソニー株式会社 | 半導体装置の製造方法 |
US5654245A (en) * | 1993-03-23 | 1997-08-05 | Sharp Microelectronics Technology, Inc. | Implantation of nucleating species for selective metallization and products thereof |
JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
US5472913A (en) * | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
-
1996
- 1996-02-28 KR KR1019960005000A patent/KR100198678B1/ko not_active IP Right Cessation
-
1997
- 1997-01-10 DE DE19700650A patent/DE19700650B4/de not_active Expired - Fee Related
- 1997-01-24 JP JP9024472A patent/JP3049487B2/ja not_active Expired - Lifetime
- 1997-02-28 US US08/808,634 patent/US6013578A/en not_active Expired - Lifetime
-
1999
- 1999-11-02 US US09/431,876 patent/US6365972B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19700650A1 (de) | 1997-09-04 |
KR100198678B1 (ko) | 1999-06-15 |
JP3049487B2 (ja) | 2000-06-05 |
DE19700650B4 (de) | 2005-07-07 |
JPH09237838A (ja) | 1997-09-09 |
US6013578A (en) | 2000-01-11 |
US6365972B1 (en) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970063577A (ko) | 금속 배선 구조 및 형성방법 | |
KR100390951B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
US5700719A (en) | Semiconductor device and method for producing the same | |
US4855798A (en) | Semiconductor and process of fabrication thereof | |
US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
JPH07335885A (ja) | 低抵抗ゲート電極を有する半導体素子の製造方法 | |
US4713356A (en) | Manufacturing MOS semiconductor device with planarized conductive layer | |
JP3626773B2 (ja) | 半導体デバイスの導電層、mosfet及びそれらの製造方法 | |
US5003375A (en) | MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode | |
KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
US7176096B1 (en) | Transistor gate and local interconnect | |
JPH06244185A (ja) | 配線構造とその製法 | |
KR960012554A (ko) | 바이폴러 트랜지스터 및 그의 제조방법 | |
US8587128B2 (en) | Damascene structure | |
KR100433509B1 (ko) | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법 | |
US6100186A (en) | Method of selectively forming a contact in a contact hole | |
KR980005571A (ko) | 반도체 소자의 플러그(Plug) 형성 방법 | |
KR100431309B1 (ko) | 반도체디바이스의금속배선형성방법 | |
KR970703615A (ko) | 바이폴라 트랜지스터 및 모스 트랜지스터를 구비한 반도체장치의 제조 방법(METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE WITH BiCMOS CIRCUIT) | |
KR0147596B1 (ko) | 저저항 콘택을 갖는 비트라인 및 그 제조방법 | |
KR940004419B1 (ko) | Mos형 반도체장치 및 그 제조방법 | |
KR100356828B1 (ko) | 반도체장치의 제조방법 | |
US20020033503A1 (en) | Electrode resistance improved MOSFET with source and drain regions reduced in size beyond lithography limit and method for making the same | |
KR980005512A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0130865B1 (ko) | 반도체 소자의 실리사이드막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E801 | Decision on dismissal of amendment | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |