KR980005512A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법

Info

Publication number
KR980005512A
KR980005512A KR1019960024242A KR19960024242A KR980005512A KR 980005512 A KR980005512 A KR 980005512A KR 1019960024242 A KR1019960024242 A KR 1019960024242A KR 19960024242 A KR19960024242 A KR 19960024242A KR 980005512 A KR980005512 A KR 980005512A
Authority
KR
South Korea
Prior art keywords
film
tungsten nitride
nitride film
forming
metal wiring
Prior art date
Application number
KR1019960024242A
Other languages
English (en)
Other versions
KR100197669B1 (ko
Inventor
김헌도
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024242A priority Critical patent/KR100197669B1/ko
Publication of KR980005512A publication Critical patent/KR980005512A/ko
Application granted granted Critical
Publication of KR100197669B1 publication Critical patent/KR100197669B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판 상부에 평탄화층을 형성하고, 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 확산방지막과 금속배선을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 전체표면상부에 티타늄막을 소정두께 형성하고, 상기 티타늄막 상부에 압축응력을 갖는 비정지 텅스텐질화막과 인장응력을 갖는 정질 텅스텐질화막을 각각 소정두께 형성하여 티타늄막/비정질 텅스텐질화막/정질 텅스텐질화막의 적층구조로 확산방지막을 형성한 다음, 상기 콘택홀을 매립하는 금속배선을 형성하여, 종래의 티타늄막/티타늄질화막 적층구조의 확산방지막보다 양호한 층덮힘과 양호한 확산방지효과를 가질 수 있으며 증착챔버 내부에서 응력에 의한 파티클의 유발을 방지하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.

Claims (13)

  1. 반도체기판 상부에 평타화층을 형성하고, 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 확산방지막과 금속배선을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 전체표면 상부에 티타늄막을 소정두께 형성하는 공정과, 상기 티타늄막 상부에 압축응력을 갖는 비정질 텅스텐질화막과 인장응력을 갖는 정질 텅스텐질화막을 각각 소정두께 형성하여 티타늄막/비정질 텅스텐질화막정질 텅스텐질화막의 적층구조로 확산방지막을 형성하는 공정과, 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을포함하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 타타늄막은 인장응력을 갖는 것을 특징으로하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 비정질 텅스텐질화막과 정질 텅스텐질화막은 하나의 증착챔버에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 비정질 텅스텐질화막/정질 텅스텐질화막의 적층구조는 정질 텅스텐질화막/비정질 텅스텐질화막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1항 또는 제3항에 있어서, 상기 비정질 텅스텐질화막은 20~55퍼센트의 N2분압으로 스퍼터링하여 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  6. 제1항 또는 제3항에 있어서, 상기 비정질 텅스텐질화막은 60~85퍼센트의 N2분압으로 스퍼터링하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 제1항에 있어서, 상기 금속배선 형성공정은 동일한 진공을 유지하며 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  8. 제1항에 있어서, 상기 금속배선 형성공정은 상기 정질 텅스텐질화막 상부에 다른 티타늄막을 형성하고 금속배선을 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  9. 반도체기판 상부에 평탄화층을 형성하고, 콘택마스크를 이용한 식각공정으로 상기 반도체기판을 노출시키는 콘택홀을 형성한 다음, 확산방지막과 금속배선을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 전체표면 상부에 비정질 텅스텐막을 소정두께 형성하는 공정과, 상기 비정질 텅스텐막 상부에 인장응력을 갖는 정질 텅스텐 질화막을 소정두께 형성하여 비정질 텅스텐막/정질 텅스텐질화막의 적층구조로 확산방지막을 형성하는 공정과, 상기 콘택홀을 매립하는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  10. 제9항에 있어서, 상기 비정질 텅스텐막은 인장응력을 갖는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  11. 제9항에 있어서, 상기 비정질 텅스텐막과 정질 텅스텐질화막의 적층구조는 하나의 증착챔버에서 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  12. 제9항 또는 제11항에 있어서, 상기 정질 텅스텐질화막은 60~85퍼센트의 N2분압으로 스퍼터링하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  13. 제9항에 있어서, 상기 금속배선 형성공정은 동일한 진공을 유지하며 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024242A 1996-06-27 1996-06-27 반도체 소자의 금속배선 형성방법 KR100197669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024242A KR100197669B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024242A KR100197669B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005512A true KR980005512A (ko) 1998-03-30
KR100197669B1 KR100197669B1 (ko) 1999-06-15

Family

ID=19463706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024242A KR100197669B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100197669B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301057B1 (ko) * 1999-07-07 2001-11-01 윤종용 구리 배선층을 갖는 반도체 소자 및 그 제조방법
KR100891519B1 (ko) * 2006-12-28 2009-04-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339584A (ja) * 2005-06-06 2006-12-14 Sharp Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301057B1 (ko) * 1999-07-07 2001-11-01 윤종용 구리 배선층을 갖는 반도체 소자 및 그 제조방법
KR100891519B1 (ko) * 2006-12-28 2009-04-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100197669B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5654233A (en) Step coverage enhancement process for sub half micron contact/via
KR970063577A (ko) 금속 배선 구조 및 형성방법
KR980005518A (ko) 반도체 소자의 금속 배선 형성 방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
US6831007B2 (en) Method for forming metal line of Al/Cu structure
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
US6274476B1 (en) Semiconductor device and method of manufacturing the same
JPH11145138A (ja) 半導体装置およびその製造方法
JPH0974095A (ja) 半導体装置の製造方法
JPH05326722A (ja) 半導体装置の製造方法
JP3221411B2 (ja) 半導体装置の製造方法
JPH11176767A (ja) 半導体装置の製造方法
KR970008418A (ko) 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도체 장치
KR960002060B1 (ko) 전면 화학 증착 및 선택적 화학 증착법을 이용한 전자 이동 방지용 적층 배선 방법
KR970072313A (ko) 반도체 금속박막의 배선방법
KR970003457A (ko) 반도체 소자의 금속 배선 형성방법
JPH05343531A (ja) 半導体装置及びその製造方法
KR960026220A (ko) 반도체 장치의 제조방법
KR970052297A (ko) 반도체소자의 금속배선 형성방법
KR900019151A (ko) 반도체 장치의 제조방법
KR970077199A (ko) 반도체 소자의 배선층 형성방법
KR930005179A (ko) 반도체장치의 제조방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR970008491A (ko) 반도체장치의 다층배선 형성방법
KR970052930A (ko) 반도체 소자의 금속배선막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee