JP4593551B2 - 電子機器用基板及びその製造方法と電子機器 - Google Patents
電子機器用基板及びその製造方法と電子機器 Download PDFInfo
- Publication number
- JP4593551B2 JP4593551B2 JP2006309011A JP2006309011A JP4593551B2 JP 4593551 B2 JP4593551 B2 JP 4593551B2 JP 2006309011 A JP2006309011 A JP 2006309011A JP 2006309011 A JP2006309011 A JP 2006309011A JP 4593551 B2 JP4593551 B2 JP 4593551B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- substrate
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
(2)ゲート電極の銅層のパターニング工程銅膜40cの表面にレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して、図5のBに示すような銅層(銅配線)40aを形成する。
(5)半導体能動膜(a−Si層)42のCVD成膜工程成膜室60をSiH4+H2混合ガス雰囲気とし、第1の電極70にダミーターゲット71aを装着したままで第1の交流電源75から第1の電極70に周波数200MHz程度の高周波を供給し、更に、第2の交流電源80から第2の電極72に高周波電力を供給し、ガラス基板36にかかるイオンエネルギーを制御してa−Si層の成膜を行い、半導体能動膜42を形成する。
(7)半導体能動膜42とオーミックコンタクト膜43aのパターニング工程オーミックコンタクト膜43aの表面にレジストを塗布してパターン露光し、エッチングにより不要部分を除去した後にレジストを剥離するパターニングを施して、図5のDに示すようにゲート電極40よりも小さいアイランド状の半導体能動膜42とオーミックコンタクト膜43aを得る。半導体能動膜42と、オーミックコンタクト膜43aの形成位置は、ゲート電極40上のゲート絶縁膜41においてゲート電極40と対向する位置である。
(8)低抵抗シリコン化合物膜(a−Si:n+層)45aのスパッタ成膜工程オーミックコンタクト膜43aとゲート絶縁膜41上を覆うように低抵抗シリコン化合物膜45aを上記オーミックコンタクト膜43aのスパッタ成膜と同様にして成膜する。
(10)オーミックコンタクト膜43,44と、低抵抗シリコン化合物膜45,47と、ソース電極46及びドレイン電極48の銅層の形成工程半導体能動膜42の中央部分の上部をエッチングにより除去し、半導体能動膜42の中央部分上のオーミックコンタクト膜43aと低抵抗シリコン化合物膜45aと銅膜46cを除去することで、図6のAに示すように半導体能動膜42の両端部分上に相互に離隔してオーミックコンタクト膜43,44を形成し、各オーミックコンタクト膜上に被覆された形の低抵抗シリコン化合物膜45,47とソース電極46の銅層46aとドレイン電極48の銅層48aとを形成することができる。
(12)パッシベーション膜49のCVD成膜工程半導体能動膜42とソース電極46とドレイン電極48を覆うように窒化ケイ素からなるパッシベーション膜49をゲート絶縁膜41のCVD成膜工程とほぼ同様にして成膜する。
(P−1)銅膜40cと基板間の被膜40eの成膜工程第1の電極70に銅からなるターゲット71を装着し、成膜室60内に上記処理ガスを供給し、直流電源78か第1の交流電源75を作動させて第1の電力(直流電力と交流電力のうち少なくともどちらか一方)をターゲット71に印加するとともに第2の交流電源80を作動させて第2の交流電力をガラス基板36に印加するスパッタ法により、図8のAに示すように基板36上に窒化銅被膜、リン化銅被膜、ほう化銅被膜、臭化銅被膜などの被膜40eを成膜する。
(比較例1)実施例1と同様にしてガラス基板上に膜厚2000オングストロームの銅膜を形成し、銅膜のみからなる配線層を形成した。この比較例1で得られた配線層の比抵抗を測定したところ、1.9Ω・cmであった。
Claims (4)
- 成膜室内に基板を装着し、前記成膜室内に少なくともPH3ガスを含有する第1の処理ガスを供給し、蒸着法により前記基板表面に第1リン化銅膜を形成し、次いで前記成膜室内に不活性ガスを供給し、蒸着法により前記第1リン化銅膜表面に第1銅膜を形成し、前記第1リン化銅膜と前記第1銅膜との積層膜をパターニングしてゲート配線を形成し、次いでプラズマ処理室内に少なくともPH3ガスを含有する第2の処理ガスを供給し、前記ゲート配線の外面を第2リン化銅被膜で覆うようプラズマ処理する工程と、
前記ゲート配線が形成される前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体能動膜とオーミックコンタクト膜を順次に形成し、前記半導体能動膜とオーミックコンタクト膜をパターニングする工程と、
前記半導体能動膜とオーミックコンタクト膜が形成される前記ゲート絶縁膜上に、前記蒸着法により第2銅膜を形成し、前記第2銅膜をパターニングしてソース及びドレイン配線を形成する工程と、
前記プラズマ処理室内に少なくとも前記PH 3 ガスを含有する第2の処理ガスを供給し、前記ソース及びドレイン配線の外面を第3リン化銅被膜で覆うようプラズマ処理する工程と、
前記ソース及びドレイン配線が形成される前記ゲート絶縁膜上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜上に、画素電極を形成する工程と、を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 成膜室内に基板を装着し、前記成膜室内に少なくともB2H6ガスを含有する第1の処理ガスを供給し、蒸着法により前記基板表面に第1ホウ化銅膜を形成し、次いで前記成膜室内に不活性ガスを供給し、蒸着法により前記第1ホウ化銅膜表面に第1銅膜を形成し、前記第1ホウ化銅膜と前記第1銅膜との積層膜をパターニングしてゲート配線を形成し、次いでプラズマ処理室内に少なくともB2H6ガスを含有する第2の処理ガスを供給し、前記ゲート配線の外面を第2ホウ化銅被膜で覆うようプラズマ処理する工程と、
前記ゲート配線が形成される前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体能動膜とオーミックコンタクト膜を順次に形成し、前記半導体能動膜とオーミックコンタクト膜をパターニングする工程と、
前記半導体能動膜とオーミックコンタクト膜が形成される前記ゲート絶縁膜上に、前記蒸着法により第2銅膜を形成し、前記第2銅膜をパターニングしてソース及びドレイン配線を形成する工程と、
前記プラズマ処理室内に少なくとも前記B 2 H 6 ガスを含有する第2の処理ガスを供給し、前記ソース及びドレイン配線の外面を第3ホウ化銅被膜で覆うようプラズマ処理する工程と、
前記ソース及びドレイン配線が形成される前記ゲート絶縁膜上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜上に、画素電極を形成する工程と、を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 成膜室内に基板を装着し、前記成膜室内に少なくともHBrガスを含有する第1の処理ガスを供給し、蒸着法により前記基板表面に第1臭化銅膜を形成し、次いで前記成膜室内に不活性ガスを供給し、蒸着法により前記第1臭化銅膜表面に第1銅膜を形成し、前記第1臭化銅膜と前記第1銅膜との積層膜をパターニングしてゲート配線を形成し、次いでプラズマ処理室内に少なくともHBrガスを含有する第2の処理ガスを供給し、前記ゲート配線の外面を第2臭化銅被膜で覆うようプラズマ処理する工程と、
前記ゲート配線が形成される前記基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体能動膜とオーミックコンタクト膜を順次に形成し、前記半導体能動膜とオーミックコンタクト膜をパターニングする工程と、
前記半導体能動膜とオーミックコンタクト膜が形成される前記ゲート絶縁膜上に、前記蒸着法により第2銅膜を形成し、前記第2銅膜をパターニングしてソース及びドレイン配線を形成する工程と、
前記プラズマ処理室内に少なくとも前記HBrガスを含有する第2の処理ガスを供給し、前記ソース及びドレイン配線の外面を第3臭化銅被膜で覆うようプラズマ処理する工程と、
前記ソース及びドレイン配線が形成される前記ゲート絶縁膜上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜上に、画素電極を形成する工程と、を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記ソース及びドレイン配線を形成する以前に、前記半導体能動膜とオーミックコンタクト膜が形成される前記ゲート絶縁膜上に、低抵抗シリコン化合物膜を形成する工程を追加で含み、
前記低抵抗シリコン化合物膜を前記第2銅膜とともにパターニングすることを含むことを特徴とする請求項1、2又は3に記載の薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309011A JP4593551B2 (ja) | 2006-11-15 | 2006-11-15 | 電子機器用基板及びその製造方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309011A JP4593551B2 (ja) | 2006-11-15 | 2006-11-15 | 電子機器用基板及びその製造方法と電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10352111A Division JP2000165002A (ja) | 1998-11-26 | 1998-11-26 | 電子機器用基板及びその製造方法と電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007065689A JP2007065689A (ja) | 2007-03-15 |
JP4593551B2 true JP4593551B2 (ja) | 2010-12-08 |
Family
ID=37927876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309011A Expired - Lifetime JP4593551B2 (ja) | 2006-11-15 | 2006-11-15 | 電子機器用基板及びその製造方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4593551B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5222355B2 (ja) * | 2008-04-09 | 2013-06-26 | 暁東 馬 | ナノワイヤの形成方法 |
WO2009125504A1 (ja) * | 2008-04-09 | 2009-10-15 | Ma Xiaodong | ナノワイヤ及びその形成方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202841A (ja) * | 1988-02-08 | 1989-08-15 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0499290A (ja) * | 1990-08-11 | 1992-03-31 | Sony Corp | 銅薄膜の選択的ドライエッチング方法 |
JPH04243134A (ja) * | 1991-01-18 | 1992-08-31 | Sony Corp | 銅系金属配線の形成方法 |
JPH05144811A (ja) * | 1991-11-22 | 1993-06-11 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
JPH07230991A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09181173A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH09232579A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
JPH09237838A (ja) * | 1996-02-28 | 1997-09-09 | Lg Semicon Co Ltd | 金属配線構造及びその形成方法 |
JPH09289211A (ja) * | 1996-02-23 | 1997-11-04 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JPH1012614A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Ltd | 半導体装置用配線およびその製造方法 |
JPH1012600A (ja) * | 1996-06-12 | 1998-01-16 | Samsung Electron Co Ltd | 半導体デバイス製造工程のプラズマエッチング方法 |
-
2006
- 2006-11-15 JP JP2006309011A patent/JP4593551B2/ja not_active Expired - Lifetime
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202841A (ja) * | 1988-02-08 | 1989-08-15 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH0499290A (ja) * | 1990-08-11 | 1992-03-31 | Sony Corp | 銅薄膜の選択的ドライエッチング方法 |
JPH04243134A (ja) * | 1991-01-18 | 1992-08-31 | Sony Corp | 銅系金属配線の形成方法 |
JPH05144811A (ja) * | 1991-11-22 | 1993-06-11 | Hitachi Ltd | 薄膜半導体装置及びその製造方法 |
JPH07230991A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09181173A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH09232579A (ja) * | 1996-02-20 | 1997-09-05 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその製造方法 |
JPH09289211A (ja) * | 1996-02-23 | 1997-11-04 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JPH09237838A (ja) * | 1996-02-28 | 1997-09-09 | Lg Semicon Co Ltd | 金属配線構造及びその形成方法 |
JPH1012600A (ja) * | 1996-06-12 | 1998-01-16 | Samsung Electron Co Ltd | 半導体デバイス製造工程のプラズマエッチング方法 |
JPH1012614A (ja) * | 1996-06-24 | 1998-01-16 | Hitachi Ltd | 半導体装置用配線およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007065689A (ja) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4247772B2 (ja) | 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置 | |
KR101167661B1 (ko) | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 | |
KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
JP3940385B2 (ja) | 表示デバイスおよびその製法 | |
JP4368200B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
KR20070049278A (ko) | 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법 | |
CN1917202B (zh) | 布线结构、布线制造方法、薄膜晶体管基板及其制造方法 | |
KR100750922B1 (ko) | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 | |
JP2007212699A (ja) | 反射型tft基板及び反射型tft基板の製造方法 | |
KR20040063367A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법 | |
KR20070019458A (ko) | 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법 | |
GB2416908A (en) | Array substrate for LCD and fabrication method thereof | |
JP4593551B2 (ja) | 電子機器用基板及びその製造方法と電子機器 | |
CN112951845A (zh) | 阵列基板 | |
JP2000165002A (ja) | 電子機器用基板及びその製造方法と電子機器 | |
JP4886285B2 (ja) | 表示デバイス | |
CN211743124U (zh) | 阵列基板及显示面板 | |
CN111403336A (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
KR100656913B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20030028110A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
US20210217978A1 (en) | Transistor array | |
KR100777706B1 (ko) | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 | |
KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100767379B1 (ko) | 박막 트랜지스터 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |