KR970063497A - 반도체 소자의 금속 배선층 형성 방법 - Google Patents
반도체 소자의 금속 배선층 형성 방법 Download PDFInfo
- Publication number
- KR970063497A KR970063497A KR1019960004696A KR19960004696A KR970063497A KR 970063497 A KR970063497 A KR 970063497A KR 1019960004696 A KR1019960004696 A KR 1019960004696A KR 19960004696 A KR19960004696 A KR 19960004696A KR 970063497 A KR970063497 A KR 970063497A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- source
- forming
- tin
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명에 의한 반도체 소자의 금속 배선층 형성방법은, CVD-W 배선층 하부에 오믹층, 희생층, 밀착층을 두어 후속되는 고온의 열처리 공정에 의해 TiSi2층의 변형, 예컨데 응집(Agglomeration)현상 및 소오스/드레인 영역에 주입된 불순물 이온들의 외부 확산(Out-diffusion)을 억제하여 콘택홀에서의 급격한 저항 증가를 방지할 수 있고, 종래의 텅스텐 폴리사이드 구조에 비해 N+ 소오스/드레인 영역과 P+ 소오스/드레인 영역을 동시에 연결할 수 있다는 잇점이 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제7도는 본 발명에 의한 반도체 소자의 금속 배선층 형성 방법을 순차적으로 도시한 단면도이다.
Claims (9)
- 반도체 기판에 소오스/드레인 영역을 형성하는 단계; 상기 소오스/드레인 영역이 형성된 반도체 기판에 절연막을 증착하고 패터닝하여 상기 소오스/드레인 영역에 콘택홀을 형성하는 단계; 상기 소오스/드레인 영역이 노출된 콘택홀 바닥에 반응지연막을 형성하는 단계; 상기 결과물 전면에 오믹층(Ohmic Layer)을 얇게 증착하는 단계; 상기 결과물에 열처리 공정을 실시하여 상기 반응지연막과 오믹층이 접촉하는 상기 콘택홀 바닥에 화합물층을 형성하고, 상기 콘택홀 바닥을 제외한 상기 절연막 상에 미반응되어 남아있는 상기 오믹층을 제거하는 단계; 및 상기 결과물에 희생층(Sacrificial Layer), 밀착층(Glue Layer) 및 금속 배선층을 차례로 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 오믹층(Ohmic Layer)은 티타늄(Ti)을 얇게 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 희생층의 재료로 SiH4, Si4H6등 중에서 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 희생층은 650℃ 이하에서 저압화학기상증착(LPCVD;Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PE-CVD;Plasma Enhenced Chemical Vapor Deposition)중에서 어느 하나의 방법으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 희생층은 1000A°이하의 두께를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 밀착층은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 Ti : N이 1 : 1인 TiN층의 이중구조를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 밀착층은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 N양이 Ti양보다 많은 TiN층(N Rich TiN)의 이중 구조를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 희생층을 증착하기 저에 스퍼터(Sputter) 식각 공정을 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
- 제1항에 있어서, 상기 소오스/드레인 영역의 불순물이 P+형일 경우 상기 콘택홀을 형성하는 단계 후에 P+형 이온 주입 공정을 추가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004696A KR0176197B1 (ko) | 1996-02-26 | 1996-02-26 | 반도체 소자의 금속 배선층 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004696A KR0176197B1 (ko) | 1996-02-26 | 1996-02-26 | 반도체 소자의 금속 배선층 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063497A true KR970063497A (ko) | 1997-09-12 |
KR0176197B1 KR0176197B1 (ko) | 1999-04-15 |
Family
ID=19451814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960004696A KR0176197B1 (ko) | 1996-02-26 | 1996-02-26 | 반도체 소자의 금속 배선층 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0176197B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100458297B1 (ko) * | 1997-12-31 | 2005-02-24 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
KR100604089B1 (ko) | 2004-12-31 | 2006-07-24 | 주식회사 아이피에스 | In-situ 박막증착방법 |
-
1996
- 1996-02-26 KR KR1019960004696A patent/KR0176197B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0176197B1 (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970063577A (ko) | 금속 배선 구조 및 형성방법 | |
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR970063497A (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
KR940018699A (ko) | TiSi_2/TiN 피복 상호 연결 기술 | |
KR100313256B1 (ko) | 반도체장치및그제조방법 | |
KR980005554A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR970072313A (ko) | 반도체 금속박막의 배선방법 | |
KR970018230A (ko) | 금속배선의 장벽금속 형성 방법 | |
KR970072084A (ko) | 반도체 소자의 금속층 형성방법 | |
KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
JPS62265718A (ja) | 半導体装置の製造方法 | |
KR970077199A (ko) | 반도체 소자의 배선층 형성방법 | |
KR930005179A (ko) | 반도체장치의 제조방법 | |
KR0130865B1 (ko) | 반도체 소자의 실리사이드막 형성방법 | |
KR970067861A (ko) | 반도체 장치 및 그 제조방법 | |
KR980005548A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR890016634A (ko) | 반도체장치의 제조방법 | |
JPS62130540A (ja) | 半導体装置 | |
KR930011111A (ko) | 티타늄 실리사이드를 이용한 콘택제조방법 | |
KR910015008A (ko) | 금속배선방법 | |
KR910013508A (ko) | 텅스텐 실리사이드를 이용한 접속영역 형성방법 | |
KR940001462A (ko) | 게이트전극 형성방법 | |
KR970018231A (ko) | 금속배선 제조방법 | |
KR940016791A (ko) | 반도체 메모리 장치의 캐패시터 구조 및 제조방법 | |
KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |