KR100313256B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100313256B1
KR100313256B1 KR1019980002739A KR19980002739A KR100313256B1 KR 100313256 B1 KR100313256 B1 KR 100313256B1 KR 1019980002739 A KR1019980002739 A KR 1019980002739A KR 19980002739 A KR19980002739 A KR 19980002739A KR 100313256 B1 KR100313256 B1 KR 100313256B1
Authority
KR
South Korea
Prior art keywords
film
tin
semiconductor device
tin film
wiring pattern
Prior art date
Application number
KR1019980002739A
Other languages
English (en)
Other versions
KR19980070983A (ko
Inventor
존 마크 드라이난
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980070983A publication Critical patent/KR19980070983A/ko
Application granted granted Critical
Publication of KR100313256B1 publication Critical patent/KR100313256B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 배선 시스템은 TiN 막에 비해 저항율이 낮으며 고온에서 열적 안정도가 높은 Ti2N 막을 구비한다. Ti2N 막은 절연막상에 연속적으로 형성된 TiN 막 및 Ti 막을 급속 열적 어닐링함으로서 형성된다. 급속 열처리는 30 내지 120 초동안 700 내지 900 ℃ 의 기판온도에서 질소 분위기에서 실행된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURE METHOD THEREOF}
본 발명은 반도체 장치의 배선 시스템에 관한 것으로, 특히, Ti2N 조성물을 함유한 신규한 금속성 배선 시스템에 관한 것이다. 또한, 본 발명은 이러한 반도체 장치를 제조하는 방법에 관한 것이다.
장치 소자를 위한 보다 높은 집적화 및 미세화는 물론, 배선 시스템을 위한 보다 미세한 패턴이 DRAM과 같은 반도체 장치에서 집약적으로 개발되어 왔다. 배선 시스템의 보다 미세한 패턴을 위하여, 폴리실리콘 (폴리사이드) 상의 실리사이드 및 텅스텐 실리사이드가 DRAM 의 게이트 전극 또는 워드 라인 및 비트 라인을 위하여 각각 이용되는 것이 제안된다. 이런 구조에서, 일반적으로, 폴리사이드는 커패시터를 위한 접촉은 물론, 메모리셀을 구성하는 MOSFET 의 소오스/드레인 영역과 비트 라인사이의 접촉을 위하여 사용된다. 보다 높은 집적화 및 미세화가 진보됨에 따라, 텅스텐 실리사이드 또는 폴리사이드의 저항율이 반도체 장치의 동작 속도를 감소시키는 경향이 있다는 문제점이 나타나며, 따라서, 신규한 도전성 재료는 저항율이 낮으며 보다 높은 온도에서 높은 안정도를 갖는 것이 요구된다.
일본 특개평 제 JP-A-7(1995)-155775 호에는, 질화티타늄(TiN)이 텅스텐 실리사이드 및 폴리사이드 대신에 고융점 조성물로서 단일 도전층에 이용되며,MISFET의 게이트 전극 또는 배선 시스템은 또한 TiN에 의하여 형성된다는 것이 개시되어 있다. 그러나, 이 공보에서는, 열처리 동안 TiN 의 불안정성이 기술되어 있지 않다.
일본 특개평 JP-A-59(1984)-39049 호에는, 반도체 장치의 배선 시스템용으로 티타늄 (Ti), 지르코늄 (Zr), 및 바나듐 (V) 과 같은 전이 금속의 질화물, 붕화물 또는 탄화물이 사용된다는 것이 개시되어 있다. 또한, 여기에서 전이 금속의 질화물은 반도체층과의 직접 접촉시에 보다 높은 저항을 나타내므로, 반도체층과 질화물 사이에 순수 전이 금속을 삽입시킴으로서 접촉 저항을 감소시키는 것이 제안되어 있다.
JP-A-59-39049 에서는, 전이 금속의 질화물이 순수 전이 금속보다 저항율이 높기 때문에 전체적인 저항이 증가되는 것은 언급하고 있지 않다. 게다가, TiN 만이 질화물의 예로서 기술되고 있으며, 열처리 동안 TiN 의 불안정성도 여기에 기술되어 있지 않다.
W.J.Garceau et al. 의 논문 "고체 박막", 60 (1979) pp. 237-247 에서는 Ti 와 Pt 사이에 삽입된 TiN 층이 Ti-Pt 상호금속성 조성물의 형성을 방지하는 확산장벽으로서 작용하는 것을 나타낸다. 또한, 질소 함유량에 대응하여 TiN 의 저항율이 변한다. 즉, 0 내지 35 at.% 의 질소의 증가로 저항율이 약 100 μΩ·㎝ 까지 증가하고, 35 at.% 초과하는 경우 질소 함유량의 소량 증가로 저항율은 약 40 μΩ·㎝ 로 급격하게 불연속적으로 감소한다.
상술한 논문에서는, TiN 이 배선 시스템용 하부층으로서 기술되어 있지 않고, 저항율의 급격한 변화후에 TiN 의 열적 안정성이 언급되어 있지 않다.
본 발명의 목적은 TiN 막과 비교하여 저항율이 낮고, 열적 안정성이 높으며 절연막상의 부착력이 우수한, 반도체 장치의 신규한 배선 시스템을 제공하는데 있다.
본 발명의 또다른 목적은 상기 전술한 배선 시스템을 형성하는 방법을 제공하는 것이다.
본 발명은 반도체 기판, 반도체 기판을 덮는 절연막, 및 절연막상에 형성되며, Ti2N막을 포함하는 배선 패턴을 구비하는 반도체 장치를 제공한다.
또한, 본 발명은 반도체 기판을 덮는 TiN 막을 형성하고, TiN 막상에 Ti 막을 형성하고, TiN 막과 Ti 막을 열처리하여 TiN 막과 Ti 막으로부터 Ti2N 를 형성하는 단계로 이루어지는 배선 시스템을 갖는 반도체 장치를 제조하는 방법을 제공한다.
도 1 은 연속 제조 단계에 따라 본 발명의 제 1 실시예에 따른 배선 시스템을 갖는 반도체 장치의 단면도이며,
도 2 는 급속 열적 어닐링에서의 어닐링 온도에 대한 TiN 막 및 Ti 막의 시트저항을 나타낸 그래프.
도 3 은 연속 제조 단계에 따라 본 발명의 제 2 실시예에 따른 배선 시스템을 구비하는 반도체 장치의 단면도이며,
도 4 는 급속 열적 어닐링에서의 어닐링 온도에 대한 TiN/Ti/TiN 막의 시트 저항을 나타낸 그래프이며,
도 5 는 본 발명의 제 2 실시예에 따른 배선 시스템의 결정 방향 및 구성 성분을 나타내기 위하여, TiN/Ti/TiN 막을 어닐링한 후의 X 선 회절 스펙트럼도이다.
*도면의 주요 부분에 대한 부호의 설명*
11 : 실리콘 기판
12 : 절연막
13 : TiN 막 패턴
14 : Ti 막 패턴
15 : Ti2N 막
본 발명에 따른 반도체 장치 및 본 발명에 따른 방법에 의해서 제조된 반도체 장치에 따르면, Ti2N막을 구비하는 신규한 배선 시스템은 절연막 상에 대한 우수한 부착력 뿐만 아니라, 보다 낮은 저항율 및 보다 높은 안정성이 획득된다.
본 발명의 상기 및 다른 목적, 특성 및 이점은 첨부된 도면을 참조로 하여 다음의 설명으로부터 보다 명백할 것이다.
이제, 본 발명은 첨부된 도면을 참조로 하여 보다 상세하게 설명되며, 유사한 구성 요소는 동일하거나 유사한 참조번호로 나타낸다.
도 1(a) 에 따르면, 본 발명의 제 1 실시예에 따른 배선 시스템을 갖는 반도체 장치의 제조에서는, 우선, SiO2로 제조된 절연막(12)이 실리콘 기판 (11) 상에 형성된다. 그후, 블랭킷 TiN 막은 스퍼터링 또는 화학 기상 증착 (CVD) 에 의해서 SiO2막 (12) 의 전체 표면상에 형성되고, 그후, 유사하게 Ti 막이 스퍼터링 또는 CVD 기술을 이용하여 TiN 막상에 형성된다.
계속해서, TiN 막 및 Ti 막 양측 모두는 건식 에칭 또는 습식 에칭 기술을 이용하여 선택적으로 에칭되어 절연막 (12) 상에 남게되고, 배선 패턴은 TiN 막 패턴 (13) 및 Ti 막 패턴 (14) 을 포함하는 2 층 구조 (TiN/Ti) 를 갖는다. 본 실시예에서, TiN 막 및 Ti 막 양측 모두는 동일한 증착 기술, 즉, 스퍼터링 또는 CVD 기술에 의해서 이들 증착 기술간의 전환 없이 연속적으로 증착되는 것이 바람직하다.
도 1 에 도시한 결과적으로 나타난 장치는 약 30 초 내지 약 120 초의 시간동안 약 700 ℃ 내지 약 900 ℃ 사이의 기판 온도에서 질소 분위기에서 TiN 막 (13) 및 Ti 막 (14) 에 대해 급속 열적 어닐링 (RTA) 또는 열처리된다. 이 열처리에서, TiN 막 (13) 에서 및 질소 분위기에서의 질소는 Ti 막 (14) 으로 확산되어, TiN 막 (13) 및 Ti 막 (14) 양측 모두로부터 Ti2N 막 (15) 을 형성하고, 도 1(b) 에 나타낸 바와 같이, 증착후 TiN 막 (13) 과 Ti 막 (14) 양측 모두의 N에 대한 Ti(Ti:N) 의 원자비는 어닐링 후에 실질적으로 2 : 1 이된다. 이에 따라 형성된 Ti2N 막 (15) 은 다수 레벨 배선 시스템의 제조를 위한 몇몇 열처리 후에 실질적으로 특성에서의 불리한 변화가 없었고 열적으로 안정되었다. 도 1(b) 에서, 미소 두께를 갖는 TiN 막은 어닐링 후에 절연막 (12) 및 Ti2N 막 (15) 사이에 남게될 수 도 있다.
본 발명자는 제 1 실시예의 샘플에서 시트 저항의 변화 연구를 위한 실험을 행하여 본 발명의 이점을 확인했으며, 샘플에 행해진 급속 열적 어닐링시의 온도에 대한 상기 시트 저항이 도시된 도 2 에 그의 결과를 나타낸다.
각각의 샘플은 바닥면상에 50nm 두께의 TiN 막 및 상면상에 250 nm 두께의 Ti 막을 포함한 2 층 막을 가지며, 양 막은 블랭킷막이다. 샘플중 하나의 그룹은 700 ℃ 내지 900 ℃ 온도로 30 초 동안 질소 분위기에서 급속 열적 어닐링 (RTN) 되고, 다른 그룹은 유사한 온도에서 아르곤 분위기에서 급속 열적 어닐링 (RTAr) 된다.
도 2 에 나타낸 바와 같이, 증착된 2 층막은 약 2Ω/의 시트 저항을 갖는다. 샘플에 RTAr 한 것은 결과적으로 형성된 막에 대한 시트 저항이 7Ω/까지 증가되어 악화되는 반면, 샘플에 RTN 한 것은 결과적으로 형성된 막에 대한 시트 저항이 약 4Ω/되어 수용가능한 시트 저항을 유지하며, 따라서 DRAM 의 도전성막으로서의 이용에 적합하다.
결과의 차이점은 질소 분위기와 아르곤 분위기에 기인한다. 특히, 2 층막에 대한 아르곤 분위기에서의 급속 열적 어닐링에서, 제 1 TiN 막으로부터 확산된 N 이 불충분하여 저저항 Ti2N 을 형성한다. 그러나, 질소 분위기에서의 급속 열적 어닐링에서, Ti2N 막은 TiN 막으로부터는 물론, 상기 분위기로부터 Ti 막으로 질소의 열적 확산에 의해서 Ti 및 TiN 막 모두의 적어도 일부에 형성된다.
도 3(a) 를 참조하면, 본 발명의 제 2 실시예에 따른 배선 시스템을 갖는 반도체 장치의 제조에서, SiO2막 (12) 은 반도체 기판 (11) 상에 형성되고, 스퍼터링 또는 CVD 에 의해서 제 1 TiN 막, Ti 막 및 제 2 TiN 막을 상기 반도체 기판 상에 연속하여 형성한다.
계속해서, 결과적인 막은 건식 에칭 또는 습식 에칭 기술을 이용한 선택적 에칭이 실행되어, 제 1 TiN 막 패턴 (16), Ti 막 패턴 (17) 및 제 2 TiN 막 패턴 (18) 을 포함한 3 층 구조 (TiN/Ti/TiN) 를 갖는 절연막 (12) 상에 배선 패턴이 남게 된다.
이후, 배선 패턴은 약 30 초 동안 700 ℃ 내지 900 ℃ 의 온도로 RTN 또는 RTAr 단계를 진행하여 제 1 및 제 2 TiN 막 패턴 (16 및 18) 으로부터 Ti 막 패턴 (17) 으로 질소를 열적 확산시킨다. 결과적으로, 제 1 및 제 2 TiN 막 패턴 (16 및 18) 뿐만 아니라, Ti 막 패턴 (17)은 Ti 막으로서 잔여하는 Ti 막 패턴 (17) 의 중앙부 (20) 를 제외하고 Ti2N 막 패턴 (19) 으로 변한다. 결과적으로 생성된 배선 패턴은 배선 패턴의 주요 부분이 Ti2N 으로 이루어지기 때문에 TiN 막과 비교하여 저항율이 보다 낮고 열적 안정도가 보다 높다.
상술한 구성에서, Ti 막 (17) 의 중앙부 (20) 를 포함한 전체 배선 패턴은 보다 긴 시간 동안 급속 열적 어닐링을 실행하거나, 또는 Ti 및 TiN 막의 두께를 조정함으로써 Ti2N 막 (19) 으로 변화될 수도 있다.
도 4 를 참조하면, 제 2 실시예의 샘플에 실행된 실험은 우수한 결과를 보여주고 있으며, 상기 각 샘플은 50 nm 두께의 제 1 TiN 막, 200 nm 두께의 Ti 막 및 50 nm 두께의 제 2 TiN 막을 가지며, 이들 막 모두는 블랭킷막이다. 급속 열적 어닐링이 30 초 동안 700 ℃ 내지 900 ℃ 의 온도로 아르곤 분위기 또는 질소 분위기에서 상기 샘플에 대해 실행되었다. 도 4 에 나타낸 바와 같이, 온도가 증가함에 따라, 결과적으로 나타나는 시트 저항은 약 4Ω/?? 가 최고치이나, 약 100 ℃ 이상의 온도에서는 약 3Ω/로 감소된다. RTN 에 대해서는 750 ℃ 를 초과한 온도에서, RTAr 에 대해서는 약 800 ℃ 의 온도에서의 저항의 급격한 감소는 3 층막내에 저저항 Ti2N의 생성을 나타낸다. 이 감소는 상기 분위기로부터, 그리고 제 1 및 제 2 TiN 막으로부터의 질소 확산에 기인하여 RTN 동안 보다 낮은 온도에서 발생한다. 또한, 몇몇 다른 샘플은 약 30 초 내지 약 120 초의 시간 동안 RTN 이 실행되어, 증가된 질소 확산 및 이에 따른 Ti2N 막의 생성에 기인하여 저항이 더욱 감소된다.
도 5 를 참조하면, 도 5 는 제 2 실시예에 따른 배선 시스템의 X 선 회절에 의해서 관측된 스펙트럼도를 나타낸다. 도 5 에서는, 700 ℃, 750 ℃, 800℃, 850℃ 및 900℃ 에서 급속 열적 어닐링후의, 증착된 구조에 대한 회절각 (2θ) 에 대응하는 광 강도가 도시되어 있다. 증착된 막은 Ti 막으로부터 시작하는 Ti 의 (100) 및 (002) 방향에 대응하는 회절각에서 강한 피크치를 나타내고, 급속 열적 어닐링의 온도가 증가함에 따라 Ti2N 에 대응하는 회절각에서의 어닐링 후에 보다 강한 피크치가 나타난다. 게다가, 스펙트럼은 온도가 증가함에 따라 Ti2N 의 다른 방향들 중에 (103), (112) 및 (200) 방향에서 보다 강한 피크치를 나타낸다. 또한, 이것은 Ti 가 실질적으로 잔여하지 않거나 열적 어닐링 후에 생성된 것을 나타낸다.
상술한 실시예는 단지 예로써 기술했지만, 본 발명은 상기 실시예에 한정된 것이 아니며, 다양한 변경 또는 수정이 본 발명의 범주를 벗어나지 않고 당업자에 의해서 용이하게 이루어질 수 있다.
이상의 상세한 설명에 따르면, 본 발명은 TiN 막과 비교하여 저항율이 낮고, 열적 안정성이 높으며 절연막상의 부착력이 우수한, 반도체 장치의 신규한 배선 시스템을 제공하고, 반도체 기판, 반도체 기판을 덮는 절연막, 및 절연막상에 형성되며, Ti2N 막을 포함하는 배선 패턴을 구비하는 반도체 장치를 제공하고, 반도체 기판을 덮는 TiN 막을 형성하고, TiN 막상에 Ti 막을 형성하고, TiN 막과 Ti 막을 열처리하여 TiN 막과 Ti 막으로부터 Ti2N 를 형성하는 단계로 이루어지는 배선 시스템을 갖는 반도체 장치를 제조하는 방법을 제공한다.

Claims (9)

  1. 반도체 기판,
    상기 반도체 기판을 덮는 절연막, 및
    상기 절연막상에 형성되며, Ti2N 막을 포함하는 배선 패턴을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 배선 패턴은 상기 절연막과 상기 Ti2N 막 사이에 TiN 막을 더 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서, 상기 배선 패턴은 300 nm 의 두께를 갖는 배선 패턴에 대해서 4Ω/미만의 시트 저항을 갖는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 상기 배선 패턴은 상기 Ti2N 막내의 Ti 막을 갖는 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판을 덮는 TiN 막을 형성하고, 상기 TiN 막상에 Ti 막을 형성하고, 상기 TiN 막 및 상기 Ti 막을 열처리하여 상기 TiN 막 및 상기 Ti 막으로부터 Ti2N 막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제 5 항에 있어서, 상기 열처리 단계가 질소 분위기에서 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제 5 항에 있어서, 상기 열처리 단계는 700 ℃ 내지 900 ℃ 사이의 온도로 약 30 초 내지 약 120 초 사이의 시간 동안 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 5 항에 있어서, 상기 Ti 막상에 다른 TiN 막을 형성하는 단계를 더 포함하며, 상기 열처리 단계는 상기 다른 TiN 막으로부터 또한 Ti2N 막을 형성하는 것을 특징으로 하는 반도체 장치 제조 방법
  9. 제 8 항에 있어서, 상기 열처리 단계는 아르곤 분위기 또는 질소 분위기 중 어느 하나에서 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019980002739A 1997-01-31 1998-01-31 반도체장치및그제조방법 KR100313256B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-017972 1997-01-31
JP9017972A JP2930102B2 (ja) 1997-01-31 1997-01-31 半導体装置用配線構造及びその製造方法

Publications (2)

Publication Number Publication Date
KR19980070983A KR19980070983A (ko) 1998-10-26
KR100313256B1 true KR100313256B1 (ko) 2002-02-19

Family

ID=11958657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002739A KR100313256B1 (ko) 1997-01-31 1998-01-31 반도체장치및그제조방법

Country Status (3)

Country Link
US (1) US6054771A (ko)
JP (1) JP2930102B2 (ko)
KR (1) KR100313256B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773280B1 (ko) * 1999-02-17 2007-11-05 가부시키가이샤 알박 배리어막제조방법및배리어막
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer
DE10240116A1 (de) * 2002-08-30 2004-03-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten
US7151545B2 (en) * 2003-08-06 2006-12-19 Landmark Graphics Corporation System and method for applying accurate three-dimensional volume textures to arbitrary triangulated surfaces
JP4927765B2 (ja) * 2004-09-09 2012-05-09 国立大学法人北海道大学 機能素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57155775A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Semiconductor device
JPS5939049A (ja) * 1982-08-27 1984-03-03 Fujitsu Ltd 半導体装置
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper

Also Published As

Publication number Publication date
US6054771A (en) 2000-04-25
JPH10214833A (ja) 1998-08-11
KR19980070983A (ko) 1998-10-26
JP2930102B2 (ja) 1999-08-03

Similar Documents

Publication Publication Date Title
US6096640A (en) Method of making a gate electrode stack with a diffusion barrier
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5604140A (en) Method for forming fine titanium nitride film and method for fabricating semiconductor element using the same
US6872639B2 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
KR100313256B1 (ko) 반도체장치및그제조방법
KR0158441B1 (ko) 반도체 소자 제조 방법
US5945719A (en) Semiconductor device having metal silicide layer
KR100253270B1 (ko) 반도체소자의 자기정합 스택캐패시터 형성방법
JP4347479B2 (ja) 電界効果トランジスタ
JPH0687501B2 (ja) 半導体装置のゲート電極の製造方法
US6730616B2 (en) Versatile plasma processing system for producing oxidation resistant barriers
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
KR19990018070A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JPH0563157A (ja) 半導体装置
KR980006341A (ko) 반도체 소자의 캐패시터 제조 방법
CN1189692A (zh) 半导体器件中的互连***
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
KR0161451B1 (ko) 반도체 기억장치 및 그 제조방법
KR100355220B1 (ko) 폴리사이드와폴리사이드간의접촉방법
KR100500935B1 (ko) 물리기상증착법으로 형성된 텅스텐막을 확산방지막으로서 이용하는 반도체 소자 제조 방법
JPH07107933B2 (ja) ポリサイドパタ−ンの形成方法
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR20010008435A (ko) 반도체장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee