KR940016791A - 반도체 메모리 장치의 캐패시터 구조 및 제조방법 - Google Patents
반도체 메모리 장치의 캐패시터 구조 및 제조방법 Download PDFInfo
- Publication number
- KR940016791A KR940016791A KR1019920024799A KR920024799A KR940016791A KR 940016791 A KR940016791 A KR 940016791A KR 1019920024799 A KR1019920024799 A KR 1019920024799A KR 920024799 A KR920024799 A KR 920024799A KR 940016791 A KR940016791 A KR 940016791A
- Authority
- KR
- South Korea
- Prior art keywords
- tantalum
- silicide
- oxide
- memory device
- semiconductor memory
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910052715 tantalum Inorganic materials 0.000 claims abstract 26
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract 13
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract 10
- 238000010438 heat treatment Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000006243 chemical reaction Methods 0.000 claims abstract 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract 3
- 230000003647 oxidation Effects 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 230000001629 suppression Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 탄탈륨(Ta) 산화반응에 의해 생성되는 탄탈륨 옥사이드(Ta2O5) 유전체를 이용한 반도체 장치의 캐패시터 및 제조방법에 관한 것으로, 특히 특성향상 및 형성공정의 단순화를 위하여 탄탈륨 옥사이드와 상하 전극사이에 탄탈륨(Ta)/탄탈륨 실리사이드(TaSix)인 반응억제층을 샌드위치(Sandwich) 구조로 형성하는 방법에 관한 것이다. 이를 위하여 본 발명은, 반도체 기판에 트랜지스터와 절연막을 증착 및 콘택홀을 만든 후 제1전극을 형성한 반도체 메모리 장치의 캐패시터 제조방법에 있어서, 상기 제1전극위에 제1탄탈륨을 스퍼터링으로 500∼1000Å 두께로 증착하는 단계와, 상기 단계후 열처리를 실시하여 열적 반응에 의해 제1탄탈륨 실리사이드 및 탄탈륨 옥사이드를 만들어 제1탄탈륨 실리사이드/제1탄탈륨/탄탈륨 옥사이드 층을 형성하는 단계와, 상기 단계후 상기 탄탈륨 옥사이드 위에 제2탄탈륨 및 제2전극을 증착한 다음 열처리하여 열산화 반응에 의해 제2탄탈륨 실리사이드를 만들어 제2탄탈륨/제2탄탈륨 실리사이드 층을 형성하는 단계와, 상기 단계후 제1 및 제2전극, 제1 및 제2탄탈륨, 제1 및 제2탄탈륨 실리사이드, 탄탈륨 옥사이드를 패터닝하는 단계로 이루어진 반도체 메모리 장치의 캐패시터 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리 장치의 캐패시터 제조 공정도 및 구조도.
Claims (4)
- 반도체 기판에 트랜지스터와 절연막을 증착 및 콘택홀을 만든 후 제1전극을 형성한 반도체 메모리 장치의 캐패시터 제조방법에 있어서, 상기 제1전극위에 제1탄탈륨을 스퍼터링으로 500∼1000Å 두께로 증착하는 단계와, 상기 단계후 열처리를 실시하여 열적 반응에 의해 제1탄탈륨 실리사이드 및 탄탈륨 옥사이드를 만들어 제1탄탈륨 실리사이드/제1탄탈륨/탄탈륨 옥사이드 층을 형성하는 단계와, 상기 단계후 상기 탄탈륨 옥사이드 위에 제2탄탈륨 및 제2전극을 증착한 다음 열처리하여 열산화 반응에 의해 제2탄탈륨 실리사이드를 만들어 제2탄탈륨/제2탄탈륨 실리사이드 층을 형성하는 단게와, 상기 단계후 제1 및 제2전극, 제1 및 제2탄탈륨, 제1 및 제2탄탈륨 실리사이드, 탄탈륨 옥사이드를 패터닝하는 단계로 이루어진 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서, 상기 열처리 과정은, 500∼800℃ 온도에서 10분 미만으로 실시한 것을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 제1항에 있어서, 상기 열처리 과정에서 유전체의 탄탈륨 옥사이드를 10nÅ 이하의 두께로 증착시킨 것을 특징으로 하는 반도체 메모리 장치의 캐패시터 제조방법.
- 탄탈륨 옥사이드막을 이용한 반도체 메모리 장치의 캐패시터 구조에 있어서, 상기 탄탈륨 옥사이드막을 중심으로 상하부에, 제1전극/제1탄탈륨 실리사이드/제1탄탈륨/탄탈륨 옥사이드/제2탄탈륨/제2탄탈륨 실리사이드/제2전극 적층구조로 형성된 것을 특징으로 하는 반도체 메모리 장치의 캐패시터 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024799A KR960011816B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체소자의 캐패시터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024799A KR960011816B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체소자의 캐패시터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016791A true KR940016791A (ko) | 1994-07-25 |
| KR960011816B1 KR960011816B1 (ko) | 1996-08-30 |
Family
ID=19346028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024799A KR960011816B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체소자의 캐패시터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011816B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298428B1 (ko) * | 1996-12-27 | 2001-10-24 | 김영환 | 커패시터 유전체막 제조방법 |
-
1992
- 1992-12-19 KR KR1019920024799A patent/KR960011816B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298428B1 (ko) * | 1996-12-27 | 2001-10-24 | 김영환 | 커패시터 유전체막 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011816B1 (ko) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018578A (ko) | 반도체 장치의 커패시터 구조 및 그 제조방법 | |
| KR970702585A (ko) | 산소장벽이 마련된 하부전극을 가지는 강유전성의 메모리 소자를 포함하는 반도체 디바이스(semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier) | |
| KR970008552A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR940016791A (ko) | 반도체 메모리 장치의 캐패시터 구조 및 제조방법 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| KR940001405A (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100196219B1 (ko) | 반도체 기억소자의 비트라인 제조방법 및 그 구조 | |
| KR970030833A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970008551A (ko) | 고유전막 캐패시터의 제조방법 | |
| KR100231597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100300877B1 (ko) | 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법 | |
| KR100515076B1 (ko) | 반도체 소자의 확산방지막 형성 방법 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPS58134464A (ja) | 半導体装置の製造方法 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| KR950024340A (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
| KR940022824A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR970003542A (ko) | 반도체 소자의 제조방법 | |
| KR20010001924A (ko) | 반도체소자의 커패시터 제조방법 | |
| JPH0377661B2 (ko) | ||
| KR970063497A (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR930011111A (ko) | 티타늄 실리사이드를 이용한 콘택제조방법 | |
| KR950024265A (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |