KR970053278A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR970053278A
KR970053278A KR1019960032362A KR19960032362A KR970053278A KR 970053278 A KR970053278 A KR 970053278A KR 1019960032362 A KR1019960032362 A KR 1019960032362A KR 19960032362 A KR19960032362 A KR 19960032362A KR 970053278 A KR970053278 A KR 970053278A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor layer
pair
semiconductor substrate
conductivity type
Prior art date
Application number
KR1019960032362A
Other languages
English (en)
Other versions
KR100221800B1 (ko
Inventor
히데키 다카하시
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR970053278A publication Critical patent/KR970053278A/ko
Application granted granted Critical
Publication of KR100221800B1 publication Critical patent/KR100221800B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[과제]
포화전압 VCE(sat)과 폴시간 tf를 양립적으로 저감한다.
[해결수단]
버퍼층(2)에 중복내지 인접하도록, 일정한 범위의 폭 W 및 간격 D를 갖는 고농도 n형 반도체영역(21)이 선택적으로 형성되어 있다. 예컨대, n형 반도체층(3)의 두께가 50에 있어서, 간격 D가 3일 때에, 폭 W는 3 7의 범위에 설정된다.
이때, 고농도 n형 반도체영역(21)이 존재하지 않은 종래 장치에 비교하여, 포화전압 VCE(sat)과 폴시간 tf가 최량으로 개선된다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실시의 형태 1의 장치의 정면단면도.

Claims (20)

  1. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치에 있어서, 상기 바이폴라구조가 상기 한쌍의 주표면중의 한편 주표면으로부터 다른쪽의 주표면으로 향해서 차례로 적층된 제1도전형식의 제1반도체층, 제2도전형식의 제2 및 제3반도체층 및 제1도전형식의 제4반도체층을 갖고 있으며, 상기 제2반도체층에 있어서의 제2도전형식의 불순물의 농도는 상기 제3반도체층에 있어서의 것 보다도 높고, 상기 바이폴라구조는 상기 제2반도체층에 있어서의 것 보다도 캐리어의 라이프타임이 짧은 반도체영역을 더 구비해 있고, 해당 반도체영역은 상기 한쌍의 주표면에 다른 간격과 폭을 갖도록 선택적으로 형성되고, 더구나, 상기 제2반도체층에 적어도 그 일부가 중복하든가, 또는 상기 제2반도체층에 인접하도록 형성되어 있고, 상기 간격 D와 상기 폭 W의 상기 제3반도체층의 두께 L에 대한 상대치의 조(D/ L, W/L)가 (0, 0.12)와 (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분으로, 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값으로 설정되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 상대치의 조(D/ L, W/L)가 (0, 0.04)와 (0.22, 0.42)를 맺는 선분과 (0, 0)와 (0.22, 0.22)를 맺는 선분에, 끼워진 영역내의 값에 설정되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 제4반도체층은, 상기 다른쪽 주표면에 평행한 띠형상으로 선택적으로 형성되어 있고, 상기 반도체영역은 서로 평행하게 배열된 복수의 띠형상으로 형성되어 있고, 더구나, 띠형상의 상기 제4반도체층과는 공증 교차하고 있는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 제4반도체층은 상기 다른쪽 주표면에 평행한 띠형상으로 선택적으로 형성되어 있고, 상기 반도체영역은 서로 고립한 섬상의 영역이 매트릭스상으로 배열되어 이루어지는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 제4반도체층은 상기 다른쪽 주표면에 평행한 띠형상으로 선택적으로 형성되어 있고, 상기 반도체영역은, 크로스스트라이프상으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 반도체기체는 상기 제4반도체층내에 선택적으로 형성된 제2도전형식의 제5반도체층을 더 구비하고, 상기 반도체장치는 상기 제2반도체층과 상기 제5반도체층과 끼워진 상기 제4반도체층의 표면부분인 채널영역에 절연막을 통하여 대향하는 게이트전극을 더 구비하는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 반도체영역은 상기 제2반도체층에 있어서의 보다도 불순물농도가 높은 제2도전형식의 영역인 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 상기 제2반도체층에서의 불순물농도는 51014 11017㎝-3정도이고, 상기 제3반도체층에서의 불순물농도는 11014㎝-3정도이며, 상기 반도체영역에서의 불순물농도는 11018 11021㎝-3정도인 반도체장치.
  9. 제1항에 있어서, 상기 반도체영역은 입자의 조사에 의해서 결정결함이 도입된 영역인 것을 특징으로 하는 반도체장치.
  10. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라 구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면을 갖는 제1도전형식의 반도체기판을 준비하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 반도체기판의 한편 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 한편 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 반도체기판을 제1반도체층으로 하여, 상기 공정(d)의 후에, 상기 한편 주표면의 위에, 제2도전형식의 제2반도체층을, 에피택셜 성장에 의해서 퇴적하는 공정과, (f) 상기 제2반도체층의 위에, 해당 제2반도체층보다도 불순물농도가 낮은 제2도전형식의 제3반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (g) 상기 공정(e) 및 (f)와 동시에, 상기 공정(c)으로 도입된 상기 불순물을 확산시키는 것에따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제2도전형식의 반도체영역을 선택적으로 형성하는 공정과,를 구비하고, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제3반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)가, (0, 0.12)와 (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분을 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한편 주표면에 노출하는 제1도전형식의 제1반도체층과, 해당 제1반도체층의 위에 형성되어, 다른쪽 주표면에 노출하는 제2도전형식의 제2반도체층을, 갖는 반도체기판을 형성하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 반도체기판의 상기 다른쪽 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 다른쪽 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 공정(d)의 후에, 상기 다른쪽 주표면의 위에, 상기 제2반도체층보다도 불순물농도가 낮은 제2도전형식의 제3반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (f) 상기 공정(e)과 동시에, 상기 공정(c)으로 도입된 상기 불순물울 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제2도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하여, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖어, 더구나, 이것들의 간격 D와 폭 W의 상기 제3반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)이, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분과, 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이(로)되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한편 주표면에 노출하는 제1도전형식의 제1반도체층과, 해당 제1반도체층의 위에 형성되는 동시에 다른쪽 주표면에 노출하여, 상기 제1반도체층 보다도 불순물 농도가 높은 제1도전형식의 제2반도체층을 갖는 반도체기판을 형성하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 다른쪽 주표면의 위에 형성하는 공정과, (c) 제1도전형식의 불순물을, 상기 개구부를 통하여, 상기 다른쪽 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 공정(d)의 후에, 상기 다른쪽 주표면의 위에, 상기 제2도전형식의 제3반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (f) 상기 공정(e)과 동시에, 상기 공정(c)으로 도입된 상기 불순물울 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제1도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하여, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖어, 더구나, 이것들의 간격 D와 폭 W의 상기 제1반도체층의 두께 L에 대한 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이(로)되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면을 갖는 제1도전형식의 반도체기판을 준비하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 반도체기판의 한편 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 한편 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 반도체기판을 제1반도체층으로 하여, 상기 공정(d)의 후에, 상기 한편 주표면의 위에, 상기 제1반도체층 보다도 불순물농도가 높은 제1도전형식의 제2반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (f) 상기 제2반도체층의 위에, 제2도전형식의 제3반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (g) 상기 공정(e) 및 (f)과 동시에, 상기 공정(c)으로 도입된 상기 불순물울 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제1도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하여, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖어, 더구나, 이것들의 간격 D와 폭 W의 상기 제1반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에, 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 제1도전형식의 제1반도체층, 제2도전형식의 제2반도체층, 해당 제2반도체층 보다도 불순물농도가 낮은 제2도전형식의 제3반도체층, 및 제1도전형식의 제4반도체층을, 상기 한쌍의 주표면의 한편부터 다른쪽으로 향해서 차례로 적층하도록 형성하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를 준비하는 공정과, (c) 상기 차폐체를 사용하여, 상기 개구부를 통하여 입자를 선택적으로 조사함으로써, 결정결함을 포함하는 반도체영역을, 상기 제2반도체층에 적어도 그 일부가 중복하든가, 혹은 상기 제2반도체층에 인접하도록, 선택적으로 형성하는 공정과,를 구비하고, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖어, 더구나, 이것들의 간격 D와 폭 W의 상기 제3반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)이, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한편 주표면에 노출하는 제1도전형식의 제1반도체층과, 해당 제1반도체층의 위에 형성됨과 동시에, 다른쪽 주표면에 노출하여, 상기 제1반도체층 보다도 불순물농도가 높은 제1도전형식의 제2반도체층을 갖는 제1반도체기판을 형성하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 다른쪽 주표면의 위에 형성하는 공정과, (c) 제1도전형식의 불순물을, 상기 개구부를 통하여, 상기 다른쪽 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 한쌍의 주표면을 갖는 제2도전형식의 제2반도체기판을, 제3반도체층으로서 준비하는 공정과, (f) 상기 공정(d)의 후에, 상기 제1반도체기판의 상기 다른쪽 주표면과, 상기 제2반도체기판의 한편 주표면을, 열처리를 수반하는 붙이기로 접합하는 공정과 (g) 상기 공정(f)과 동시에, 상기 공정(c)으로 도입된 상기 불순물울 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제1도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하고, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제1반도체층의 두께 L에 대하여는 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에, 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이 되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하여, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면을 갖는 제1도전형식의 제1 반도체기판을 준비하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 제1 반도체기판의 한편 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 한편 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 반도체기판을 제1반도체층으로 하여, 상기 공정(d)의 후에, 상기 한편 주표면의 위에, 상기 제1반도체층 보다도 불순물농도가 높은 제1도전형식의 제2반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (f) 한쌍의 주표면을 갖는 제2도전형식의 제2반도체기판을, 제3반도체층으로서 준비하는 공정과, (g) 상기 공정(e)의 후에, 상기 제1반도체층과는 반대측의 상기 제2반도체층의 주표면과, 상기 제2반도체기판의 한편 주표면을, 열처리를 동반하는 붙이기에 의해서 접합하는 공정와, (h) 상기 공정(e) 및 (g)과 동시에, 상기 공정(c)으로 도입된 상기 불순물을 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제1도전형식의 반도체영역을 선택적으로 형성하는 공정과,를 구비하여, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제1반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)이, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에, 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면을 갖는 제1도전형식의 제1반도체기판을 준비하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 제1반도체기판의 한편 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 한편 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 상기 제1반도체기판을 제1반도체층으로 하여, 상기 공정(d)의 후에, 상기 한편 주표면의 위에, 상기 제2도전형식의 제2반도체층을, 에피택셜성장에 의해서 퇴적하는 공정과, (f) 한쌍의 주표면을 갖고 제2반도체층 보다도 불순물농도가 낮은 제2도전형식의 제2반도체기판을, 제3반도체층으로서 준비하는 공정과, (g) 상기 공정(e)의 후에, 상기 제1반도체층과는 반대측의 상기 제2반도체층의 주표면과, 상기 제2반도체기판의 한편 주표면을, 열처리를 동반하는 붙이기에 의해서 접합하는 공정과, (h) 상기 공정(e) 및 (g)과 동시에, 상기 공정(c)으로 도입된 상기 불순물을 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제2도전형식의 반도체영역을 선택적으로 형성하는 공정과,를 구비하여, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제3반도체층의 두께 L에 대한 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와, (0, 0.22)를 맺는 선분에 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하여, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면에 노출하는 제1도전형식의 제1반도체층과, 해당 제1반도체층의 위에 형성되고, 다른쪽 주표면에 노출하는 제2도전형식의 제2반도체층을, 갖는 제1반도체기판을 형성하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 다른쪽 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 다른쪽 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 한쌍의 주표면을 갖어, 상기 제2반도체층보다도 불순물 농도가 낮은 제2도전형식의 제2반도체기판을, 제3반도체층으로서 준비하는 공정과, (f) 상기 공정(d)의 후에, 상기 제1반도체기판의 상기 다른쪽 주표면과, 상기 제2반도체기판의 한편 주표면을, 열처리를 수반하는 붙이기에 의해서 접합하는 공정과, (g) 상기 공정(f)과 동시에, 상기 공정(c)으로 도입된 상기 불순물을 확산시키는 것에 따라, 상기 제2반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제2도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하고, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제3반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 한쌍의 주표면을 갖는 반도체기체와, 상기 한쌍의 주표면에 각각 접속된 한쌍의 주전극을 구비하고, 상기 반도체기체가 바이폴라구조를 포함하는 반도체장치를 제조하기 위한 방법에 있어서, (a) 한쌍의 주표면을 갖는 제1도전형식의 제1반도체기판을, 제1반도체층으로서 준비하는 공정과, (b) 개구부를 선택적으로 갖는 차폐체를, 상기 제1반도체기판의 한편 주표면의 위에 형성하는 공정과, (c) 제2도전형식의 불순물을, 상기 개구부를 통하여, 상기 한편 주표면에 선택적으로 도입하는 공정과, (d) 상기 공정(c)의 후에, 상기 차폐체를 제거하는 공정과, (e) 한편 주표면에 노출하는 제2도전형식의 제2반도체층과, 해당 제2반도체층의 위에 형성됨과 동시에 다른쪽 주표면에 노출하여, 상기 제2반도체층 보다도 불순물농도가 높은 제2도전형식의 제3반도체층을 갖는 제2반도체기판을 형성하는 공정과, (f) 상기 공정(d)의 후에, 상기 제2반도체기판의 상기 다른쪽 주표면과, 상기 제1반도체기판의 상기 한편 주표면과를, 열처리를 수반하는 붙이기에 의해서 접합하는 공정과, (g) 상기 공정(f)과 동시에, 상기 공정(c)으로 도입된 상기 불순물을 확산시키는 것에 따라, 상기 제3반도체층 보다도 높은 농도로 상기 불순물을 함유하는 제2도전형식의 반도체영역을 선택적으로 형성하는 공정과를 구비하고, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 반도체영역이, 상기 반도체기체의 상기 한쌍의 주표면에 따른 간격과 폭을 갖고, 더구나, 이것들의 간격 D와 폭 W의 상기 제2반도체층의 두께 L에 대하는 상대치의 조(D/ L, W/L)가, (0, 0.12)와, (0.22, 0.44)를 맺는 선분과, (0, 0)와 (0, 0.22)를 맺는 선분에 끼워진 영역내의 값으로, 더구나, 이것들의 선분을 제외하는 값이되도록, 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제10항 내지 제19항의 어느 한 항에 있어서, 상기 반도체장치가 최종적으로 완성한 단계에서, 상기 상대치의 조(D/ L, W/L)가, (0, 0.04)와, (0.22, 0.42)를 맺는 선분과, (0, 0)와 (0,22, 0.22)를 맺는 선분에, 끼워진 영역내의 값이되도록 상기 개구부의 형상이 결정되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032362A 1995-12-11 1996-08-02 반도체장치 및 그 제조방법 KR100221800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32189895A JP3325752B2 (ja) 1995-12-11 1995-12-11 半導体装置およびその製造方法
JP95-321898 1995-12-11

Publications (2)

Publication Number Publication Date
KR970053278A true KR970053278A (ko) 1997-07-31
KR100221800B1 KR100221800B1 (ko) 1999-10-01

Family

ID=18137642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032362A KR100221800B1 (ko) 1995-12-11 1996-08-02 반도체장치 및 그 제조방법

Country Status (4)

Country Link
EP (1) EP0779662B1 (ko)
JP (1) JP3325752B2 (ko)
KR (1) KR100221800B1 (ko)
DE (1) DE69610970T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714857B1 (ko) * 2004-05-31 2007-05-08 미쓰비시덴키 가부시키가이샤 절연 게이트형 반도체장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
DE10001128C1 (de) * 2000-01-13 2001-09-27 Infineon Technologies Ag Halbleiterbauelement
JP4904625B2 (ja) * 2001-02-14 2012-03-28 富士電機株式会社 半導体装置
DE10207522B4 (de) 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004005084B4 (de) * 2004-02-02 2013-03-14 Infineon Technologies Ag Halbleiterbauelement
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP2006173297A (ja) * 2004-12-15 2006-06-29 Denso Corp Ｉｇｂｔ
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5036327B2 (ja) * 2007-01-23 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP5286706B2 (ja) 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
JP6092760B2 (ja) * 2013-12-05 2017-03-08 株式会社豊田中央研究所 縦型半導体装置
WO2017130416A1 (ja) * 2016-01-29 2017-08-03 サンケン電気株式会社 半導体装置
JP2017188569A (ja) 2016-04-06 2017-10-12 三菱電機株式会社 半導体装置およびその製造方法
CN110571264B (zh) * 2019-09-17 2023-03-24 重庆邮电大学 一种具有多通道电流栓的sa-ligbt器件
CN118216005A (zh) * 2022-05-18 2024-06-18 富士电机株式会社 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219963A (ja) * 1983-05-30 1984-12-11 Meidensha Electric Mfg Co Ltd ゲ−トタ−ンオフサイリスタ
JPH01235272A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd 半導体装置
DE59003052D1 (de) * 1989-05-18 1993-11-18 Asea Brown Boveri Halbleiterbauelement.
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714857B1 (ko) * 2004-05-31 2007-05-08 미쓰비시덴키 가부시키가이샤 절연 게이트형 반도체장치

Also Published As

Publication number Publication date
DE69610970D1 (de) 2000-12-21
EP0779662B1 (en) 2000-11-15
EP0779662A3 (en) 1997-11-05
JPH09162398A (ja) 1997-06-20
DE69610970T2 (de) 2001-06-28
EP0779662A2 (en) 1997-06-18
JP3325752B2 (ja) 2002-09-17
KR100221800B1 (ko) 1999-10-01

Similar Documents

Publication Publication Date Title
KR970053278A (ko) 반도체장치 및 그 제조방법
US4746960A (en) Vertical depletion-mode j-MOSFET
EP1003223A3 (en) Method of fabricating a TFT
IE52204B1 (en) Semiconductor device
DE19539541A1 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
JPS6145396B2 (ko)
EP0759638A3 (en) High withstand voltage semiconductor device and manufacturing method thereof
EP0731985B1 (en) Improved mesh geometry for mos-gated semiconductor devices
DE19814115A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH03196546A (ja) 化合物半導体集積回路装置
JPS6276671A (ja) 導電変調型ｍｏｓｆｅｔ
JPH05299658A (ja) 半導体装置及びその製造方法
JPS59132671A (ja) 縦型ｍｏｓトランジスタ
US4284999A (en) Semiconductor device
JPS6245710B2 (ko)
JPS6373670A (ja) 導電変調型ｍｏｓｆｅｔ
EP0859415A3 (en) Insulated gate field effect transistor and manufacturing method of the same
JPS58130570A (ja) 半導体装置
DE69228721T2 (de) Thyristor mit isoliertem Gate
JPH02198174A (ja) 横形ｄｓａ・ｍｏｓｆｅｔ
JP2839595B2 (ja) 絶縁ゲート付きｇｔｏサイリスタ
JPH0917997A (ja) 電界効果トランジスタ
JPS62131566A (ja) 固体撮像装置
JP3121537B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090623

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee