KR100381079B1 - 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템 - Google Patents

아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템 Download PDF

Info

Publication number
KR100381079B1
KR100381079B1 KR1019940010457A KR19940010457A KR100381079B1 KR 100381079 B1 KR100381079 B1 KR 100381079B1 KR 1019940010457 A KR1019940010457 A KR 1019940010457A KR 19940010457 A KR19940010457 A KR 19940010457A KR 100381079 B1 KR100381079 B1 KR 100381079B1
Authority
KR
South Korea
Prior art keywords
circuit
integrated circuit
stage switch
test bus
analog
Prior art date
Application number
KR1019940010457A
Other languages
English (en)
Inventor
리나아찌
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Application granted granted Critical
Publication of KR100381079B1 publication Critical patent/KR100381079B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

캐리어 상에 장착된 아날로그 또는 아날로그/디지털 회로 모듈의 테스트 가능성을 향상시키기 위하여, 3 단 스위치들이 상기 회로 모듈의 입력 포트와 출력 포트에 배치된다. 상기 스위치는 테스트 버스와 상기 모듈 내의 코어 회로 사이에 신호 연결을 형성하도록 동작할 수 있다. 상기 스위치는 또한 상기 테스트 버스와, 상기 모듈들 사이에 설치된 접착 회로 사이에 신호 연결을 형성할 수 있다.

Description

아날로그 기능을 가진 집적 회로, 집적 회로 캐리어, 및 복수의 인쇄 회로 기판들을 구비하는 시스템
본 발명은 아날로그 회로 모듈들(analog circuit modules)의 테스트에 관한 것으로, 특히 캐리어(carrier), 즉 인쇄 회로 기판(PCB) 상의 아날로그 회로 모듈들의 테스트에 관한 것이다.
본 발명은 참고용으로 여기에 기재된 미국 특허 제 5,107,208 호에 대한 개량 발명이다. 이 종래 기술은 집적 회로들을 테스트용 서브모듈들(submodules)로 나누는데 특히 적합하다.
본 발명은 또한 디지털 회로들의 경계 스캔(boundary scan) 분야와 관련되어 있다. 캐리어 상의 디지털 회로들을 테스트하는 일반적인 기술은 IEEE Std 1149.1-1990, "IEEE Standard Test Access Port and Boundary-Scan Architecture"에 제안되어 있다. 이 기술에 의해 디지털 회로들을 테스트 가능하도록 설계할 수 있다.
분할 및 극복법(divide and conquer approach)을 이용하는 다른 디지털 테스트 기술들은 이.제이.맥클러스키(E.J.McCluskey)와 에스.보아오귀-네스뱃(S.Boaorgui-Nesbat)의 "자동 테스트 설계(Design for Autonomous Test)"(IEEE 컴퓨터 부분, C-30 권, No.11, pp 886-875, 1981년 11월)에 공지되어 있다.
아날로그 회로들은 또한 테스트에 적합하도록 설계될 필요가 있다. 일반적인 아날로그 회로는 다음과 같은 이유 때문에 일반적인 디지털 회로보다 테스트하기가 어렵다. 아날로그 모듈들은 단단히 연결되어 있고, 모든 모듈들은 다른 모든 모듈들에 좌우된다. 디지털 회로에 마련된 큰 안전 마진(safety margins)에 비해 아날로그 회로의 설계 마진은 엄격하다. 아날로그 회로들은 복잡한 신호 형태들을 가지고 있으며, 이는 시프트 레지스터를 사용하여 쉽게 관측/제어될 수 있는 디지털 신호들과는 달리, 아날로그 신호를 관측 또는 제어하기 위해서는 통상적으로 직접적인 액세스가 요구됨을 의미한다. 아날로그 회로는 커패시터 상의 충전과 같은 내부 상태들을 고정시키는 능력이 없는 반면에, 디지털 회로는 인에이블 신호 또는 클록을 가지고 있다. 아날로그 회로들은 입력 노이즈 및 출력 로딩 효과(output loading effects)에 민감하다. 아날로그 회로들은 잘 정의된 I/O 포트 형태들을 가지고 있지 않다. 단일 포트가 커패시터의 충전/방전, 및 임계 전압들의 검출과 같은 많은 기능들을 수행하며, 이에 따라 "입력" 또는 "출력"으로 분류하기가 애매할 수 있다. 디지털 분야에 사용되는 하드웨어 기술어(hardware description languages)들이나 간단한 부울 방정식(boolean equations)들과는 달리, 아날로그 기능들을 위한 공식적인 사양(formal specification)은 없다. 디지털 회로에서는 매우 성공적이지만 아날로그 회로에서는 충분하지 않은 "stuck-at-0/1" 모델들과는 달리, 아날로그 회로들에서는 마진 불량들(marginal failures)에 대한 기본적이고 범용적인 결함 모델(fault models)이 없다.
아날로그/혼합 신호 회로들용의 테스트 기술들에 대한 일부 설계가 제시되어 있다.
기존의 기술들은 다음과 같은 단점의 일부 또는 전부를 가지고 있다.
- 상기 기술들은 계층적(hierarchical)이지 않다. 즉, 상기 기술들은 칩 레벨 및 기판 레벨에 균일하게 적용되지 않는다.
- 서브모듈들간의 통상적인 신호 경로의 연속성(칩 레벨이거나 기판 레벨이거나 상관없이)이 보장되지 않는다. 이는 서브모듈들에 대한 개별적인 테스트의 완료 후에, 서브모듈들간의 적절한 연결을 보장하기 위해 보다 높은 다른 레벨에서의 추가적인 테스트가 필요함을 내포하고 있다.
- 각각의 기술의 응용은 종종 특정 토포로지(topology)나 특정 종류의 아날로그 회로들에 제한된다. 예컨대, 아날로그 회로들의 일반적인 잘못된 표현은 하나의 입력과 하나의 출력을 각각 가진 아날로그 블록들의 직선 연결(linear chain)로 구성된다. 이 잘못된 표현으로 인해 테스트 기술들이 일반적으로 적용될 수 없다.
- 진정한 아날로그 AC 테스트는 종종 회피되거나 적용이 꺼려진다. 일부 일반적인 방법들은:
i) 대부분 디지털로 된 회로로부터 아날로그 부분을 분리하는 것이며, 이에 의해 아날로그 테스트는 나중에 다른 사람에 의해 처리될 수 있다. 이 방법은 대부분 아날로그로 된 회로나, 아날로그 테스트가 너무 복잡한 경우에는 쓸모가 없다.
ii) 아날로그 블록의 입/출력 포트를 (D/A 변환기 및 A/D 변환기를 사용하여) 디지털로 변환하는 것이며, 이에 의해 테스트는 디지털로 행해질 수 있다. 이 경우에는, 아날로그 블록에 대한 DC(정적) 테스트만이 행해질 수 있으며, 실시간 AC(동적) 테스트는 실현될 수 없다. 각각의 아날로그 I/O 포트에 필요한 변환기들에 의해 많은 면적 비용(area overhead)이 발생된다.
발명의 개요
본 발명의 목적은 개선된 아날로그 테스트 기술을 제공하는데 있다.
본 발명의 목적은 3 단(three-way) 아날로그 스위치들을 회로 모듈들의 선택된 포트들에 배치함으로써 달성된다. 상기 회로는 아날로그 또는 혼합된 아날로그/디지털일 수도 있다. 상기 3 단 아날로그 스위치들은 테스트 버스와 포트들간에 접속들을 제공하며, 이에 의해 테스트 버스를 통해 상기 포트들의 신호들을 외부적으로 제어 및/또는 관찰하는 능력을 제공한다.
일실시예에서, 상기 스위치들은 집적 회로의 핀들과 상기 집적 회로의 코어회로의 내부 입력들 및/또는 출력들 사이에 배치된다.
다른 실시예에서, 상기 스위치들은 제어 및/또는 관찰할 IC와는 물리적으로 분리된 독립(stand-alone) 구성 요소들이다.
바람직한 실시예들의 상세한 설명
본 명세서의 목적을 위해 다음과 같은 정의들이 이용된다.
용어 'IC 패키지'는 용어 '칩(chip)'과 상호 교환적으로 사용되며, 용어 '캐리어'는 본 발명을 사용하여 테스트 가능한 회로 모듈들을 운반하는 매체를 의미한다. 인쇄 회로 기판이 캐리어의 일예이다. 용어 '포트(port)'는 칩 상의 핀, 또는 인쇄 회로 기판(PCB) 상의 커넥터와 같은 모듈의 전기 신호 접속을 의미한다.
제 1 도에는 미국 특허 제 5,107,208 호의 종래 스위치가 도시되어 있다. 3단 스위치(101)가 2 개의 전송 게이트(T1, T2)로 구성되어, 2 개의 서브모듈(A, B)사이에 설치되어 있다. D 플립 플롭(102)의 제어 하에서, 상기 3 단 스위치는 3개의 경로 중 하나의 경로, 즉 i) A로부터 B로의 통상적인 데이터 경로, 또는 ii) 테스트 버스로부터 B로의 제 1 테스트 경로, 또는 iii) A로부터 상기 테스트 버스로의 제 2 테스트 경로를 따라 행해지는 전송을 허용한다. 상기 스위치는 아래의 <표1>의 상태를 나타낼 수 있다.
또한, 상기 플립플롭들은 포트(D) 상의 입력 데이터 신호들과 그 클록 및 리셋 입력(CL, RS)에 의해 제어된다.
앞에서 언급한 종래 특허 문헌에 설명된 바와 같이, 상기 3 단 스위치(101)는 2 개의 전송 게이트뿐만 아니라 3 개의 전송 게이트를 가질 수도 있다.
제 2 도에는, 제 1 도의 3 단 스위치의 소자들을 포함하는 스위칭 셀이 도시되어 있으나, 상기 스위칭 셀은, 회로 모듈들 또는 캐리어들의 여러 지점들에서 독립된 소자로서 또는 IC 패키지의 코어 회로(core circuit)를 둘러싸는 스위칭 네트워크의 일부분으로서 반복되기에 적합하다. 박스 101과 102는 제 1 도에서와 동일하다. 도 1의 서브모듈(A)로부터 블록(101)으로의 입력, 데이터 입력, 클록 및 리셋에 각각 대응하는 4 개의 입력 포트들(IN, DIN, C, R)이 존재한다. 블록(101)으로부터 서브모듈(B)로의 출력 및 데이터 출력에 각각 대응하는 2 개의 출력 포트들(OUT, DOUT)이 존재한다. 블록(101)으로부터 제 2 도에 도시되지 않은 테스트 버스까지의 연결에 대응하는 양방향성 테스트 포트(TST)가 존재한다.
제 3 도에는 IC 패키지가 도시되어 있다. 이 IC 패키지는 IC의 주 기능을 수행하는 코어 회로(304)를 포함하고 있다. 상기 코어 회로는 제 2 도에 따른 스위칭 셀들을 통해 패키지의 포트들과 연결된 내부 입력과 출력을 가지고 있다. 여기서, 6 개의 내부 입력과 출력이 310-315로 표시되어 있다. 스위칭 셀들(301-303)은 내부 입력들(310-312)과 IC 패키지의 포트들(IN3, IN2, IN1) 사이에 각각 연결되어 있다. 스위칭 셀들(305, 306, 307)은 IC 패키지의 포트들(OUT1, OUT2, OUT3)과 내부 출력들(313-315) 사이에 각각 연결되어 있다.
스위칭 셀(301,302,303,305,306,307)의 DIN 포트와 DOUT 포트는 모두 DIN/DOUT 직렬 버스에 연결되며, 각각의 셀의 DOUT는 다음 셀의 DIN에 연결되어 있다. 리셋 포트(RS)와 CLK 포트(CL)는 리셋 버스(333) 및 CLK 버스(331)에 각각 연결되어 있다. 셀(301,302,303)의 테스트 포트는 테스트 버스선(ATBI)에 연결되어 있다. 셀(305, 306, 307)의 테스트 포트는 테스트 버스선(ATBO)에 연결되어 있다. ATBI와 ATBO는 2 개의 선으로 된 테스트 버스를 함께 형성한다. 당업자는 추가적인 형태의 테스트를 수용하기 위해 보다 많은 테스트 버스선을 추가할 수 있다.
제 3 도의 셀들은, DIN에 로딩된 테스트 시퀀스에 따라 단일의 입력 포트 및/또는 단일의 출력 포트가 한번에 인에이블되도록 구성되어 있다. 예컨대, DIN 상의 제어 시퀀스 00 00 01 00 00 11에서의 시프트는 스위칭 셀(301,302,303,305,306,307)의 플립플롭이 아래의 <표 2>에 따라 로딩되게 한다.
<표 2>
이는 테스트 버스선(ATBI)을 상기 코어 회로의 내부 입력(312)에 연결하기 위해 스위칭 셀(303)을 제어하게 된다. 또한, 테스트 버스선(ATBO)을 내부 출력(313)에 연결하기 위해 스위칭 셀(305)을 제어하게 된다. 스위칭 셀(301,302,306,307)은 각각의 IN 포트와 각각의 OUT 포트를 연결하는 통상 경로들을 형성하도록 제어된다. 따라서, IN2, IN3, OUT2 및 OUT3은 상기 코어 회로의 내부 포트(311,310,314,315)에 각각 연결된다. <표 2>에 나타낸 각각의 스위칭 셀에 대한 비트 값들은 <표 1>로부터의 Q1과 Q2의 값에 대응됨에 주의한다.
필요한 경우에, 특히 2 개 이상의 데이터선이 존재하는 경우에, 보다 많은 포트들이 테스트 버스선에 연결될 수 있다.
이상에서 설명한 실시예에서, 스위칭 셀(301-303,305-307)는 동일한 물리적 패키지(칩) 내에 포함된다. 또한, 상기 스위칭 셀(301-303)들은 하나의 칩 내에 포함되고, 상기 코어 회로(304)는 다른 칩에 포함되며, 스위칭 셀(305-307)은 또다른 칩에 포함될 수 있다. 스위칭 셀(301-303)들을 포함하는 패키지는 스위칭 셀(305-307)을 포함하는 패키지와 동일하며, 첫번째 패키지는 테스트 버스선(ATBI)에, 두번째 패키지는 테스트 버스선(ATBO)에 연결된다. 이 실시예는 현재의 칩을 전혀 수정할 필요가 없다는 이점을 가지고 있다.
제 4A 도에는 제 3 도에 도시된 바와 같은 3 개의 칩(A, B, C)을 가진 캐리어가 도시되어 있다. 각각의 칩은 각각의 코어 회로를 포함한다. 상기 칩들은 가신들의 포트와 접착 회로(glue circuit)를 통해 연결된다. 여기서, 용어 "접착 회로"는 제 3 도에 따라 칩들을 연결하는 회로를 의미한다. 용어 "접착 회로"는 간단한 선이나, 저항기나 콘덴서와 같은 개별 소자 또는 제 3 도를 따르지 않는 다른 집적 회로들을 포함한다.
제 4A 도에서, 테스트 버스선(ATBI)으로부터 데이터 신호를 취하기 위해 칩(B)의 코어 회로에 대한 내부 입력(BI1)이 연결되는 데이터 신호 경로를 주로 설명한다. 칩(B)의 코어 회로의 내부 출력(BO1)은 데이터 신호를 테스트 버스선(ATBO)상에 제공하도록 연결된다. 이와 같이 형성된 신호 경로는 외부 테스트 신호가 내부 입력(BI1)에 직접 입력되게 한다. 또한, 내부 출력(BO1)의 신호는 외부적으로 관찰될 수 있다. 그러므로, 칩(B)의 코어 회로의 테스트 가능성이 향상된다.
제 4B 도에는 제 4A 도의 캐리어와 동일한 캐리어가 도시되어 있다. 제 4B 도에서는, 접착 회로(glue circuit)(401)를 테스트한다. 이 테스트에 사용되는 데이터 신호 경로는 제 4A 도에 도시된 경로와 반대 방향으로 되어 있다. 이 테스트에서, 칩(B)의 스위칭 셀(BO3)의 출력은 테스트 버스선(ATBO)으로부터 테스트 데이터 신호를 취하고, 이 신호를 접착 회로(401)에 연결하도록 제어된다. 칩(C)의 입력 스위칭 셀 중 하나의 스위칭 셀(CI3)은 데이터 신호를 접착 회로(401)로부터 취하고, 이 데이터 신호를 테스트 버스선(ATBI)에 연결하도록 제어된다. 이와 같이형성된 신호 경로는 외부 테스트 신호가 상기 접착 회로(401)의 입력에 직접 입력되게 한다. 상기 접착 회로(401)의 출력측의 신호는 외부적으로 관찰될 수 있다. 그러므로, 상기 접착 회로(401)의 테스트 가능성이 향상된다.
마찬가지로, 본 발명에 따른 스위칭 셀들은 인쇄 회로 기판의 커넥터(connector)들과 상기 인쇄 회로 기판 코어 회로 사이에 배치될 수 있다. 이 경우에, 캐리어는 상기 인쇄 회로 기판이 결합되는 시스템이다. 이때, 접착 회로들은 인쇄 회로 기판들간의 접속들이다.
제 1 도는 종래의 3 단 스위치(three-way switch)를 나타낸 도면.
제 2 도는 아날로그 스위칭 셀(cell)을 나타낸 도면.
제 3 도는 패키지의 선택된 포트들에 배치된 아날로그 스위칭 셀들을 가진 코어 회로를 포함하는 IC 패키지를 나타낸 도면.
제 4A 도는 제 3 도에 따른 칩들이 존재하는 인쇄 회로 기판 상의 테스트 경로를 나타낸 도면.
제 4B 도는 제 4A 도의 인쇄 회로 기판 상의 제 2 테스트 경로를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
A, B : 서브모듈 T1, T2 : 전송 게이트
101 : 3 단 스위치 304 : 코어 회로
301, 302, 303, 305, 306, 307 : 스위칭 셀
ATBI ATBO : 테스트 버스선

Claims (7)

  1. 아날로그 코어 회로(304)에 존재하는 아날로그 기능을 가진 집적 회로로서,
    상기 집적 회로는 복수의 외부 핀들(IN1,IN2,IN3,OUT1,OUT2,OUT3)을 가지며,
    상기 집적 회로는,
    테스트 버스(ATBI, ATBO)와,
    상기 아날로그 코어 회로(304)와 상기 테스트 버스(ATBI,ATBO)와 상기 아날로그 코어 회로(304)에 대한 입력 또는 출력용 접속(IN1,IN2,IN3,OUT1,OUT2,OUT3)사이에 접속된 적어도 하나의 3 단(three way) 스위치(301,302,303,305,306,307)를 구비하고,
    상기 3 단 스위치(301,302,303,305,306,307)는 제 1, 제 2, 제 3 상태를 가지며,
    상기 3 단 스위치(301,302,303,305,306,307)는 상기 제 1 상태에서 상기 접속(IN1,IN2,IN3,OUT1,OUT2,OUT3)과 상기 아날로그 코어 회로 사이의 통상 경로를 따라 신호들을 전송하고,
    상기 3 단 스위치(301,302,303,305,306,307)는 상기 제 2 상태에서 상기 테스트 버스와 상기 아날로그 코어 회로 사이에서 신호들을 전송하며,
    상기 3 단 스위치(301,302,303,305,306,307)는 상기 제 3 상태에서 상기 접속(IN1,IH2,IN3,OUT1,OUT2,OUT3)과 상기 테스트 버스 사이에서 신호들을 전송하는, 상기 집적 회로에 있어서,
    상기 접속(IN1,IN2,IN3,OUT1,OUT2,OUT3)은 상기 외부 핀들중 제 1 외부 핀이고,
    상기 3 단 스위치(301,302,30,3,305,306,307)는 제 1 및 제 3 상태에서 각각 상기 집적 회로의 외부와 상기 아날로그 코어 회로 또는 상기 테스트 버스 사이에서 신호들을 전송하는 것을 특징으로 하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 3 단 스위치(301,302,303)는 상기 아날로그 코어 회로(304)의 입력(310,311,312)에 접속되고,
    상기 3 단 스위치(301,302,303)는 상기 제 1 및 제 3 상태에서 각각 상기 집적 회로의 외부로부터 상기 아날로그 코어 회로(304) 또는 상기 테스트 버스(ATBI,ATBO)로 신호들을 공급하는, 집적 회로.
  3. 제 1 항에 있어서,
    상기 3 단 스위치(305,306,307)는 상기 아날로그 코어 회로(304)의 출력(313,314,315)에 접속되고,
    상기 3 단 스위치(305,306,307)는 상기 제 1 및 제 3 상태에서 각각 상기 아날로그 코어 회로(304) 또는 상기 테스트 버스(ATBI,ATBO)로부터 상기 집적 회로의 외부로 신호들을 공급하는, 집적 회로.
  4. 제 2 항에 있어서,
    상기 테스트 버스는 제 1 및 제 2 테스트 버스선(ATBI,ATBO)을 구비하고,
    상기 3 단 스위치(301,302,303)는 상기 제 1 테스트 버스선(ATBI)에 접속되며,
    상기 집적 회로는 상기 아날로그 코어 회로(304)와 상기 제 2 테스트 버스선(ATBO)와 상기 외부 핀들(OUT1,OUT2,OUT3) 중 제 2 외부 핀 사이에 접속된 다른 3 단 버스 스위치(305,306,307)를 구비하고,
    상기 다른 3 단 스위치(305,306,307)는 제 1, 제 2, 제 3 상태를 가지며,
    상기 다른 3 단 스위치는 상기 제 1 상태에서 상기 아날로그 코어 회로(304)로부터 상기 외부 핀들(OUT1,OUT2,OUT3) 중 제 2 외부 핀까지의 통상 경로를 따라 신호들을 전송하고,
    상기 다른 3 단 스위치(305,306,307)는 상기 제 2 상태에서 상기 제 2 테스트 버스선(ATBO)과 상기 아날로그 코어 회로(304) 사이에서 신호들을 전송하며,
    상기 다른 3 단 스위치는 상기 제 3 상태에서 상기 제 2 테스트 버스선(ATBO)으로부터 상기 외부 핀들(OUT1,OUT2,OUT3) 중 제 2 외부 핀으로 신호들을 전송하는, 집적 회로.
  5. 제 4 항에 있어서,
    상기 3 단 스위치(301,302,303)와 상기 다른 3 단 스위치(305,306,307)의 상태들을 제어하는 제어 신호들을 전송하는 데이터 버스(DIN,DOUT)를 구비하는, 집적회로.
  6. 제 1 항 또는 제 2 항 또는 제 3 항 또는 제 4 항 또는 제 5 항에 따른 제 1 및 제 2 집적 회로를 포함하는 복수의 집적 회로들이 설치된 집적 회로 캐리어로서,
    상기 집적 회로 캐리어에, 상기 제 1 집적 회로의 외부 핀들(BO3) 중 제 1 외부 핀 및 상기 제 2 집적 회로의 외부 핀들(CI3)중 제 1외부 핀에 접속된 적어도 하나의 접착 회로(401)가 제공된, 집적 회로 캐리어.
  7. 복수의 인쇄 회로 기판들을 구비하는 시스템으로서,
    제 1 항 또는 제 2 항 또는 제 3 항 또는 제 5 항 또는 제 7 항에 따른 제 1 집적 회로가 상기 인쇄 회로 기판들 중 제 1 인쇄 회로 기판 상에 설치되고,
    제 1 항 또는 제 2 항 또는 제 3 항 또는 제 4 항 또는 제 5 항에 따른 제 2 집적 회로가 상기 인쇄 회로 기판들 중 제 2 인쇄 회로 기판 상에 설치되며,
    상기 시스템에, 상기 제 1 집적 회로의 외부 핀들 중 제 1 외부 핀 및 상기 제 2 집적 회로의 외부 핀들 중 제 1 외부 핀에 접속된 적어도 하나의 접착 회로가 제공된, 시스템.
KR1019940010457A 1993-05-24 1994-05-13 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템 KR100381079B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US066,957 1993-05-24
US08/066,957 US5581176A (en) 1993-05-24 1993-05-24 Analog autonomous test bus framework for testing integrated circuits on a printed circuit board

Publications (1)

Publication Number Publication Date
KR100381079B1 true KR100381079B1 (ko) 2003-06-19

Family

ID=22072819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010457A KR100381079B1 (ko) 1993-05-24 1994-05-13 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템

Country Status (6)

Country Link
US (4) US5581176A (ko)
EP (1) EP0627631B1 (ko)
JP (1) JPH06331697A (ko)
KR (1) KR100381079B1 (ko)
DE (1) DE69429741T2 (ko)
TW (1) TW256887B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
US5572160A (en) * 1994-12-01 1996-11-05 Teradyne, Inc. Architecture for RF signal automatic test equipment
US5619461A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having internal state monitoring circuit
DE69637490T2 (de) * 1995-10-20 2009-06-04 Nxp B.V. Prüfbare schaltung und prüfverfahren
US6592619B2 (en) * 1996-01-02 2003-07-15 University Of Cincinnati Heart wall actuation device for the natural heart
US6229296B1 (en) 1996-02-27 2001-05-08 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US5977763A (en) * 1996-02-27 1999-11-02 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US6946863B1 (en) 1998-02-27 2005-09-20 Micron Technology, Inc. Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
US6949251B2 (en) * 2001-03-02 2005-09-27 Stryker Corporation Porous β-tricalcium phosphate granules for regeneration of bone tissue
JP2004532026A (ja) * 2001-03-30 2004-10-21 アメルシャム・バイオサイエンシーズ・アクチボラグ Ｐ４５０単一ヌクレオチド多型バイオチップ分析
US6900106B2 (en) 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
US7340659B2 (en) * 2002-05-15 2008-03-04 Infineon Technologies, A.G. Method of testing multiple modules on an integrated circuit
US7850729B2 (en) 2002-07-18 2010-12-14 The University Of Cincinnati Deforming jacket for a heart actuation device
US20040059180A1 (en) * 2002-09-23 2004-03-25 The University Of Cincinnati Basal mounting cushion frame component to facilitate extrinsic heart wall actuation
JP2004085366A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd マルチチップモジュールおよびそのテスト方法
WO2004110553A1 (en) * 2003-06-09 2004-12-23 The University Of Cincinnati Actuation mechanisms for a heart actuation device
US20060178551A1 (en) * 2003-06-09 2006-08-10 Melvin David B Securement system for a heart actuation device
US6870384B1 (en) * 2004-07-02 2005-03-22 Credence Systems Corporation Test instrument with multiple analog modules
JP4299760B2 (ja) * 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
US7646203B2 (en) * 2007-07-16 2010-01-12 United Microelectronics Corp. Defect detection system with multilevel output capability and method thereof
JP2009025054A (ja) * 2007-07-18 2009-02-05 Panasonic Corp 半導体検査回路、および半導体検査方法
JP2011149775A (ja) * 2010-01-20 2011-08-04 Renesas Electronics Corp 半導体集積回路及びコアテスト回路
KR101709071B1 (ko) * 2010-05-19 2017-02-22 삼성전자주식회사 컴프레션 모드 스캔 테스트를 위한 집적 회로
US11431379B1 (en) * 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879717A (en) * 1974-06-19 1975-04-22 K F Ind Inc Portable methane monitor and alarm system
US4395767A (en) * 1981-04-20 1983-07-26 Control Data Corporation Interconnect fault detector for LSI logic chips
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4509008A (en) * 1982-04-20 1985-04-02 International Business Machines Corporation Method of concurrently testing each of a plurality of interconnected integrated circuit chips
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US5214655A (en) * 1986-09-26 1993-05-25 General Electric Company Integrated circuit packaging configuration for rapid customized design and unique test capability
NL8800374A (nl) * 1988-02-16 1989-09-18 Philips Nv Geintegreerde monolithische schakeling met een testbus.
US5107208A (en) * 1989-12-19 1992-04-21 North American Philips Corporation System for partitioning and testing submodule circuits of an integrated circuit
DE69030359T2 (de) * 1989-12-19 1997-10-02 Philips Electronics Nv Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
JPH04212524A (ja) * 1990-12-06 1992-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路
US5391984A (en) * 1991-11-01 1995-02-21 Sgs-Thomson Microelectronics, Inc. Method and apparatus for testing integrated circuit devices
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
US5379308A (en) * 1992-04-20 1995-01-03 Intel Corporation Apparatus for a bus-based integrated circuit test architecture
US5294882A (en) * 1992-07-28 1994-03-15 Sharp Kabushiki Kaisha Integrated circuit capable of testing reliability
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board

Also Published As

Publication number Publication date
US5717329A (en) 1998-02-10
EP0627631B1 (en) 2002-01-30
US5731701A (en) 1998-03-24
JPH06331697A (ja) 1994-12-02
TW256887B (ko) 1995-09-11
DE69429741D1 (de) 2002-03-14
EP0627631A2 (en) 1994-12-07
DE69429741T2 (de) 2002-09-05
EP0627631A3 (en) 1995-05-17
US5581176A (en) 1996-12-03
US5705925A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
KR100381079B1 (ko) 아날로그기능을가진집적회로,집적회로캐리어,및복수의인쇄회로기판들을구비하는시스템
JP2513904B2 (ja) テスト容易化回路
US5862152A (en) Hierarchically managed boundary-scan testable module and method
KR0165104B1 (ko) 검사 버퍼/레지스터
EP0628831B1 (en) Bidirectional boundary scan test cell
EP0549602B1 (en) Integrated circuit, system and method for fault insertion
USRE37500E1 (en) System for partitioning and testing submodule circuits of an integrated circuit
EP1787136B1 (en) Test circuit and method for hierarchical core
US4669081A (en) LSI fault insertion
JP2505049B2 (ja) 電子素子のテスト方法
JPS5844521A (ja) 集積回路実装構造体
GB2391358A (en) Method of testing and/or debugging a system on chip (SOC)
JP2901156B2 (ja) 半導体集積回路装置
EP0434137B1 (en) System for partitioning and testing submodule circuits of an integrated circuit
EP0950192B1 (en) Core test control
US6011387A (en) Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
Lee A hierarchical analog test bus framework for testing mixed-signal integrated circuits and printed circuit boards
EP0358371B1 (en) Enhanced test circuit
US7234089B2 (en) Tristate buses
KR20040050908A (ko) 복합 집적 회로들의 자동 스캔 방식 테스팅
Zorian et al. Multi-chip modules testing and DfT
Shekar et al. Efficient methodology for boundary scan insertion and pattern generation for MCM based designs
JPH0669346A (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee