KR960006822B1 - 반도체장치의 미세패턴 형성방법 - Google Patents

반도체장치의 미세패턴 형성방법 Download PDF

Info

Publication number
KR960006822B1
KR960006822B1 KR1019930006337A KR930006337A KR960006822B1 KR 960006822 B1 KR960006822 B1 KR 960006822B1 KR 1019930006337 A KR1019930006337 A KR 1019930006337A KR 930006337 A KR930006337 A KR 930006337A KR 960006822 B1 KR960006822 B1 KR 960006822B1
Authority
KR
South Korea
Prior art keywords
etching
layer
photoresist
pattern
forming
Prior art date
Application number
KR1019930006337A
Other languages
English (en)
Inventor
이강현
홍정서
김형섭
김재호
한민석
홍정인
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930006337A priority Critical patent/KR960006822B1/ko
Priority to US08/227,534 priority patent/US5476807A/en
Priority to FR9404503A priority patent/FR2704689B1/fr
Priority to DE4413152A priority patent/DE4413152B4/de
Priority to JP6077582A priority patent/JPH06326061A/ja
Application granted granted Critical
Publication of KR960006822B1 publication Critical patent/KR960006822B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

내용 없음

Description

반도체장치의 미세패턴 형성방법
제1도는 투영노광장치를 이용한 종래의 패턴 형성방법의 원리를 나타낸 도면.
제2도 내지 제6도는 종래 방법에 의한 반도체 메모리장치의 커패시터 스토리지전극패턴 형성방법을 설명하기 위한 단면도들.
제7도 본 발명에 의한 투영노광장치를 이용한 패턴 형성방법의 원리를 나타낸 도면.
제8도 내지 제11도는 본 발명의 제1실시예에 의한 반도체장치의 미세패턴 형성방법을 설명하기 위한 단면도들.
제12도 및 제13도는 본 발명의 제1실시예에 의한 반도체장치의 미세패턴 형성방법을 설명하기 위한 단면도들
제14도 및 제15도는 종래 방법과 본 발명의 제2실시예에 의해 각각 형성된 반도체 메모리장치의 단면을나타낸 사진.
제16도 내지 제18도는 본 발명의 제3실시예에 의한 반도체장치의 미세패턴 형성방법을 설명하기 위한 단면도들.
본 발명은 반도체장치의 미세패턴 형성방법에 관한 것으로, 특히 포토레지스트를 이용한 패턴 형성시 식각부산물을 이용하여 노광장치의 노광한계 이상의 미세한 스페이스패턴을 형성할 수 있는 반도체장치의 미세패턴 형성방법에 관한 것이다.
반도체칩의 집적도가 정점 높아져 가면서 리소그래피(Lithography)의 역할이 점점 더 작은 사이즈의 패턴형성이 가능하게 될것이 요구되고 있다. 이는 투영노광장치(Stepper)에서익 한계 해상도가 기존의 g-라인(436nm)에서 i-라인(365nm)으로 옮겨감으로서 0.4μm 정도까지 향상되고 촛점심도(DOF. Depth OfFocus)도 또한 증가되어 작은 사이즈의 패턴 형성에 대한 요구가 어느 정도 층족되고 있다.
제1도는 종래 포토레지스트를 사용하는 투영노광장치에 의한 패턴 형성방법을 나타낸 것으로, 기판(21)상에 형성된 패터닝하고자 하는 소정의 층(22)상에 포토레지스트(25)를 도포한 후, 원하는 패턴의 소정 마스크(도시하지 않음)를 적용하여 상기 포토레지스트를 선택적으로 노광하고 이를 현상하여 패턴이 전사된 포토레지스트패턴을 형성한다. 이어서 상기 포토레지스트패턴을 식각마스크로 하여 그 하부의 소정의 층(21)을 식각함으로써 패턴을 형성하게 된다.
상기한 방법에 있어서, i-라인 노광장치를 이용할 경우 패턴간 스페이스(S1)의 최소사이즈는 0 4μm가된다. 따라서, 보다 고집적화된 반도체장치의 형성시 요구될 수 있는 0.4μm 이하의 스페이스패턴은 형성이 불가능하다.
제2도 내지 제6도를 참조하여 상기 종래의 i-라인 투영노광장치를 이용한 패턴 형성의 일예로서 반도체 메모리장치의 커패시터 스토리지전극 형성방법을 설명하면 다음과 같다.
소자분리막(2)에 의해 소자분리영역과 활성영역으로 구분된 반도체장치(1)상에 게이트(3)와 소오스 및 도레인영역(4)으로 이루어진 트랜지스터를 형성하고, 상기 게이트(3)를 절연시키는 절연막(5)을 형성한다. 이어서 상기 결과물 전면에 층간절연막(6)을 형성하고 이 층간절연막(6)위에 식각저지층(7)으로서, 예컨대 질화막을 형성한 후, 이 위에 다시 절연층(8)을 형성한다(제2도).
이어서 상기 절연층(8)상에 포토레지스트를 도포한 후, 리소그래피공정에 의해 상기 소오스영역(4)의 일부를 노출시키는 콘택개구부를 형성하기 위한 포토레지스트패턴(PR)을 형성한 다음 상기 포토레지스트패턴(PR)을 식각마스크로 하여 상기 절연층(8), 식각저지층(7) 및 층간절연막(6)을 차레로 이방성식각하여 콘택개구부(9)를 형성한다(제 3 도).
다음에 상기 포토레지스트패턴을 제거하고 콘택개구부(9)가 형성된 결과룰 전면에 도전물될을 증착하여 스토리지전극 형성을 위한 도전층(10)을 형성한다(제4도).
이어서 상기 도전층(10)상에 포토레지스트를 도포한 후, i-라인 투영노광장치를 이용한 리소그래피공정을 통해 상기 포토레지스트를 스토리지전극패턴(PR)으로 패터닝한다(제5도).
다음에 상기 포토레지스트(PR)을 식각마스크로 하여 상기 도전층(10)을 이방성식각하여 스토리지전극(10A)을 형성한 후, 상기 절연층을 습식식각에 의해 제거한다(제6도).
상술한 종래 기술에 있어서, 상기 형성된 반도체 메모리장치의 커페시터 스토리지전극(10A)간의 간격(A)은 i-라인 투영노광장치의 노광한계인 0.4μm가 된다.
최근, 반도체 메모리장치가 더욱 더 고집적화 되어감에 따라 대용랑의 커패시터가 될요하게 되고 이에 따라 제한된 영역에서의 커패시터 스토리지전극 사이즈의 증가가 요구되므로 스토리지전극간 스페이스가 더욱 작아져야 한다. 또한, 한정된 영역내에서의 커패시터 용량의 확보를 위해 커패시터전극층을 두껍게 형성하게 되면 단차가 높아지는 단점이 있으므로 이를 해결하기 위해서도 스토리지전극간 스페이스를 작게 형성할수 있어야 한다. 이러한 요구에 반하여 상기 종래의 i-라인 투영노광장치를 이용한 반도체 메모리장치의 커패시터 스토리지전극 형성방법은 0.4μm 이하의 스페이스를 형성할 수 없다는 문제가 있다.
또한, 상술한 종래 기술에 있어서는 제6도에 도시한 바와 같이 스토리지전극을 패터닝할때 수직식각(VerticalEtch)방법을 사용한다. 이에 따라 스토리지전극과 그 하부의 게이트전극의 엣지(Edge)가 맞물리게 되어 토포그래피(Topography)가 더욱 나빠지며, 날카로운 코너부분에 의해 후속공정인 비트라인 형성공정시 마진(Margin)이 매우 작아지는 문제도 생기게 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 초미세패턴의 형성이 가능하고 전체적인 단차를 완만하게 형성하여 소자의 신뢰성을 높일 수 있는 반도체장치의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 투영노광장치를 이용한 반도체장치의 미세패턴 형성방법에 있어서, 기판상에 형성된 패더닝하고자 하는 층위에 소정물질층을 형성하는 공정 ; 상기 소정물질층상에 포토레지스트를 도포하는 공정 ; 포토리소그래피공정에 의해 상기 포토레지스트를 소정의 패턴으로 패터닝하는 공정 ; 상기 패터닝된 포토레지스트패턴을 식각마스크로 하여 상기 소정물질층을 이방성식각하여 패터닝하는 공정 ; 및 상기 포토레지스트패턴과 소정물질층패턴 및 상기 이방성식각시에 상기 소정물질층 측벽에 생기는 식각부산물을 식각마스크로 하여 상기 패더닝하고자 하는 층을 식각하는 긍정으로 이루어진 것을 특징으로 한다.
또한, 본 발명의 상기 목적은, 투영노광장치를 이용한 반도체장치의 미세패턴 형성방법에 있어서, 기판상에 형성된 패터닝하고자 하는 층위에 포토레지스트를 도포하는 공정 ; 크트리소그래피공정에 의해 상기 포토레지스트를 소정의 패턴으로 패터넝하는 공정 ; 상기 결과를 전면에 이방성식각을 행하여 상기 포토레지스트층의 측벽에 식각부산물을 형성하는 공정 ; 상기 포토레지스트패턴 및 식각부산물을 식각마스크로 하여 상기 패터닝하고자 하는 층을 식각하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 미세패턴 형성방법에 의해 달성될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제7도에 본 발명에 의한 투영노광장치를 이용한 패턴 형성방법의 원리를 나타내었다.
본 발명의 패턴 형성방법온 기판(21)상에 형성된 패터닝하고자 하는 소정의 층(22)상에 마스크패턴의 전사를 위한 포토레지스트와는 성질이 다른 소정물질층(23)을 상기 소정의 층(22)상에 먼저 형성하고 이위에 포토레지스트(25)를 도포한 후, 원하는 패던의 소정마스크(도시하지 않음)를 적용하여 상기 포토레지스트를 선택적으로 노광하고 이를 현상하여 패턴이 전사된 포토레지스트패턴을 형성한 다음, 상기 포토레지스트패턴을 마스크로 하여 상기 소정물질층(23)을 이방성식각하여 포토레지스트패턴으로 패터닝한다. 이때, 상기이방성식각시, 패터닝된 상기 소정물질층(23)의 측벽에 시각부산물(26)이 형성되는데, 상기 식각부산물(26)과 상기 포토레지스트패턴(25) 및 소정물질층패턴(23)을 식각마스크로 하여 패터닝하고자 하는 상기 소정의 층(21)을 식각함으로써 패턴을 형성한다.
상기한 방법에 의해 패턴을 형성하게 되면 상기 소정물질층패턴(23)의 측벽에 형성된 식각부산물(26)도마스크역할을 하여 페턴간 스페이스(S2)가 상기 식각부산물(26)의 폭만큼 감소하게 된다. 즉, 마스크패턴전사를 위한 물질로서 포토레지스트와, 포토레지스트와는 성질이 다른 소정물질층으로 된 복합층을 사용하여 상기 소정물질층의 이방성식각시에 형성되는 식각부산물을 이용함으로써 투영노광장치의 노광한계 이하의 패턴 형성이 가능하게 된다.
상기 본 발명의 미세패턴 형성방법에 있어서, 상기 마스크패턴 전사를 위한 물질로서 포토레지스트의 단일층을 사용할 수도 있다.
또한, 상기 본 발명의 미세패턴 형성방법에 있어서, 패터닝하고자 하는 상기 소정의 층을 식각하는 공정으로 경사식각을 이용할 수도 있다.
다음에 제8도 내지 제11도를 참조하여 본 발명의 제1실시예를 설명한다.
제8도 내지 제11도는 본 발명에 따른 제1실시예의 투영노광장치를 이용한 패턴 형성망법에 의한 반도체 메모리장치의 커패시터 스토리지전극 형성방법을 나타낸 것이다.
제8도를 참조하면, 소자분리막(2)에 의해 소자분리영역과 활성영역으료 구분된 반도체장치(1)상에 게이트(3)와 소오스 및 도레인영역(4)으로 이루어진 트랜지스터를 형성하고, 상기 트랜지스터가 형성되어 있는 반도체장치 전면에 상기 트랜지스더를 절연시키기 위한 목적으로 절연막(5)을 형성한다. 이어서 상기 결과을 전면에 층간질연막(6)을 형성하고 상기 층간절연막(6)상에 식각저지층(7)으로서, 예컨대 질화막을 형성한 후, 이 위에 다시 될연층(8)을 형성한다. 다음에, 사진식각공정으로 상기 트랜지스터의 소오스영역(4)에 적층되어 있는 절연층(8), 식각 저지층(7), 층간절연막(6)을 부분적으로 제거해냄으로써 스토리지 전극을 상기 소오스영역(4)에 접촉시키기 위한 콘택개구부를 형성한다. 이어서, 상기 콘택개구부(9)가 형성된 결과물전면에 도전물질, 예컨대 불순물이 도우프된 폴리실리콘을 중착하여 스토리지전극 형성을 위한 도전층(10)을 형성한 후, 상기 도전층(10)상에 포토레지스트와는 성질이 다른 소정물질층(12)으로, 예컨대 HTO (High Temperature Oxide) 막을 형성한다.
제9도를 참조하면, 상기 HTO막(12)상에 포토레지스트를 도포한 후, 리소그래피공정을 통해 상기 포xh레지스트(PR)를 커패시터 스토리지전극패턴으로 패터닝한다. 이때, 상기 리소그래피공정을 i-라인 투영노광장치를 사용하여 행하게 되면 상기 포토레지스트패턴(PR)간의 스페이스(A·)의 최소사이즈는 종래와 같이0.4μm가 된다. 이어서, 상기 포토레지스트패턴(PR)을 식각마스크로 하여 CF4와 CHF3가스를 이용한 플라즈마방식에 의해 상기 HTO막(12)을 이방성식각한다. 이때, 상기 포토레지스트패턴(PR) 및 HTO막(12)의 측벽에는 상기 이방성식각의 부산물로서 폴리머(Polymer)(13)가 형성된다.
제10도를 참조하면, 상기 폴리머(13)를 제거하지 않은 상태에서 상기 포토레지스트패턴(PR), HTO막(12)및 폴리머(13)를 식각마스크로 사용하여 상기 도전층을 이방성식각함으로써 스토리지전극(10B)을 형성한다.
제11도를 참조하면, 상기 포토레지스트패턴(PR)을 제거한 다음, 암모니아(NH4)와 불산(HF)으로 이루어진 화학약품을 이용한 습식식각으로 상기 스토리지전극 하부의 층간절연막 및 상기 HTO막을 제거함으로써 커패시터 스토리지전극(10B)을 완성한다.
제11도에 도시된 바와 같이 상기 폴리머(13)를 식각마스크로 하여 도전층(10)을 식각하므로 상기 폴리머에 의해 스토리지전극페턴간 스페이스(B)는 상기 포토레지스트패턴(PR)간 스페이스(제9도 참조부흐 A')보다 작아지게 된다. 예컨대, 상기 HTO막을 1500A 정도의 두께로 형성한 후 CF4, CHF3가스를 이용한 플라즈마에 의해 이방성식각을 행할 경우, HTO막 측벽에 이방성식각에 의해 발생하는 폴리머에 의해 상기도전층을 식각할때 상기 폴리머의 마스크 역할로 인하여 0.2μm 정도의 상기 스토리지 전극패턴간 스페이스(B)를 얻을 수 있다. 또한, 상기 HTO막의 두께를 조정함으로써 상기 폴리머의 양을 조절하여 스페이스를0.2μm 이하로 형성할 수 있다.
본 발명은 상술한 바와 같이 종래와 동일한 투영노광장치를 이용하면서도, 스토리지전극 형성을 위한 패턴을 포토레지스트 및 상기 포토레지스트와 성질이 다른 소정의 물질층의 복합층으로 형성함으로써, 이에따른 식각부산물을 이용하여 스토리지전극을 패터닝하므로, 상기 투영노광장치의 노광한계 이하의 스페이스패턴의 형성이 가능하다. 따라서, 종래의 방법보다 스페이스 사이즈가 작아지는 만큼 스토리지전극의 사이즈가 증대되므로 더 큰 용량을 가지는 커패시터의 형성이 가능하게 된다.
본 발명의 방법을 16M DRAM에 적용할 경우 종래 i-라인 투영노광장치에 의해 패터닝한 커패시터 스토리지전극보다 커페시터 용량이 7fF 이상 증가된 커패시터가 형성된다.
다음에 제12도 내지 제15도를 참조하여 본 발명의 제2실시예를 설명한다.
상기 본 발명의 제1실시예의 공정과 동일한 공정에 의해 제9도의 폴리머(Polymer)(13) 형성공정까지 진행한 후, 제12도에 도시한 바와 같이 상기 폴리머(13)를 제거하지 않은 상태에서 상기 포토레지스트패턴(PR), HTO막(12) 및 폴리머(13)를 식각마스크로 사용하여 상기 도전층을 경사식각한다. 이때, 경사식각을 행하는 방법을 등방성 식각방식을 이용하여 경사식각한다.
이어서 제13도에 도시한 바와 같이 상기 포토레지스트패턴을 제거한 후, 암모니아(NH4)와 불산(HF)으로이루어진 화학약품을 이용한 습식식각으로 상기 스토리지전극 하부의 층간될연막 및 상기 HTO막을 제거함으로써, 경사시각에 의해 날카로운 코너부분이 제거된 커패시터 스토리지전극(1OC)이 완성된다.
제14도 및 제15도는 종래 방법과 상기 본 발명의 제2실시예에 의해 각각 형성된 반도체 메모리장치의 단면을 사진으로 나타낸 것이다. 사진에서 도시한 바와 같이 스토리지전극을 경사식각을 이용하여 패더닝 함으로써 날카로운 코너를 제거하여 전체적으로 완만한 프로파일을 형성하므로 커패시터와 후속공정에서 형성되는 비트라인과의 마진이 증대된다.
다음에 제16도 내지 제l8도를 참조하여 본 발명의 제2실시예를 설명한다.
상기 본 발명의 제1실시예의 공정과 동일한 공정에 의해 도전층(8)을 형성한 후(제16도), 상기 도전층(8)상에 바로 포토레지스트를 도포한 후, 리소그래피공정을 통해 상기 포토레지스트(PR)를 커패시터 스토리지 전극패턴으로 패터닝한다. 이때, 상기 리소그래퍼공정을 i-라인 투영노광장치를 사용하여 행하게 되면 상기 포토레지스트패턴(PR)간의 스페이서(A')의 최소 사이즈는 종래와 음이 0.4μm 가 된다. 이어서, 상기결과물 전면에 CF4, CHF3및 Ar가스를 이용한 플라즈마방식으로 이방성식각을 행한다. 이때, 상기 포토레지스트패턴(PR)의 측벽에 상기 이방성식각의 부산물로서 폴리(13)가 형성된다. 이때, 상기 CF4, CHF3및Ar가스의 비를 변화시켜서 상기 폴리머의 양을 조절할 수 있고, 특히 CHF3가스의 몰(mole)비를 중가시키면 폴리머가 더욱 많이 형성된다. 또한, 상기 이방성식각공정의 온도, 즉 식각챙버(etchingchamber)의 하부전극의 온도가 저온, 예컨대 -15℃에서 상온, 예컨대 15℃까지의 공정 마진(margin)이 있으며, 상기 온도를 감소시켜서 상기 폴리머의 양을 증가시킬 수 있을 뿐만 아니라, 상기 식각챔버내의 압력이나 식각시간을 증가시킴으로써 폴리머의 양을 용이하게 증가시킬 수 있다.
다음에, 상기 포토레지스트패턴(PR) 및 폴리머(13)를 식각마스크로 사용하여 상기 도전층을 이방성식각한 후, 상기 포토레지스트패턴을 제거하고, 암모니아(NH4)와 룰산(HF) 민로 이루어진 화학약품을 이용한습식식각으로 상기 스토리지전극 하부의 층간절연막 및 상기 HTO막을 제거함으로써 커패시터 스토리지전극(10B)을 완성한다(제18도). 따라서, 상기 폴리머에 의해 스토리지전극파턴간 스페이스(B')는 상기 포토레지스트패턴간 스페이스(제17도 참조부호 A')보다 작아지게 된다.
상술한 본 발명의 제3실시예에 의하면, 스토리지전극 형성을 위한 패딘을 상기 제1실시예와 같이 포토레지스트와 성질이 다른 소정물질층과 포토레지스트의 복합층으로 형성하지 않고 포토레지스트의 단일층으로 형성함으로써 공정을 단축시킬 수 있다. 또한, 상기 플라즈마방식에 의한 이방성식각에서 상기 가스들의비, 식각챔버의 온도, 압력 및 식각시간을 조절함으로써 상기 폴리머의 양을 조절할 수 있으므로, 스토리지 전극패턴간 스페이스를 0.2μm 이하로 용이하게 형성할 수 있다. 또한, 상술한 본 발명의 제2실시예와 같이 상기 폴리머를 식각마스크로 하여 상기 도전층을 식각할 때 경사식각으로 할 수 있음은 물론이다.
따라서 본 발명에 의한 반도체장치의 미세패턴 형성방법은, 패터닝하고자 하는 층위에 포토레지스트의 단일층, 또는 포토레지스트 및 포토레지스트와 성질이 다른 소정물질층의 복합층을 형성한 후, 플라즈마방식에 의한 이방성식각을 하여 상기 단일층 또는 복합층의 측벽에 생기는 식각부산물을 식각마스크로 사용하여 상기 패터닝하고자 하는 층을 패터닝하기 패문에 투영노광장치의 노광한계 이하의 미세패턴을 형성할 수 있으므로, 매우 간단한 공정으로 비용의 증가없이 반도체장치의 고집적화에 기여할 수 있다.

Claims (10)

  1. 투영노광장치를 이용한 반도체장치의 미세패턴 형성방법에 있어서, 기판상에 형성된 패터닝하고자 하는 층위에 포토레지스트를 도포하는 공정 ; 포토리소그래피공정에 의해 상기 포토레지스트를 소정의 패턴으로 페터닝하는 공정 ; 상기 결과룰 전면에 이방성식각을 하여 상기 포토레지스트패턴의 측벽에 식각부산물을 형성하는 공정 ; 및 상기 포토레지스트패턴과 식각부산물을 식각마스크로 하여 상기 패터닝하고자 하는층을 식각하는 공정으로 이루어진 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 포토레지스트는 상기 패터닝하고자 하는 층상에 소정물질층을 개재하여 형성하는 것을 특징으로 하는 미세패턴 형성방법.
  3. 제2항에 있어서, 페터닝된 포토레지스트를 식각마스크로 하여 상기 소정물질층을 이방성식각항으로써 상기 이방성식각시에 소정물질층의 측벽에 생기는 식각부산물을 식각마스크로 하여 상기 페더닝하고자하는 층을 식각하는 공정으로 이루어진 것을 특징으로 하는 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 식각부산물을 형성하는 이방성식각은 CF4, CHF3및 Ar가스를 이용한 플라즈마바식에 의해 행하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  5. 제4항에 있어서, 상기 CF4, CHF3및 Ar가스의 비를 변화시켜 상기 식각부산물의 양을 조절할 수 있는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  6. 제1항에 있어서, 상기 포토레지스트패턴과 식각부산물을 식각마스크로 하여 상기 패터닝하고자 하는층을 식각하는 공정은 경사식각을 이용하여 행하는 것을 특징으로 하는 반도체장치의 미세패턴 형성방법.
  7. 스토리지전극간 스페이스가 투영노광장치의 노광한계 이하의 사이즈로 형성된 커패시터를 갖춘 반도체 메모리장치의 제조방법에 있어서, 상기 커패시터 스토리지전극을 형성하는 공정은, 게이트와 소오스 및 드레인으로 이루어진 트랜지스터가 형성된 반도체 기판상에 층간절연막, 식각저지층 및 절연층을 순차적으로 형성하는 공정 ; 상기 절연층, 식각저지층 및 층간절연막의 소정부분을 이방성식각하여 상기 소오스영역을 노출시키는 콘택개구부를 형성하는 공정 ; 상기 콘택개구부가 형성된 결과를 전면에 도전층을 형성하는공정 : 상기 도전층상에 포토레지스트를 도포하는 공정 ; 소정의 마스크를 적용하여 투영노광장치의 노광한계로 상기 포토레지스트를 노광하고 현상하여 커패시터 스토리지전극패턴으로 패터닝하는 공정 ; 상기 결과물 전면에 이방성식각을 행하여 상기 포토레지스트패턴의 측벽에 식각부산물을 형성하는 공정 ; 상기 포토레지스트패턴과 식각부산물을 식각마스크로 하여 상기 도전층을 식각하여 스토리지전극페턴을 형성하는 공정 ; 및 상기 절연층을 제거하여 스토리지전극을 완성하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  8. 제7항에 있어서, 상기 포토레지스트는 상기 도전층상에 소정물질층을 개재하여 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  9. 제8항에 있어서, 패터닝된 프트레지스트를 식각마스크로 하여 상기 소정물질층을 이방성식각함으로써 상기 이방성식각시에 소정물질층의 측벽에 생기는 식각부산물을 식각마스크로 하여 상기 도전층을 식각하는 공정으로 이루어진 것을 특징으로 하는 미세패턴 형성방법.
  10. 제7항에 있어서, 상기 포토레지스트패턴과 식각부산물을 식각마스크로 하여 상기 도전층을 식각하는 공정은 경사식각에 의해 행하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
KR1019930006337A 1993-04-15 1993-04-15 반도체장치의 미세패턴 형성방법 KR960006822B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019930006337A KR960006822B1 (ko) 1993-04-15 1993-04-15 반도체장치의 미세패턴 형성방법
US08/227,534 US5476807A (en) 1993-04-15 1994-04-14 Method for forming fine patterns in a semiconductor device
FR9404503A FR2704689B1 (fr) 1993-04-15 1994-04-15 Procede de formation de motif fin dans un dispositif a semi-conducteur.
DE4413152A DE4413152B4 (de) 1993-04-15 1994-04-15 Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
JP6077582A JPH06326061A (ja) 1993-04-15 1994-04-15 半導体装置の微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006337A KR960006822B1 (ko) 1993-04-15 1993-04-15 반도체장치의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR960006822B1 true KR960006822B1 (ko) 1996-05-23

Family

ID=19353990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006337A KR960006822B1 (ko) 1993-04-15 1993-04-15 반도체장치의 미세패턴 형성방법

Country Status (5)

Country Link
US (1) US5476807A (ko)
JP (1) JPH06326061A (ko)
KR (1) KR960006822B1 (ko)
DE (1) DE4413152B4 (ko)
FR (1) FR2704689B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996027208A1 (en) * 1995-02-28 1996-09-06 Micron Technology, Inc. Method for forming a structure using redeposition
KR0155831B1 (ko) * 1995-06-20 1998-12-01 김광호 셀프얼라인을 이용한 듀얼패드셀 반도체장치 및 그것의 제조방법
JPH09129612A (ja) * 1995-10-26 1997-05-16 Tokyo Electron Ltd エッチングガス及びエッチング方法
KR100207462B1 (ko) * 1996-02-26 1999-07-15 윤종용 반도체 장치의 커패시터 제조방법
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5731217A (en) * 1996-10-08 1998-03-24 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a filled upper transistor substrate and interconnection thereto
DE19646208C2 (de) * 1996-11-08 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators und Speicherfeld
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US5994228A (en) * 1997-04-11 1999-11-30 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
TWI231293B (en) 1997-11-12 2005-04-21 Jsr Corp Transfer film
TW375777B (en) * 1998-04-08 1999-12-01 United Microelectronics Corp Etching process
US6541812B2 (en) 1998-06-19 2003-04-01 Micron Technology, Inc. Capacitor and method for forming the same
JP3287322B2 (ja) * 1998-12-28 2002-06-04 日本電気株式会社 半導体装置の製造方法
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
KR100589490B1 (ko) * 2003-12-30 2006-06-14 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2015002191A (ja) * 2013-06-13 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
CN113659075B (zh) * 2020-05-12 2023-07-11 长鑫存储技术有限公司 电容打开孔的形成方法和存储器电容的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4462882A (en) * 1983-01-03 1984-07-31 Massachusetts Institute Of Technology Selective etching of aluminum
JPS62128150A (ja) * 1985-11-29 1987-06-10 Nec Corp 半導体装置の製造方法
JPH01287956A (ja) * 1987-07-10 1989-11-20 Toshiba Corp 半導体記憶装置およびその製造方法
US4874723A (en) * 1987-07-16 1989-10-17 Texas Instruments Incorporated Selective etching of tungsten by remote and in situ plasma generation
US5183533A (en) * 1987-09-28 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method for etching chromium film formed on substrate
JPH01216577A (ja) * 1988-02-24 1989-08-30 Ricoh Co Ltd 半導体装置の製造方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
JPH03188628A (ja) * 1989-12-18 1991-08-16 Mitsubishi Electric Corp パターン形成方法
DE69133410T2 (de) * 1990-03-08 2005-09-08 Fujitsu Ltd., Kawasaki Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
US5296095A (en) * 1990-10-30 1994-03-22 Matsushita Electric Industrial Co., Ltd. Method of dry etching
US5342481A (en) * 1991-02-15 1994-08-30 Sony Corporation Dry etching method
US5116460A (en) * 1991-04-12 1992-05-26 Motorola, Inc. Method for selectively etching a feature
JP3225559B2 (ja) * 1991-06-11 2001-11-05 ソニー株式会社 ドライエッチング方法
JP2913936B2 (ja) * 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JP3215151B2 (ja) * 1992-03-04 2001-10-02 株式会社東芝 ドライエッチング方法

Also Published As

Publication number Publication date
FR2704689A1 (fr) 1994-11-04
FR2704689B1 (fr) 1995-09-15
DE4413152A1 (de) 1994-10-20
US5476807A (en) 1995-12-19
JPH06326061A (ja) 1994-11-25
DE4413152B4 (de) 2004-01-29

Similar Documents

Publication Publication Date Title
KR960006822B1 (ko) 반도체장치의 미세패턴 형성방법
US20090017631A1 (en) Self-aligned pillar patterning using multiple spacer masks
US20110008969A1 (en) Frequency doubling using spacer mask
JP2004080033A (ja) シリコン酸化膜を利用した微細パターン形成方法
KR20090067016A (ko) 반도체 소자의 형성 방법
US6372575B1 (en) Method for fabricating capacitor of dram using self-aligned contact etching technology
JPH06216085A (ja) 半導体装置のコンタクトホール形成方法
JP4384199B2 (ja) 半導体装置の製造方法
KR101446826B1 (ko) 반도체 디바이스 및 그 반도체 디바이스를 포함하는 전자 시스템의 제조 중에 대칭 포토마스크를 사용하여 대칭 또는 비대칭 피쳐들을 선택적으로 형성하는 방법
JP2005197640A (ja) フラッシュメモリ素子の製造方法
US20070105319A1 (en) Pattern density control using edge printing processes
JPH0321030A (ja) 半導体装置の製造方法
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법
JP2001326287A (ja) 半導体装置の製造方法
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100424177B1 (ko) 스캐너 노광 장비용 정렬 마크의 형성방법
KR0172768B1 (ko) 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법
JPH04218958A (ja) 半導体記憶装置およびその製造方法
JPH11135628A (ja) 半導体装置の製造方法
JPH1174481A (ja) 半導体装置の製造方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP3260408B2 (ja) 半導体装置の製造方法
JP3076951B2 (ja) 半導体装置の製造方法
KR0165417B1 (ko) 반도체 장치의 미세 패턴 제조방법
KR100277883B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 17

EXPY Expiration of term