KR940010103A - 이중 워드라인 구조인 반도체 메모리 디바이스 - Google Patents

이중 워드라인 구조인 반도체 메모리 디바이스 Download PDF

Info

Publication number
KR940010103A
KR940010103A KR1019930020871A KR930020871A KR940010103A KR 940010103 A KR940010103 A KR 940010103A KR 1019930020871 A KR1019930020871 A KR 1019930020871A KR 930020871 A KR930020871 A KR 930020871A KR 940010103 A KR940010103 A KR 940010103A
Authority
KR
South Korea
Prior art keywords
node
word
auxiliary
decoding unit
word line
Prior art date
Application number
KR1019930020871A
Other languages
English (en)
Other versions
KR970000883B1 (ko
Inventor
마모루 후지따
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR940010103A publication Critical patent/KR940010103A/ko
Application granted granted Critical
Publication of KR970000883B1 publication Critical patent/KR970000883B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 이중 워드 라인 구조의 다이나믹 랜덤 액세스메모리 디바이스에 관한 것으로, 이 디바이스는 다수의 메모리 어레이 블럭을 포함하며, 메모리 블럭 각각은 적어도 하나의 주 워드 라인, 다수의 보조 워드 라인, 상기 주 워드 라인에 접속된 출력노드를 가는 다수의 보조워드 구동기를 구비하며, 상기 보조-워드 구동기 각각은 전원 노드에 공급하는 디코딩 유닛을 구비하고, 상기 메모리 어레이 블럭중 하나의 디코딩 유닛은 어드렛 정보에 응답하여 동작한다.

Description

이중 워드라인 구조인 반도체 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 메모리 디바이스를 예시한 블럭도,
제2도는 제1도에 도시된 보조-워드 구동기를 예시한 회로도,
제3도는 제1도에 도시된 워드 구동 디코더 A를 예시한 회로도,
제4도는 제1도에 도시된 블럭 디코더(block decoder)를 예시한 회로도,
제5도는 제1도에 도시된 보조-워드 디코더를 예시한 회로도.

Claims (3)

  1. 반도체 메모리 디바이스에 있어서, 다수의 메모리 어레이 블럭을 구비하며, 상기 어레이 블럭 각각은 적어도 하나의 주-워드 라인, 다수의 보조 워드라인, 상기 주 워드 라인에 접속된 입력노드와 상기 주-워드 라인과 전원 노드중 하나에 접속된 출력노드를 갖는 각각 다수의 보조워드 구동기를 포함하며, 상기 보조워드 구동기 각각은 주 워드 라인에 대해 활성 레벨에 응답하며 전원 노드에 공급된 전원 전압으로 관련된 보조 워드라인을 구동하며 동작시, 전원 전압을 상기 보조 워드 구동기 각가가의 전원 노드에 공급하는 디코딩 유닛을 구비하고 상기 메모리 어레이 블럭중 하나에 있는 상기 디코딩 유닛은 어드레스 정보에 응답하여 동작되는 반도체 메모리 디바이스.
  2. 제1항에 있어서, 상기 디코딩 유닛은 상기 보조워드 구동기의 하나중 전원 노드에 접속된 출력노드와 인에이블 노드와 상기 워드 구동기 디코더의 인에이블 노드에 공통 접속된 블럭 디코더를 갖는 다수의 워드 구동기 디코더를 구비하며, 상기 블럭 디코더는 워드 구동 디코더 각각을 동작시키는 선택 레벨을 출력하기 위해 어드레스정보에 응답하는 반도체 메모리 디바이스.
  3. 제1항에 있어서. 상기 보조 워드 구동기는 다수의 행 및 다수의 열로 배열되며, 상기 디코딩 유닛은 다수의 행이 제공된 다수의 워드 구동 디코더와 블럭 디코드를 구비하며, 상기 구동 디코더 각각은 상기 열에 배열되어 있는 보조-워드 구동기중에서 선택된 노드의 전원 노드에 공통으로 접속된 제1출 노드와, 상기 열에 배열된 나머지 하나의 전원 노드 또는 보조 워드 구동기중 하나와 공통으로 접속된 제2출력노드와 상기 블럭 디코더에 공통으로 접속된 입력노드를 갖는 반도체 메모리 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930020871A 1992-10-06 1993-10-06 이중 워드라인 구조인 반도체 메모리 디바이스 KR970000883B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-266961 1992-10-06
JP4266961A JP2812099B2 (ja) 1992-10-06 1992-10-06 半導体メモリ

Publications (2)

Publication Number Publication Date
KR940010103A true KR940010103A (ko) 1994-05-24
KR970000883B1 KR970000883B1 (ko) 1997-01-20

Family

ID=17438108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020871A KR970000883B1 (ko) 1992-10-06 1993-10-06 이중 워드라인 구조인 반도체 메모리 디바이스

Country Status (5)

Country Link
US (1) US5416748A (ko)
EP (1) EP0600184B1 (ko)
JP (1) JP2812099B2 (ko)
KR (1) KR970000883B1 (ko)
DE (1) DE69326310T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9423038D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics An integrated circuit memory device with voltage boost
KR0137320B1 (ko) * 1994-12-15 1998-04-29 김광호 반도체 메모리장치의 워드라인 디코딩회로
JP3781793B2 (ja) * 1995-01-10 2006-05-31 株式会社ルネサステクノロジ ダイナミック型半導体記憶装置
US5867721A (en) * 1995-02-07 1999-02-02 Intel Corporation Selecting an integrated circuit from different integrated circuit array configurations
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5663923A (en) * 1995-04-28 1997-09-02 Intel Corporation Nonvolatile memory blocking architecture
JP3102302B2 (ja) * 1995-06-07 2000-10-23 日本電気株式会社 半導体記憶装置
JPH0955482A (ja) * 1995-06-08 1997-02-25 Mitsubishi Electric Corp 半導体記憶装置
JPH08335390A (ja) * 1995-06-08 1996-12-17 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
EP0751526B1 (en) * 1995-06-26 2000-08-30 STMicroelectronics S.r.l. Bit line selection decoder, particularly for electronic memories
KR100204542B1 (ko) * 1995-11-09 1999-06-15 윤종용 멀티 서브워드라인 드라이버를 갖는 반도체 메모리장치
KR100205007B1 (ko) * 1995-12-04 1999-06-15 윤종용 멀티-워드라인 드라이버를 갖는 반도체 메모리장치
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
GB2348724B (en) * 1995-12-08 2000-11-22 Hyundai Electronics Ind A semiconductor memory device
KR0170903B1 (ko) * 1995-12-08 1999-03-30 김주용 하위 워드 라인 구동 회로 및 이를 이용한 반도체 메모리 장치
KR100186300B1 (ko) * 1996-04-04 1999-04-15 문정환 계층적 워드라인 구조를 갖는 반도체 메모리 소자
KR100246311B1 (ko) * 1996-09-17 2000-03-15 김영환 반도체 메모리소자
US5761148A (en) * 1996-12-16 1998-06-02 Cypress Semiconductor Corp. Sub-word line driver circuit for memory blocks of a semiconductor memory device
KR100253277B1 (ko) * 1997-02-19 2000-05-01 김영환 계층적워드라인구조
KR100257580B1 (ko) * 1997-11-25 2000-06-01 윤종용 반도체 메모리 장치의 번-인 제어 회로
JP3380852B2 (ja) * 1999-04-13 2003-02-24 松下電器産業株式会社 半導体記憶装置
US6469947B2 (en) 1999-06-29 2002-10-22 Hyundai Electronics Co., Ltd. Semiconductor memory device having regions with independent word lines alternately selected for refresh operation
KR100361863B1 (ko) 1999-06-29 2002-11-22 주식회사 하이닉스반도체 반도체 메모리 장치
KR20010017198A (ko) * 1999-08-09 2001-03-05 윤종용 센싱 잡음 및 센싱 전류를 감소시키는 반도체 메모리장치
US6452858B1 (en) * 1999-11-05 2002-09-17 Hitachi, Ltd. Semiconductor device
JP4757373B2 (ja) * 2000-07-24 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置及びそのメモリセルアクセス方法
JP2004288225A (ja) 2001-03-29 2004-10-14 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びアクセス方法
US6545923B2 (en) 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
DE10128254B4 (de) * 2001-06-11 2016-09-01 Polaris Innovations Ltd. Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Segmenten und Verfahren zu seinem Betrieb
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치
KR100827694B1 (ko) * 2006-11-09 2008-05-07 삼성전자주식회사 반도체 메모리 장치의 서브워드라인 드라이버들의 레이아웃구조
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
JP7365815B2 (ja) 2019-08-09 2023-10-20 東京エレクトロン株式会社 載置台及び基板処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0126784B1 (de) * 1983-05-25 1989-10-04 Ibm Deutschland Gmbh Halbleiterspeicher
JPS63225991A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体記憶装置
US5140550A (en) * 1987-03-16 1992-08-18 Hitachi Ltd. Semiconductor memory device
JP2654548B2 (ja) * 1987-10-02 1997-09-17 株式会社日立製作所 半導体記憶装置
JPH0766666B2 (ja) * 1988-08-29 1995-07-19 三菱電機株式会社 半導体記憶装置
JP2507164B2 (ja) * 1990-10-04 1996-06-12 三菱電機株式会社 半導体記憶装置

Also Published As

Publication number Publication date
DE69326310T2 (de) 2000-02-03
US5416748A (en) 1995-05-16
EP0600184B1 (en) 1999-09-08
KR970000883B1 (ko) 1997-01-20
DE69326310D1 (de) 1999-10-14
EP0600184A2 (en) 1994-06-08
JP2812099B2 (ja) 1998-10-15
EP0600184A3 (en) 1995-05-31
JPH06119781A (ja) 1994-04-28

Similar Documents

Publication Publication Date Title
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
KR970051182A (ko) 반도체 기억 장치
KR920013456A (ko) 반도체 기억장치
KR960002350A (ko) 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
KR970051292A (ko) 휘발성 메모리 장치 및 이 장치를 리프레싱하는 방법
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR950015389A (ko) 반도체 메모리 장치
KR930006730A (ko) 저 전력소비의 단순화된 메모리셀 회로를 포함하는 스테틱랜덤 액세스 메모리 장치
KR960030409A (ko) 반도체 기억장치
KR970012708A (ko) 집적 반도체 메모리 장치
KR950015366A (ko) 단일 워드 라인 구동 신호를 요구하는 워드 라인 구동기를 갖는 반도체 메모리 디바이스
KR100280468B1 (ko) 반도체 메모리장치의 워드라인 드라이버
KR100425470B1 (ko) Ｄｒａｍ 장치에서 리프레쉬 동작시의 잡음 피크를감소시키기 위한 부분 리프레쉬 방법 및 부분 리프레쉬 회로
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR100268889B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR930022370A (ko) 반도체 메모리 장치
KR930018584A (ko) 워드선(Word line)구동회로와 이를 이용한 반도체 기억장치
KR940016815A (ko) 반도체 기억 장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR920010450A (ko) 반도체 기억장치
KR100389036B1 (ko) 서브 워드 라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 반도체 메모리 장치
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR920018761A (ko) 반도체 기억장치
US6151267A (en) Memory device with decoder having simplified structure
JP3030891B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee