KR960008856A - 용장회로를 갖는 반도체 기억장치 - Google Patents

용장회로를 갖는 반도체 기억장치 Download PDF

Info

Publication number
KR960008856A
KR960008856A KR1019950020763A KR19950020763A KR960008856A KR 960008856 A KR960008856 A KR 960008856A KR 1019950020763 A KR1019950020763 A KR 1019950020763A KR 19950020763 A KR19950020763 A KR 19950020763A KR 960008856 A KR960008856 A KR 960008856A
Authority
KR
South Korea
Prior art keywords
cell array
memory cell
column decoder
sense amplifier
redundant
Prior art date
Application number
KR1019950020763A
Other languages
English (en)
Inventor
후지 아쓰시
다까하시 요시따까
Original Assignee
세끼사와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 다다시
Publication of KR960008856A publication Critical patent/KR960008856A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은, 통상의 메모리셀 어레이 및 용장셀 어레이에 대하여 설치되는 회로를 공통화하여, 집적도의 향상 및 소비전력의 감소를 동시에 가능게 하는 반도체 기억장치를 실현하는 것을 목적으로 한다.
입력 어드레스의 상위 어드레스용의 제1의 메모리셀 어레이와 하위 어드레스용의 제2의 메모리셀 어레이로 나누어진 메모리셀 어레이와, 보정용 데이타를 기억하는 용장셀 어레이, 상기 제1의 메모리셀 어레이에 대하여 설치된 제1의 컬럼디코더와, 상기 제2의 메모리셀 어레이에 대하여 설치된 제2의 컬럼디코더로서 되고, 상기 입력 어드레스에 의해서 상기 제1의 메모리셀이 액세스되면, 상기 용장셀 어레이에서의 상위 어드레스의 보정용 데이타는, 상기 용장셀 어레이에 대한 센스앰프 및 컬럼디코더로서 동작하는 비선택으로 된 제2의 센스앰프 및 제2의 컬럼디코더를 거쳐서 출력되도록 구성한다.

Description

용장회로를 갖는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명으로 되는 반도체기억장치의 1실시예의 요부를 표시한 블럭도.
제2도는 제1도에 표시하는 로우디코더의 요부를 표시하는 회로도.
제3도는 제1도에 표시하는 메모리셀 어레이의 요부를 표시하는 회로도.

Claims (6)

  1. 입력어드레스의 상위 어드레스용의 제1의 메모리셀 어레이와 하위 어드레스용의 제2의 메모리셀 어레이로 나누어지고 메모리 셀 이레이와, 보정용 데이타를 기억하는 용장셀 어레이와, 그 제1의 메모리셀에 대하여 설치된 제1의 센스앰프와, 그 제1의 메모리셀에 대하여 설치된 제1의 컬럼디코더와, 그 제2의 메모리셀에 대하여 설치된 제2의 센스앰프와, 그 제2의 메모리셀에 대하여 설치된 제2의 컬럼디코더로서 되고, 그 입력어드레스에 의해 그 제1의 메모리셀 어레이가 엑세스되면, 그 용장셀 어레이로 부터의 상위 어드레스의 보정용 데이타는 그 용장셀 어레이에 대한 센스앰프 및 컬럼디코더로서 동작하는 비선택으로 된 제2의 센스앰프 및 제2의 컬럼디코더를 거쳐서 출력되는, 반도체기억장치.
  2. 제1항에 있어서, 상기 제1의 센스앰프와, 상기 제1항의 컬럼디코더와, 상기 제2의 센스앰프와, 상기 제2항의 컬럼디코더는 각각 복수의 메모리셀 어레이에 대한 비트선과 공통으로 사용되는 반도체기억장치.
  3. 제1항 또는 제2항에 있어서, 상기 용장셀 어레이에 대한 비트선은 상기 제2의 메모리셀 어레이에 대한 비트선과 공통으로 사용되는 반도체기억장치.
  4. 제1항에 있어서, 상기 용장셀 어레이에 대한 로우디코더 선택선은 상기 제2의 메모리셀에 대한 로우디코더 선택선과 공통으로 사용되는 반도체기억장치.
  5. 제1항에 있어서, 상기 제2의 센스앰프는 상기 입력어드레스와 용장셀 어레이가 일치하는지의 여부를 나타내는 절환신호에 응답하여, 상기 제2의 메모리셀 어레이로부터의 데이타 및 상기 용장셀 어레이데이타중, 한쪽을 선택적으로 출력하는, 반도체기억장치.
  6. 제1항에 있어서, 상기 제1 및 제2의 센스앰프는 각각 비동작시에는 한쪽의 논리레벨에 고정된 신호를 출력하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020763A 1994-08-05 1995-07-14 용장회로를 갖는 반도체 기억장치 KR960008856A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-184945 1994-08-05
JP18494594A JPH0850799A (ja) 1994-08-05 1994-08-05 半導体記憶装置

Publications (1)

Publication Number Publication Date
KR960008856A true KR960008856A (ko) 1996-03-22

Family

ID=16162106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020763A KR960008856A (ko) 1994-08-05 1995-07-14 용장회로를 갖는 반도체 기억장치

Country Status (3)

Country Link
US (1) US5563841A (ko)
JP (1) JPH0850799A (ko)
KR (1) KR960008856A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038983B1 (ko) * 2005-06-28 2011-06-03 주식회사 하이닉스반도체 리던던시부를 갖춘 메모리 장치
KR20200083342A (ko) * 2018-12-28 2020-07-08 한국전력기술 주식회사 매립형 냉각배관을 통한 공냉식 콘크리트 냉각장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314649B1 (ko) * 1998-06-11 2001-12-12 박종섭 플래쉬메모리장치의센싱회로
JP3944380B2 (ja) * 2001-11-08 2007-07-11 日本テキサス・インスツルメンツ株式会社 誤り訂正回路を備えた半導体記憶装置
CN113689899B (zh) * 2021-08-27 2023-09-01 西安微电子技术研究所 一种存储阵列电路结构及大型存储阵列电路结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245582A (en) * 1987-10-27 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Memory card circuit with power-down control of access buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038983B1 (ko) * 2005-06-28 2011-06-03 주식회사 하이닉스반도체 리던던시부를 갖춘 메모리 장치
KR20200083342A (ko) * 2018-12-28 2020-07-08 한국전력기술 주식회사 매립형 냉각배관을 통한 공냉식 콘크리트 냉각장치

Also Published As

Publication number Publication date
US5563841A (en) 1996-10-08
JPH0850799A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
KR920020495A (ko) 반도체 기억장치
KR930006737A (ko) 랜덤 억세스 메모리 장치
KR900015323A (ko) 반도체 기억장치
KR960043187A (ko) 반도체장치
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR860003603A (ko) 반도체 메모리
KR920013472A (ko) 반도체 기억장치
KR920013470A (ko) 반도체 메모리 장치의 리던던트 장치 및 방법
KR930022206A (ko) 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리
KR960042743A (ko) 양지향성 계층적 비트라인
KR860002155A (ko) 반도체 장치
KR910020724A (ko) 반도체 기억장치
KR920000080A (ko) 비휘발성 메모리장치의 시그네쳐(signature)회로
KR930003159A (ko) 반도체 기억장치
KR950027829A (ko) 분할된 메모리 블록을 선택적으로 동작시키는 반도체 기억장치
KR940003040A (ko) 반도체 기억장치와 그 동작방법
US6084819A (en) Multi-bank memory with word-line banking
KR960026781A (ko) 반도체 기억장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
KR950010084A (ko) 반도체 메모리 장치
KR960003591B1 (ko) 반도체 기억 장치
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
KR100195671B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee