KR920004981A - Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 - Google Patents

Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 Download PDF

Info

Publication number
KR920004981A
KR920004981A KR1019900012213A KR900012213A KR920004981A KR 920004981 A KR920004981 A KR 920004981A KR 1019900012213 A KR1019900012213 A KR 1019900012213A KR 900012213 A KR900012213 A KR 900012213A KR 920004981 A KR920004981 A KR 920004981A
Authority
KR
South Korea
Prior art keywords
data
write
read
output
address
Prior art date
Application number
KR1019900012213A
Other languages
English (en)
Other versions
KR930000994B1 (ko
Inventor
유호중
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900012213A priority Critical patent/KR930000994B1/ko
Priority to US07/732,144 priority patent/US5347640A/en
Priority to JP3196876A priority patent/JPH04232671A/ja
Publication of KR920004981A publication Critical patent/KR920004981A/ko
Application granted granted Critical
Publication of KR930000994B1 publication Critical patent/KR930000994B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

CD-ROM 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 블럭도,
제2도는 본 발명에 따른 제1도의 라이트 어드레스 데이타 발생기(WADG)의 구체회로도,
제3도는 본 발명에 따른 제1도의 리드 어드레스 데이타 발생기(RADG)의 구체회로도.

Claims (6)

  1. CD-ROM의 메모리 버퍼 어드레싱 회로에 있어서, 제1입력단(W)을 통해 제어 신호 및 클럭을 받아 라이트 어드레스 테이타를 발생하는 라이트 어드레스 데이타 발생부(WADG)와, 제2입력단(R)을 통해 제어신호 및 클럭을 받아 리드 어드레스 데이타를 발생하는 리드 어드레스 데이타 발생부(RADG)와, 상기 라이트 어드레스 데이타 발생부(WADG)의 출력과 리드 어드레스 데이타 발생부 발생부(RADG)의 출력을 리드/라이트 모드 선택에 따라 상기 버퍼메모리 리드/라이트 어드레스 신호를 선택하여 제공하는 리드/라이트 선택수단으로 구성됨을 특징으로 하는 CD-ROM 데이타 버퍼링 어드레스 발생회로.
  2. 제1항에 있어서, 리드/라이트 선택수단이 상기 라이트 어드레스 발생부(WADG)및 리드 어드레스 발생부(RADG)의 어드레스 데이타 출력을 리드/라이트 선택모드에 따라 선택하여 버퍼 메모리로 입력하는 제1,2,3-스테이트 버퍼(ST1, ST2)로 구성됨을 특징으로 하는 CD-ROM의 데이타 버퍼링 어드레스회로.
  3. 제2항에 있어서, 라이트 어드레스 데이타 발생기(WADG)가 타임신호단(TS)의 명령어 입력 데이타를 받아 처리에 의해 X,Y클럽(X,Y-CK) 및 초기 X,Y로드신호(X,Y-LD)를 발생하는 기록 제어신호 발생부(21)와, 상기 기록 제어신호 발생부(21)및 X,Y카운팅 어드레스 데이타 발생을 위한 초기화 어드레스를 발생하는 초기치발생부(22)와, 상기 초기치 발생부(22)의 출력에 따라 초기화된 후 상기 기록신호 발생부(21)의 초기 X,Y로드신호(X,Y-LD)에 의해 로딩후 상기 X,Y 출력클럭을 카운트하여 X,Y라이트 어드레스 데이타를 발생하는 라이트 X,Y카운터(23,24)와, 상기 라이트 X,Y카운터(23,24)의 출력 X,Y 라이트 데이타를 받아 디코딩하여 상기 기록제어 신호 발생부(21) 및 초기치 발생부(22)에서의 초기치 및 클럭선택을 위한 제어신호를 발생하는 디코더(25)와, 상기 라이트 X,Y카운터(23,24)의 출력과 블럭포인트단(BP) 및 평면 포인트단(PP)의 입력을 라이트 어드레스 데이타로 하여 상기 제13-스테이트버퍼(ST1)로 인가하는 제1수단으로 구성됨을 특징으로 하는 CD-ROM데이타 버퍼링 어드레스 발생회로 회로.
  4. 제1항에 있어서, 리드 어드레스 데이타 발생기(RADG)가 타임신호단(TS)으로 명령어 데이타를 받아 처리하여, X,Y어드레스 발생에 따른 초기화를 위해 X,Y 클리어 및 로드신호(X,Y-CLR, RX, RY-LD)를 발생하여 X,Y클럭신호(RX,RY-CK)를 발생하는 독출 제어신호 발생기(31)와, 상기 독출 제어 신호 발생기(31)의 X,Y클럭, 클리어, 로드신호(X,Y-CLR, LD, CK)를 받아 카운트하여 X,Y어드레스 데이타를 발생하는 X,Y리드 카운터(32,33)와, 상기 독출 제어신호 발생부(31)의 출력 코드워드 순서 n값과 상기 Y리드카운터(33)의 출력을 선택단(SEL)으로 입력되는 선택신호에 따라 Y어드레스 데이타를 출력하는 멀티플렉서(37)와, 상기 독출 제어 신호 발생부(31)의 출력 코드워드 순서 n값과 상기 Y리드카운터(33)의 출력을 가산하는 가산기(36)와, 상기 가산기(36)의 출력에 따라 소정 모듈값으로 연산하는 모듈러 연산기(34)와, 상기 X리드 카운터(32)의 출력과 상기 모듈러 연산기(34)의 출력을 선택단(SRL)의 선택 신호 입력에 따라 선택하는 멀티플렉서(35)와, 상기 멀티플렉서(35,37)의 출력의 X,Y 독출 어드레스 데이타와 블럭 포인트단(BP) 및 평면 포인트단(PP)의 출력을 상기 제23-스테이트(ST2)로 입력하는 제2수단으로 구성됨을 특징으로 하는 CD-ROM데이타 버퍼링 어드레스 발생회로.
  5. CD-R0M의 메모리 버퍼 라이트 어드레싱 방법에 있어서, 상기 CD-ROM 메모리버퍼의 사용자 및 P패리티 데이타를 기록하는 제1과정과, 상기 제1과정의 사용자 및 P 패리티 기록 완료후 제1 Q패리티 데이타를 저장하는 제2과정과, 상기 제2과정의 제1 Q패리티 데이타 기록후 제2-4 Q패리티를 순차적으로 기록하는 제3과정으로 이루어짐을 특징으로 하는 CD-ROM 데이타 기록 어드레스 발생방법.
  6. CD-ROM의 메모리 버퍼 리드 어드레싱 방법에 있어서, 1프레임 분의 P코드 데이타를 독출하는 제1단계와, 상기 제1단계 1프레임분의 P코드 독출후 1프레임 분의 Q코드 데이타를 독출하는 제2단계로 이루짐을 특징으로 하는 CD-ROM 데이타 독출용 어드레스 발생방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900012213A 1990-08-09 1990-08-09 Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 KR930000994B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900012213A KR930000994B1 (ko) 1990-08-09 1990-08-09 Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로
US07/732,144 US5347640A (en) 1990-08-09 1991-07-18 Circuit for generating addresses for buffering and reading the data from a CD-ROM and method therefor
JP3196876A JPH04232671A (ja) 1990-08-09 1991-08-06 Ｃｄ−ｒｏｍデータバッファリング及び読出し用アドレス発生方法および回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012213A KR930000994B1 (ko) 1990-08-09 1990-08-09 Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로

Publications (2)

Publication Number Publication Date
KR920004981A true KR920004981A (ko) 1992-03-28
KR930000994B1 KR930000994B1 (ko) 1993-02-12

Family

ID=19302168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012213A KR930000994B1 (ko) 1990-08-09 1990-08-09 Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로

Country Status (3)

Country Link
US (1) US5347640A (ko)
JP (1) JPH04232671A (ko)
KR (1) KR930000994B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781658B2 (ja) * 1990-11-19 1998-07-30 日本電気アイシーマイコンシステム株式会社 アドレス生成回路とそれを用いたｃｄ―ｒｏｍ装置
KR100189531B1 (ko) * 1996-06-10 1999-06-01 윤종용 Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로
US6065100A (en) * 1996-11-12 2000-05-16 Micro-Design International Caching apparatus and method for enhancing retrieval of data from an optical storage device
MY129665A (en) 1997-04-09 2007-04-30 Matsushita Electric Ind Co Ltd Image predictive decoding method, image predictive decoding apparatus, image predictive coding method, image predictive coding apparatus, and data storage media
EP0929037A1 (en) * 1998-01-07 1999-07-14 Matsushita Electric Industrial Co., Ltd. Data transfer device and data transfer method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429386A (en) * 1981-01-05 1984-01-31 Siemens Corporation Buffer arrangement of a PCM exchange system
JPH07101543B2 (ja) * 1984-03-24 1995-11-01 ソニー株式会社 エラー訂正符号化方法
JPS6172327A (ja) * 1984-09-17 1986-04-14 Casio Comput Co Ltd 画像メモリのアドレス分配方式
JPS61229275A (ja) * 1985-04-02 1986-10-13 Mitsubishi Electric Corp ディジタル信号処理装置
JPH0810912B2 (ja) * 1987-01-23 1996-01-31 株式会社日立製作所 ス−パ−インポ−ズ装置
JP2713902B2 (ja) * 1987-04-28 1998-02-16 三洋電機株式会社 アドレス発生回路
JPH01122081A (ja) * 1987-11-06 1989-05-15 Mitsubishi Electric Corp ディジタル記録再生装置
US4884220A (en) * 1988-06-07 1989-11-28 Honeywell Inc. Address generator with variable scan patterns
JPH0267883A (ja) * 1988-09-02 1990-03-07 Hitachi Ltd ビデオプリンタ信号処理回路
JP2745704B2 (ja) * 1989-07-26 1998-04-28 ソニー株式会社 情報伝送装置

Also Published As

Publication number Publication date
JPH04232671A (ja) 1992-08-20
US5347640A (en) 1994-09-13
KR930000994B1 (ko) 1993-02-12

Similar Documents

Publication Publication Date Title
KR960013841B1 (ko) Ram 및 그 ram의 제어방법과 그 ram을 갖는 디지탈신호 처리장치
KR920004981A (ko) Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로
KR100558492B1 (ko) 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
JPH1116362A (ja) メモリ素子のデータ読み出し回路
KR100253925B1 (ko) 반도체 기억 장치 및 그 제어 방법
EP0354590A3 (en) Instruction buffer for a microcomputer
JP4050416B2 (ja) 集積化されたビタビデコーダ回路
TW353175B (en) Decoding method of synchronous semiconductor memory device and decoding circuit thereof
JPH0721700A (ja) エラー訂正用メモリ装置
US5490277A (en) Digital computation integrated circuit
JPH01116846A (ja) 半導体集積回路
JP3254781B2 (ja) 半導体装置
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
JP3087488B2 (ja) データ復元回路
KR960042377A (ko) 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
JPS6030872Y2 (ja) 磁気バブル記憶装置
JPH04352044A (ja) メモリデバイス
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
JPH0377535B2 (ko)
JPS56152051A (en) Asynchronous microprogram control system
KR940002693A (ko) Dat시스템에 있어서 데이타 재생회로
JPS634183B2 (ko)
JPH07202635A (ja) デジタル信号処理装置
JPH0528796A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee