JPH0810912B2 - ス−パ−インポ−ズ装置 - Google Patents
ス−パ−インポ−ズ装置Info
- Publication number
- JPH0810912B2 JPH0810912B2 JP62012355A JP1235587A JPH0810912B2 JP H0810912 B2 JPH0810912 B2 JP H0810912B2 JP 62012355 A JP62012355 A JP 62012355A JP 1235587 A JP1235587 A JP 1235587A JP H0810912 B2 JPH0810912 B2 JP H0810912B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- output
- memory
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ端末の画像信号とハイビジョ
ンTVの画像信号とを合成する装置に適応して効果の大き
いスーパーインポーズ装置に関する。
ンTVの画像信号とを合成する装置に適応して効果の大き
いスーパーインポーズ装置に関する。
コンピュータ端末の画像とNTSC方式等標準TV方式の画
像との合成は様々な分野で期待されている。近年のパー
ソナルコンピュータ、ワークステーション端末等の解像
度は向上の一途をたどり、水平700から800ドット、垂直
約52ドットのノンインタレースが一般化している。上記
端末等のキャラクタ画像，グラフィック画像（以下端末
画像という）とNTSC方式TV画像の合成を行なうとき、次
の問題点が明らかとなっている。NTSC方式は（１）１フ
ィールドの走査線（ドット）密度が端末画像のそれの約
1/2である。（２）インターレース走査により、フィー
ルド間の信号に1/2走査線間のずれが生じる。（３）映
像信号を端末画像の画素密度に走査変換を行うと、動画
像（通常受信画像）に不自然な境界が生じる。
像との合成は様々な分野で期待されている。近年のパー
ソナルコンピュータ、ワークステーション端末等の解像
度は向上の一途をたどり、水平700から800ドット、垂直
約52ドットのノンインタレースが一般化している。上記
端末等のキャラクタ画像，グラフィック画像（以下端末
画像という）とNTSC方式TV画像の合成を行なうとき、次
の問題点が明らかとなっている。NTSC方式は（１）１フ
ィールドの走査線（ドット）密度が端末画像のそれの約
1/2である。（２）インターレース走査により、フィー
ルド間の信号に1/2走査線間のずれが生じる。（３）映
像信号を端末画像の画素密度に走査変換を行うと、動画
像（通常受信画像）に不自然な境界が生じる。
NTSC方式と端末画像のドット密度の差は、将来のTV信
号方式であるハイビジョン信号を用いれば解消できるこ
とが容易に考えられる。ハイビジョンTV信号は、1125本
走査線（インタレース走査），ビデオ帯域20MHz,アスペ
クト比5:3等の仕様である。フィールド当りの走査線数
およびフィールド周波数はほぼ端末画像のそれと等しい
値である。
号方式であるハイビジョン信号を用いれば解消できるこ
とが容易に考えられる。ハイビジョンTV信号は、1125本
走査線（インタレース走査），ビデオ帯域20MHz,アスペ
クト比5:3等の仕様である。フィールド当りの走査線数
およびフィールド周波数はほぼ端末画像のそれと等しい
値である。
ハイビジョン信号と端末画像信号の合成を考えると、
上記したように情報量のバランスはとれたものの、イン
ターレース走査方式によるフィールド間信号に1/2走査
線間のずれはそのままのこり、さらにアスペクト比の差
による単位ドット当りの占有時間差が生じる。ここで単
位ドット当りの占有時間差は、ハイビジョン信号の水平
走査距離が端末信号表示時に比べ（端末信号表示時と画
面高を等しいものとする）5/4倍となるにもかかわらず
両信号が同一走査時間であることに起因する。つまり、
ハイビジョン信号を3:4アスペクト比の表示係に出力す
ると縦長画像となる。この問題に関しては、特開昭60−
42993号公報にみられるように、フィールドメモリのRea
d/Write時のクロックを変えることで対応している。こ
の例ではハイビジョンTV信号の１フィールド分のメモリ
を用いて実現している。メモリ容量は約2Mバイトと非常
に大規模な構成となっている。また、上記例では先に示
した問題点の１つであるインタレース信号のフィールド
間に隣接する走査線間に1/2走査線間隔の情報ずれは未
解決である。つまり、インターレース方式の信号をノン
インターレース化すると1/2走査間隔ずれた信号を同一
走査位置に表示することから、画像が不自然に振動（輝
度差が大きい部分）したり、ぼけた状態となる。
上記したように情報量のバランスはとれたものの、イン
ターレース走査方式によるフィールド間信号に1/2走査
線間のずれはそのままのこり、さらにアスペクト比の差
による単位ドット当りの占有時間差が生じる。ここで単
位ドット当りの占有時間差は、ハイビジョン信号の水平
走査距離が端末信号表示時に比べ（端末信号表示時と画
面高を等しいものとする）5/4倍となるにもかかわらず
両信号が同一走査時間であることに起因する。つまり、
ハイビジョン信号を3:4アスペクト比の表示係に出力す
ると縦長画像となる。この問題に関しては、特開昭60−
42993号公報にみられるように、フィールドメモリのRea
d/Write時のクロックを変えることで対応している。こ
の例ではハイビジョンTV信号の１フィールド分のメモリ
を用いて実現している。メモリ容量は約2Mバイトと非常
に大規模な構成となっている。また、上記例では先に示
した問題点の１つであるインタレース信号のフィールド
間に隣接する走査線間に1/2走査線間隔の情報ずれは未
解決である。つまり、インターレース方式の信号をノン
インターレース化すると1/2走査間隔ずれた信号を同一
走査位置に表示することから、画像が不自然に振動（輝
度差が大きい部分）したり、ぼけた状態となる。
なお、ハイビジョンTVのNTSC方式への変換の例とし
て、特開昭59−104866号公報が挙げられる。
て、特開昭59−104866号公報が挙げられる。
従来技術には上に述べたような問題があった。
本発明の目的は、上記した従来技術の欠点をなくし、
ラインメモリ規模の少容量のメモリ構成でアスペクト比
の差とフィールド間の1/2走査線位置の情報ずれを解消
し、ハイビジョンTV信号の高品位な画像品質をそこなう
ことなく端末画像信号と合成することにある。
ラインメモリ規模の少容量のメモリ構成でアスペクト比
の差とフィールド間の1/2走査線位置の情報ずれを解消
し、ハイビジョンTV信号の高品位な画像品質をそこなう
ことなく端末画像信号と合成することにある。
本発明は、画素ごとに設けた３ラインメモリを、タイ
ミングを取りながら１ラインをライトモード、２ライン
をリードモードに設定し、ライトクロックとリードクロ
ックを5/4の関係に保ち、リードモードの２ラインメモ
リの信号を第1,第２のフィールドともに同一の走査位置
の画像信号となるべく画像信号のリニア補間を行い、フ
ィールドごとにタイミングを合せて信号を出力すること
により、上記目的を達成するものである。
ミングを取りながら１ラインをライトモード、２ライン
をリードモードに設定し、ライトクロックとリードクロ
ックを5/4の関係に保ち、リードモードの２ラインメモ
リの信号を第1,第２のフィールドともに同一の走査位置
の画像信号となるべく画像信号のリニア補間を行い、フ
ィールドごとにタイミングを合せて信号を出力すること
により、上記目的を達成するものである。
リードモードにある２ラインメモリのクロックを書き
込み時の4/5に設定することにより、ハイビジョン信号
のアクペクト比を3:4とし、２ラインメモリの信号から
演算により新しい第1,第２フィールドの同一走査位置の
信号を作り出すことにより、ハイビジョン信号の画像品
質をそこなうことなくノンインタレース化することがで
きる。
込み時の4/5に設定することにより、ハイビジョン信号
のアクペクト比を3:4とし、２ラインメモリの信号から
演算により新しい第1,第２フィールドの同一走査位置の
信号を作り出すことにより、ハイビジョン信号の画像品
質をそこなうことなくノンインタレース化することがで
きる。
本発明の実施例について以下図面を用いて詳細に説明
する。
する。
第１図は、本発明の第１の実施例の構成を示すブロッ
ク図である。第１図の入出力信号で、fHhはハイビジョ
ンTV信号の水平同期信号、fVhは同TV信号の垂直同期信
号、Vih1は同TV信号のビデオ信号、Vic2は端末画像信号
のビデオ信号を示し、Syncはパーソナルコンピュータ、
ワークステーション端末等のビデオ発生器と同期を取る
信号、Vioは上記両画像信号の合成信号を示す。
ク図である。第１図の入出力信号で、fHhはハイビジョ
ンTV信号の水平同期信号、fVhは同TV信号の垂直同期信
号、Vih1は同TV信号のビデオ信号、Vic2は端末画像信号
のビデオ信号を示し、Syncはパーソナルコンピュータ、
ワークステーション端末等のビデオ発生器と同期を取る
信号、Vioは上記両画像信号の合成信号を示す。
１のO/Eは、ハイビジョンTV信号の第１フィールドと
第２フィールドを識別する信号を発生する。２つのDck1
発生器は、ハイビジョン水平同期信号fHhからラインメ
モリライト用アドレス信号の原信号となるドットクロッ
クDck1を発生する回路である。３のDck2発生器は、上記
Dck1と同一の信号からラインメモリリード用アドレス信
号の原信号となるドットクロックDck2を発生する。５の
Ｗアドレス発生器、６のＲアドレス発生器は、上記Dck1
発生器２およびDck2発生器３で得たそれぞれのドットク
ロックを基に、ラインメモリ７−1,2,3のラインアドレ
スおよびリードアドレスをそれぞれ発生する。15のADC
は、ハイビジョンTV信号のビデオ信号をアナログ信号か
らディジタル信号に変換するADコンバータ、10および11
のDACはディジタル信号をアナログ信号に変換するDAコ
ンバータを示す。ここで本構成図では、AD変換した各ビ
ットの信号処理はすべて同一のため１ビットの形で表わ
してある。SW1,SW2およびSW3は、R/W制御４の信号に従
ってラインメモリ７−1,2,3の各メモリのリードアドレ
ス，ライトアドレスを選択する。SW4は、R/W制御４でリ
ードモードに選択されたラインメモリにADC15の信号を
供給する。SW5およびSW6は、R/W制御４でライトモード
に選択されたラインメモリの出力をそれぞれDAC10およ
びDAC11に供給する。加算器12は、DAC10およびDAC11の
信号を加算する。レベル調整器13は、加算器12の信号を
6dB減衰させる。SW7は、O/E1の信号により出力信号を選
択する。ビデオ合成器14は、SW7で選択した信号と端末
画像信号のビデオ信号Vic2とを合成する加算器を示す。
同期信号発生器16は、端末画像信号を発生するパーソナ
ルコンピュータ等のビデオ回路（図示してない）と同期
を取る信号を発生する回路である。
第２フィールドを識別する信号を発生する。２つのDck1
発生器は、ハイビジョン水平同期信号fHhからラインメ
モリライト用アドレス信号の原信号となるドットクロッ
クDck1を発生する回路である。３のDck2発生器は、上記
Dck1と同一の信号からラインメモリリード用アドレス信
号の原信号となるドットクロックDck2を発生する。５の
Ｗアドレス発生器、６のＲアドレス発生器は、上記Dck1
発生器２およびDck2発生器３で得たそれぞれのドットク
ロックを基に、ラインメモリ７−1,2,3のラインアドレ
スおよびリードアドレスをそれぞれ発生する。15のADC
は、ハイビジョンTV信号のビデオ信号をアナログ信号か
らディジタル信号に変換するADコンバータ、10および11
のDACはディジタル信号をアナログ信号に変換するDAコ
ンバータを示す。ここで本構成図では、AD変換した各ビ
ットの信号処理はすべて同一のため１ビットの形で表わ
してある。SW1,SW2およびSW3は、R/W制御４の信号に従
ってラインメモリ７−1,2,3の各メモリのリードアドレ
ス，ライトアドレスを選択する。SW4は、R/W制御４でリ
ードモードに選択されたラインメモリにADC15の信号を
供給する。SW5およびSW6は、R/W制御４でライトモード
に選択されたラインメモリの出力をそれぞれDAC10およ
びDAC11に供給する。加算器12は、DAC10およびDAC11の
信号を加算する。レベル調整器13は、加算器12の信号を
6dB減衰させる。SW7は、O/E1の信号により出力信号を選
択する。ビデオ合成器14は、SW7で選択した信号と端末
画像信号のビデオ信号Vic2とを合成する加算器を示す。
同期信号発生器16は、端末画像信号を発生するパーソナ
ルコンピュータ等のビデオ回路（図示してない）と同期
を取る信号を発生する回路である。
各部の詳細な説明及び動作説明を行う前に、先に述べ
たスーパーインポーズにおけるインターレース走査から
ノンインタレース走査に変換する場合の1/2ライン間隔
のずれについて第２図および第３図をもちいて説明す
る。まずハイビジョンTV信号は先に述べたようにインタ
ーレース走査方式であり、端末画像信号はフリッカ軽減
等の理由によりノンインターレースが一般的である。ス
ーパーインポーズ画像合成を行なう時、両信号の同期信
号の周波数および位相を少なくとも画像表示期間中は一
致させる必要がある。すなわち、インタレース方式が一
致することである。端末画像信号をインタレース化する
（第1,第２フィールドで同一信号を1/2走査線間隔ずら
せてフィールド周期で交互に走査する）と、先に述べた
ように高精細な表示系ではフリッカを感じることにな
る。従って、両信号はノインタレースで統一することに
なる。
たスーパーインポーズにおけるインターレース走査から
ノンインタレース走査に変換する場合の1/2ライン間隔
のずれについて第２図および第３図をもちいて説明す
る。まずハイビジョンTV信号は先に述べたようにインタ
ーレース走査方式であり、端末画像信号はフリッカ軽減
等の理由によりノンインターレースが一般的である。ス
ーパーインポーズ画像合成を行なう時、両信号の同期信
号の周波数および位相を少なくとも画像表示期間中は一
致させる必要がある。すなわち、インタレース方式が一
致することである。端末画像信号をインタレース化する
（第1,第２フィールドで同一信号を1/2走査線間隔ずら
せてフィールド周期で交互に走査する）と、先に述べた
ように高精細な表示系ではフリッカを感じることにな
る。従って、両信号はノインタレースで統一することに
なる。
第２図にハイビジョンTV信号の水平および垂直同期信
号の波形を示す。fvhが垂直同期信号、fHhが水平同期信
号を示す。ハイビジョンTVの同期信号の関係は、Tv＝56
2.5Th（Tvは垂直周期、Thは水平周期を示す）であり、
ノンインタレース化するには、Tv＝nTh（ｎは走査線）
のｎを整数にする方法がある。この場合ｎは562.5に近
い整数:N（562,563…）が選ばれる。この場合新水平周
期Thnは となり、水平周期がThに対して異なることになる。この
場合の後述するアスペクト比の処理および1/2ラインシ
フト処理は特開昭60−42993号公報と類似のフィールド
メモリあるいはフレームメモリが必要となり適切ではな
い。そこで第２図のfHnに示すように、Thの長さを変え
ず次の垂直同期信号（時刻t1）で水平同期信号を発生さ
せ、以下Thの周波で続く波形とする。
号の波形を示す。fvhが垂直同期信号、fHhが水平同期信
号を示す。ハイビジョンTVの同期信号の関係は、Tv＝56
2.5Th（Tvは垂直周期、Thは水平周期を示す）であり、
ノンインタレース化するには、Tv＝nTh（ｎは走査線）
のｎを整数にする方法がある。この場合ｎは562.5に近
い整数:N（562,563…）が選ばれる。この場合新水平周
期Thnは となり、水平周期がThに対して異なることになる。この
場合の後述するアスペクト比の処理および1/2ラインシ
フト処理は特開昭60−42993号公報と類似のフィールド
メモリあるいはフレームメモリが必要となり適切ではな
い。そこで第２図のfHnに示すように、Thの長さを変え
ず次の垂直同期信号（時刻t1）で水平同期信号を発生さ
せ、以下Thの周波で続く波形とする。
この時のラスターの様子を第３図に示す。第３図の
（ａ）は、ハイビジョンTV信号のラスタの様子を示す。
同（ｂ）図は上記述べた方式によるラスタ構成を示す。
すなわち第２フィールドの 走査線が第１フィールドの走査線のに重なっている
（に重なる構成でも可）。上記より明らかなように、 走査線の情報はの情報とは1/2走査線距離だけずれた
画像情報であり異なったものである。異なった情報を同
一走査位置にフィールドごとに交互に表示することにな
る。この結果、輝度の高い輪郭部はちらついて見えた
り、ぼけたようになる。
（ａ）は、ハイビジョンTV信号のラスタの様子を示す。
同（ｂ）図は上記述べた方式によるラスタ構成を示す。
すなわち第２フィールドの 走査線が第１フィールドの走査線のに重なっている
（に重なる構成でも可）。上記より明らかなように、 走査線の情報はの情報とは1/2走査線距離だけずれた
画像情報であり異なったものである。異なった情報を同
一走査位置にフィールドごとに交互に表示することにな
る。この結果、輝度の高い輪郭部はちらついて見えた
り、ぼけたようになる。
以下本発明の第１の実施例の詳細な構成と動作を説明
をする。
をする。
Dck1発生器２の具体的な回路構成を第４図に示す。第
４図は一般的に知られているクリスタル発振型PLL回路
である。VXCA23は制御入力Vcにより、クリスタル発振子
27の発振周波数をわずかに制御できる、発振出力をカウ
ンタ25で分周し位相検波器21でfHhと位相比較する。位
相比較器の出力をLPF22を通してVcとし、VXCO23を制御
することにより、fHfのカウンタの分周倍のDck1を得
る。カウンタの分周数を2048とすると、クリスタル発振
子27は69.12MHz（サンプリング定理よりハイビジョンTV
のビデオ信号帯域:20MHz≦Dck1の必要あり）となる。こ
こで得たDck1はADC15のサンプリングクロック及びライ
トアドレス発生器５の入力信号となる。ライトアドレス
発生器５は水平同期信号fHhでリセットできる2048分周
のカウンタでよい。カウンタの各ビットの出力がライン
メモリ７−1,2,3のライトアドレスとなる。なおライト
アドレスカウンタはDck1のカウンタ25と共用が可能であ
る。Dck2発生器３の構成はDck1発生器と同様でカウンタ
の分周数、クリスタルの発振周波数が異なる。カウンタ
の分周数ｋはｋ2048・4/5（整数）で求まる。ゆえに
ｋ＝1632（８の倍数）、Dck2＝55.08MHzとする。
４図は一般的に知られているクリスタル発振型PLL回路
である。VXCA23は制御入力Vcにより、クリスタル発振子
27の発振周波数をわずかに制御できる、発振出力をカウ
ンタ25で分周し位相検波器21でfHhと位相比較する。位
相比較器の出力をLPF22を通してVcとし、VXCO23を制御
することにより、fHfのカウンタの分周倍のDck1を得
る。カウンタの分周数を2048とすると、クリスタル発振
子27は69.12MHz（サンプリング定理よりハイビジョンTV
のビデオ信号帯域:20MHz≦Dck1の必要あり）となる。こ
こで得たDck1はADC15のサンプリングクロック及びライ
トアドレス発生器５の入力信号となる。ライトアドレス
発生器５は水平同期信号fHhでリセットできる2048分周
のカウンタでよい。カウンタの各ビットの出力がライン
メモリ７−1,2,3のライトアドレスとなる。なおライト
アドレスカウンタはDck1のカウンタ25と共用が可能であ
る。Dck2発生器３の構成はDck1発生器と同様でカウンタ
の分周数、クリスタルの発振周波数が異なる。カウンタ
の分周数ｋはｋ2048・4/5（整数）で求まる。ゆえに
ｋ＝1632（８の倍数）、Dck2＝55.08MHzとする。
リードアドレス発生器６の具体的な構成を第５図に示
す。カウンタ61は水平同期信号fHhでリセットされ1632
カウントするカウンタである（Dck2発生器のカウンタを
共用することも可能である）。カウンタ61の出力とオフ
セット値ｉ（ディジタル値でｉ≦2048−1632の関係を満
たす）を加算した値がリードアドレスとなる。つまり、
ハイビジョン信号の１ライン分からアスペクト比を適合
させるために任意のｉワード目から1632ワード選ぶこと
にほかならない。
す。カウンタ61は水平同期信号fHhでリセットされ1632
カウントするカウンタである（Dck2発生器のカウンタを
共用することも可能である）。カウンタ61の出力とオフ
セット値ｉ（ディジタル値でｉ≦2048−1632の関係を満
たす）を加算した値がリードアドレスとなる。つまり、
ハイビジョン信号の１ライン分からアスペクト比を適合
させるために任意のｉワード目から1632ワード選ぶこと
にほかならない。
第６図と第７図を用いてR/W制御４の動作を説明す
る。第６図は動作波形を示すタイムチャート図である。
第７図は具体的な回路構成を示す。第７図のDFF401,40
2,403及びアンド404により、第６図に示すラインメモリ
７−１から７−２のW/R信号を得る。上記各ラインメモ
リに対するW/R信号を、マルチプレクサ405,406,407を切
換信号とすることにより、各ラインメモリにリードアド
レス、ライトアドレスを選択供給可能となる。また各ラ
インメモリのW/R信号をメモリライト信号、画素入力信
号の制御に用い、ライトに選択されたラインメモリにそ
れぞれ供給する。なお同時に１ライン分のメモリのみが
ライトモードに選択される。
る。第６図は動作波形を示すタイムチャート図である。
第７図は具体的な回路構成を示す。第７図のDFF401,40
2,403及びアンド404により、第６図に示すラインメモリ
７−１から７−２のW/R信号を得る。上記各ラインメモ
リに対するW/R信号を、マルチプレクサ405,406,407を切
換信号とすることにより、各ラインメモリにリードアド
レス、ライトアドレスを選択供給可能となる。また各ラ
インメモリのW/R信号をメモリライト信号、画素入力信
号の制御に用い、ライトに選択されたラインメモリにそ
れぞれ供給する。なお同時に１ライン分のメモリのみが
ライトモードに選択される。
SW5およびSW6の具体的な回路を第８図に示す。SW5お
よびSW6は、ラインメモリ７−１〜７−３の出力をDAC10
および11に選択的に供給する。これによりDAC10および1
1に入力されるラインメモリの出力とライトモード時の
ラインメモリの関係は表１に示すようになる。
よびSW6は、ラインメモリ７−１〜７−３の出力をDAC10
および11に選択的に供給する。これによりDAC10および1
1に入力されるラインメモリの出力とライトモード時の
ラインメモリの関係は表１に示すようになる。
DAC10およびDAC11の出力は、加算器12で加算され、レ
ベル調整器13で1/2にされる。これにより、レベル調整
器13の出力信号は、フィールド内の隣接走査線信号のリ
ニア補間信号となる。すなわち走査線と走査線のちょう
ど中間位置の走査線信号となる。これは隣接走査線間の
信号に強い相関があることによる。
ベル調整器13で1/2にされる。これにより、レベル調整
器13の出力信号は、フィールド内の隣接走査線信号のリ
ニア補間信号となる。すなわち走査線と走査線のちょう
ど中間位置の走査線信号となる。これは隣接走査線間の
信号に強い相関があることによる。
第９図に上記実施例における信号処理の様子を示すラ
スタ構成図を示す。
スタ構成図を示す。
従ってビデオ信号のとり出しは、第１フィールドにつ
いては、SW7によりDAC10の出力をそのまま出力し、第２
フィールドではレベル調整器13の出力を選択することに
より、ノンインターレースによる第1,第２フィールドの
走査線位置の信号を合せることができる。SW7は、O/E1
の信号で切り換える。
いては、SW7によりDAC10の出力をそのまま出力し、第２
フィールドではレベル調整器13の出力を選択することに
より、ノンインターレースによる第1,第２フィールドの
走査線位置の信号を合せることができる。SW7は、O/E1
の信号で切り換える。
ビデオ合成器14により上記処理を行なったハイビジョ
ンTV信号と端末画像信号Vic2の合成を行いスーパーイン
ポーズが可能となる。
ンTV信号と端末画像信号Vic2の合成を行いスーパーイン
ポーズが可能となる。
なお同期信号発生器16は先に述べたようにインタレー
スの水平同期信号から第２図のfHhに示すノンインタレ
ースの同期信号を得る回路であり、要部の具体的回路例
を第10図に示す。第10図において、位相検波161,LPF16
2,VCO163およびDFF165により２てい倍のPLLを構成して
いる。モノマルチ164は水平同期信号のパルス幅を決め
る。アンド166,168の出力はそれぞれTh/2（Thはハイビ
ジョンTV信号の水平周期）ずれたTh周期の同期信号が得
られ、O/E信号でフィールドごとに切り換え、新水平同
期信号fHnとする。新水平同期信号とハイビジョンの同
期信号は、同期信号Syncとして端末等のビデオ回路の外
部同期に用いる。
スの水平同期信号から第２図のfHhに示すノンインタレ
ースの同期信号を得る回路であり、要部の具体的回路例
を第10図に示す。第10図において、位相検波161,LPF16
2,VCO163およびDFF165により２てい倍のPLLを構成して
いる。モノマルチ164は水平同期信号のパルス幅を決め
る。アンド166,168の出力はそれぞれTh/2（Thはハイビ
ジョンTV信号の水平周期）ずれたTh周期の同期信号が得
られ、O/E信号でフィールドごとに切り換え、新水平同
期信号fHnとする。新水平同期信号とハイビジョンの同
期信号は、同期信号Syncとして端末等のビデオ回路の外
部同期に用いる。
本発明の第２の実施例を第11図と第12図を用いて説明
する。第11図に示すように、第２の実施例の特徴は処理
後の走査線の位置が走査線間の任意の位置にあることで
ある。第11図では第１フィールドの隣接走査線の上方か
ら３、下方から１の距離に位置する。この場合DAC10,11
からSW7までを除いた他の信号処理及び回路構成は、第
１図と同一である。
する。第11図に示すように、第２の実施例の特徴は処理
後の走査線の位置が走査線間の任意の位置にあることで
ある。第11図では第１フィールドの隣接走査線の上方か
ら３、下方から１の距離に位置する。この場合DAC10,11
からSW7までを除いた他の信号処理及び回路構成は、第
１図と同一である。
第11図の（ｂ）に示すように第１フィールドの新信号
は、信号の重みを距離の逆比とした合成信号となり、第
２フィールドの新信号は、第１フィールドと同様、フィ
ールド間の隣接走査線からの距離に逆比例した合成信号
となる。この信号を第12図に示す如くSW7によりフィー
ルド周期で取り出すことにより、新ビデオ信号を得るこ
とができる。ここで新ビデオ信号第１番目の位置を第11
図の との間と仮定し、からの距離をｌ、からの距離を
ｍとすると、第12図の荷重器171,172,173,174の荷重値
A,B,CおよびＤはそれぞれ となる。なお新ビデオ信号の第１番目が第11図のと の間と仮定すれば からｌ、 からｍと考えれば上記の関係がなり立つ。
は、信号の重みを距離の逆比とした合成信号となり、第
２フィールドの新信号は、第１フィールドと同様、フィ
ールド間の隣接走査線からの距離に逆比例した合成信号
となる。この信号を第12図に示す如くSW7によりフィー
ルド周期で取り出すことにより、新ビデオ信号を得るこ
とができる。ここで新ビデオ信号第１番目の位置を第11
図の との間と仮定し、からの距離をｌ、からの距離を
ｍとすると、第12図の荷重器171,172,173,174の荷重値
A,B,CおよびＤはそれぞれ となる。なお新ビデオ信号の第１番目が第11図のと の間と仮定すれば からｌ、 からｍと考えれば上記の関係がなり立つ。
上記第１および第２の実施例において、ラインメモリ
は、ハイビジョン信号の１ライン分を書き込み必要な部
分の信号を読み出す構成となっているが、効果が同じで
あればメモリの容量を読み出し後に必要なワード数と
し、書き込み時に制御してもさしつかえない。
は、ハイビジョン信号の１ライン分を書き込み必要な部
分の信号を読み出す構成となっているが、効果が同じで
あればメモリの容量を読み出し後に必要なワード数と
し、書き込み時に制御してもさしつかえない。
また、第１および第２の実施例で、走査線信号の加重
加算等の信号処理はDA変換された信号で行なったが、デ
ィジタル信号のまま上記処理を行ない、その後にDA変換
してもよい。
加算等の信号処理はDA変換された信号で行なったが、デ
ィジタル信号のまま上記処理を行ない、その後にDA変換
してもよい。
本発明により、画素ビット当り３ラインメモリという
少容量メモリ構成でハイビジョン信号のフィールド間の
1/2走査線位置のずれを補正することで画像品位を落と
さないノンインターレース化を実現し、同時に、ハイビ
ジョン信号画像の3:4（垂直：水平）アスペクト比の信
号を得ることができ、端末信号と高品質なスーパーイン
ポーズを可能にした。
少容量メモリ構成でハイビジョン信号のフィールド間の
1/2走査線位置のずれを補正することで画像品位を落と
さないノンインターレース化を実現し、同時に、ハイビ
ジョン信号画像の3:4（垂直：水平）アスペクト比の信
号を得ることができ、端末信号と高品質なスーパーイン
ポーズを可能にした。
第１図は本発明の第１の実施例の要部を示すブロック
図、第２図はハイビジョン信号の同期信号の波形図、第
３図は走査線構造を示す図、第４図はドットクロック発
生器の具体例を示すブロック図、第５図はアドレス発生
器の具体例を示すブロック図、第６図はラインメモリの
リードライトのタイミングを示すタイムチャート図、第
７図はリード／ライト制御器の具体例を示すブロック
図、第８図はSW5およびSW6の具体例を示す回路図、第９
図は本発明の第１の実施例の信号処理の様子を示すラス
タ構成図、第10図は同期信号発生回路の具体例を示すブ
ロック図、第11図は本発明の第２の実施例の信号処理の
様子を示すラスタ構成図、第12図は本発明の第２の実施
例の要部を示すブロック図である。 １……奇偶フィールド判定器、２……Dck1発生器、３…
…Dck2発生器、４……リードライト制御器、５……ライ
トアドレス発生器、６……リードアドレス発生器、７−
１〜３……ラインメモリ、10,11……DAコンバータ、12
……加算器、13……レベル調整器、14……ビデオ合成
器、15……ADコンバータ、16……同期信号発生器。
図、第２図はハイビジョン信号の同期信号の波形図、第
３図は走査線構造を示す図、第４図はドットクロック発
生器の具体例を示すブロック図、第５図はアドレス発生
器の具体例を示すブロック図、第６図はラインメモリの
リードライトのタイミングを示すタイムチャート図、第
７図はリード／ライト制御器の具体例を示すブロック
図、第８図はSW5およびSW6の具体例を示す回路図、第９
図は本発明の第１の実施例の信号処理の様子を示すラス
タ構成図、第10図は同期信号発生回路の具体例を示すブ
ロック図、第11図は本発明の第２の実施例の信号処理の
様子を示すラスタ構成図、第12図は本発明の第２の実施
例の要部を示すブロック図である。 １……奇偶フィールド判定器、２……Dck1発生器、３…
…Dck2発生器、４……リードライト制御器、５……ライ
トアドレス発生器、６……リードアドレス発生器、７−
１〜３……ラインメモリ、10,11……DAコンバータ、12
……加算器、13……レベル調整器、14……ビデオ合成
器、15……ADコンバータ、16……同期信号発生器。
Claims (1)
- 【請求項１】キャラクタ端末，グラフィック端末が発生
するビデオ画像と標準方式の高品質TVの発生する画像と
を合成するスーパーインポーズ装置において、前記TVビ
デオ信号を第１のサンプリングクロックでディジタルデ
ータに変換するADコンバータと、前記ディジタルデータ
の走査線に対応して設けられた３ラインのラインメモリ
と、前記ADコンバータの出力データを前記ラインメモリ
の１つに書き込み、同時に前記ラインメモリの２つのデ
ータを第１のサンプリングクロックの周期の4/5倍の周
期をもつ第２のサンプリングクロックで読み出すよう制
御する手段と、前記２ラインメモリの出力をそれぞれア
ナログデータに変換するDAコンバータと、前記２ライン
メモリの一方の出力と前記２ラインメモリの出力データ
のリニア補間された出力とのいずれか一方を、第1,第２
フィールドともに同一走査位置の画像信号を出力するよ
うにフィールドごとに出力を交互に切り換える手段とを
有することを特徴とするスーパーインポーズ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012355A JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
| US07/145,144 US4814873A (en) | 1987-01-23 | 1988-01-19 | Method and apparatus for converting an image signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012355A JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181572A JPS63181572A (ja) | 1988-07-26 |
| JPH0810912B2 true JPH0810912B2 (ja) | 1996-01-31 |
Family
ID=11802970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012355A Expired - Lifetime JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4814873A (ja) |
| JP (1) | JPH0810912B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967263A (en) * | 1988-09-07 | 1990-10-30 | General Electric Company | Widescreen television signal processor system with interpolator for reducing artifacts |
| US4989091A (en) * | 1988-11-16 | 1991-01-29 | Scientific-Atlanta, Inc. | Scan converter for a high definition television system |
| US5283561A (en) * | 1989-02-24 | 1994-02-01 | International Business Machines Corporation | Color television window for a video display unit |
| KR930000994B1 (ko) * | 1990-08-09 | 1993-02-12 | 삼성전자 주식회사 | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 |
| US5442371A (en) * | 1993-09-27 | 1995-08-15 | Honeywell Inc. | Simplified image reconstruction interface |
| JPH08147478A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | 動画像復号化装置 |
| US6359636B1 (en) | 1995-07-17 | 2002-03-19 | Gateway, Inc. | Graphical user interface for control of a home entertainment system |
| US5675390A (en) * | 1995-07-17 | 1997-10-07 | Gateway 2000, Inc. | Home entertainment system combining complex processor capability with a high quality display |
| US5823871A (en) * | 1995-11-08 | 1998-10-20 | Holtek Microelectronics, Inc. | Interface control device for use with TV game equipment |
| US5914711A (en) * | 1996-04-29 | 1999-06-22 | Gateway 2000, Inc. | Method and apparatus for buffering full-motion video for display on a video monitor |
| JP2003018552A (ja) * | 2001-06-27 | 2003-01-17 | Nec Corp | 走査線変換回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0212784A3 (en) * | 1985-07-01 | 1988-12-07 | Beltronics, Inc. | Method and apparatus for converting images from scanning sensors, such as ccd's and the like |
| US4729012A (en) * | 1985-08-30 | 1988-03-01 | Rca Corporation | Dual mode television receiver for displaying wide screen and standard aspect ratio video signals |
| US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
| US4730215A (en) * | 1986-05-30 | 1988-03-08 | Rca Corporation | Compatible wide screen television system with variable image compression/expansion |
| US4733299A (en) * | 1987-03-26 | 1988-03-22 | New York Institute Of Technology | Method and apparatus for generating progressively scanned television information |
| JP3203782B2 (ja) * | 1992-07-24 | 2001-08-27 | 松下電器産業株式会社 | 流量計測装置 |
-
1987
- 1987-01-23 JP JP62012355A patent/JPH0810912B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-19 US US07/145,144 patent/US4814873A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4814873A (en) | 1989-03-21 |
| JPS63181572A (ja) | 1988-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005363B1 (ko) | 저 분해능 비디오 신호를 고 분해능 비디오 모니터상에 표시하기 위한 비디오 장치 및 그 방법 | |
| KR930004307B1 (ko) | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| AU4651599A (en) | Video display apparatus and video display method | |
| US6040868A (en) | Device and method of converting scanning pattern of display device | |
| JPH0810912B2 (ja) | ス−パ−インポ−ズ装置 | |
| US6674478B2 (en) | Image processing apparatus, method and providing medium | |
| JPH06292148A (ja) | 倍速映像表示装置 | |
| JPS5816381B2 (ja) | コウカイゾウドテレビジヨンジユゾウキ | |
| US5402173A (en) | Image pickup system | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| JP2000221952A (ja) | 画像表示装置 | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| US6362855B1 (en) | Special-effect-waveform generator | |
| JP3473093B2 (ja) | 表示システム | |
| JPS6150474A (ja) | 走査変換装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH09247575A (ja) | 走査線変換装置 | |
| JP3712287B2 (ja) | ビデオ画像表示方式 | |
| JP3469596B2 (ja) | マトリクス型表示装置 | |
| JPH0951490A (ja) | 副画面映像信号垂直圧縮回路 | |
| JP3091700B2 (ja) | テレビジョン受像機 | |
| JPH1013795A (ja) | 線順次画像生成装置 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 |