KR910020885A - 불휘발성 반도체 메모리장치의 셀어레이(cell array) - Google Patents
불휘발성 반도체 메모리장치의 셀어레이(cell array) Download PDFInfo
- Publication number
- KR910020885A KR910020885A KR1019910008235A KR910008235A KR910020885A KR 910020885 A KR910020885 A KR 910020885A KR 1019910008235 A KR1019910008235 A KR 1019910008235A KR 910008235 A KR910008235 A KR 910008235A KR 910020885 A KR910020885 A KR 910020885A
- Authority
- KR
- South Korea
- Prior art keywords
- cell array
- insulating films
- insulating film
- nonvolatile semiconductor
- field insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 제1양호실시예에 의한 EPROM셀 어레이의 평면도, 제6A도는 제5의 VIA-VIA선을 따라 절취한 횡단면도, 제6B도는 제5도의 VIB-VIB선을 따라 절취한 횡단면도, 제7A, 7B 및 7C도는 제5도에 도시된 어레이의 제조공정을 나타내는 도면, 제8A, 8B도는 제5도에 도시된 본 발명의 제1실시예의 잇점을 나타내는 도면.
Claims (17)
- 제1도전형을 갖는 반도체기판(1)과, 상기 반도체기판상에 형성된 제1절연막(2, 4)과, 상기 반도체 기판내에 형성되고, 각각, 상기 제1도전형과 반대인 제2도전형을 갖는 복수의 활성영역(8)과, 상기 제1절연막상에 형성된 복수의 부유게이트전극(5, 15)과, 상기 부유게이트전극을 커버하는 제1절연막(6)과, 상기 제2절연막상에 형성되고 상기 부유게이트전극위를 뻗어있는 복수의 제어게이트전극(7, 17) 및, 상기 활성영역들에 전기적으로 접속된 비트라인(BL)을 구비한 불휘발성 반도체 메모리장치의 셀어레이에 있어서, 상기 활성영역들 각각이 이웃하는 4개의 상기 부유게이트전극에 밀접한 실질상 H형 표면부분을 갖는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 H-형 표면부분(8)의 대향하는 양단부가 실질상 서로 평행으로 뻗어있고, 상기 부유게이트전극 각각의 대향하는 양단부가, 상기 H-형 표면부분의 상기 대향하는 양단부와 실질상 평행으로 뻗어있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이, 서로 이격된 전계절연막들(2)을 포함하며, 상기 부유게이트전극 각각이, 상기 전계절연막들중 이웃하는 두 전계절연막상의 대향하는 두부분을 포함하고 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이, 서로 이격된 전계절연막들(2)을 포함하고 있고, 상기 부유게이트전극(5, 15) 각각이, 상기 전계절연막들의 소정의 양 대향변부가 뻗은 제1단부를 갖는 제1부분과, 상기 양대향변부가 뻗은 방향과 실질상 평행하게 뻗은 제2단부를 갖는 제2부분 및, 상기 제1방향과 상기 제1방향을 접속하며, 상기 양대향변부가 뻗은 방향에 대해 빗각으로 뻗은 제3부분을 포함하는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이 서로 이격된 전계절연막들(2)을 포함하고 있고, 4개의 이웃하는 상기 부유게이트전극(5, 15)이 상기 전계절연막들의 소정의 양대향변부에 대해 빗각으로 뻗은 각각의 경사부분을 포함하고 있고, 상기 실질상 H-형 표면부분(8)이 상기 각각의 경사부분에 의해 한정된 변부들을 갖는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제5항에 있어서, 상기 실질상 H-형 표면부분(8)이, 상기 전계절연막들중 인접하는 2개의 전계절연막에 의해 한정된 변부들을 갖는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1과 제2절연막이 상기 실질상 H-형 표면부분의 실질상 중앙부에 위치된 콘택트홀(10)을 갖으며, 상기 H-형 표면부분이 상기 비트라인들중 소정 비트라인들과 전기적으로 접촉된 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 부유게이트전극(15) 각각이 실질상 평행사변형 표면부분을 갖고 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이 상기 이격된 전계절연막들(2)을 포함하고 있고, 상기 부유게이트전극(15)이 각각이, 상기 전계절연막들의 소정의 양대향 변부와 함께 뻗어있는 제1단부와, 상기 전계절연막들의 소정의 양대향 변부와 함께 뻗어있고, 상기 제1단부와 반대측에 있는 제2단부와, 상기 전계절연막들의 소정의 양대향 변부에 대해 빗각으로 뻗은 제3단부 및, 상기 전계절연막의 소정의 양대향변부에 대해 빗각으로 뻗어 있고, 상기 제3단부와 평행인 제4단부를 포함하고 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제8항에 있어서, 상기 제어게이트전극(17) 각각이, 상기 전계절연막들중 한막상에 배치된 실질상 "<"형 부분을 갖는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제8항에 있어서, 상기 제어게이트전극들(17) 각각이, 제1굽은 부분과 제2굽은부분을 갖으며, 상기 제1굽은 부분에서는 인접한 두 제어게이트전극이 서로 제1거리만큼 이격돼 있고, 상기 제2굽은 부분에서는 상기 인접한 두 제어게이트전극이 상기 제1거리보다 짧은 제2거리만큼 서로 이격된 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이 서로 이격된 전계절연막들(2)을 포함하며, 상기 전게절연막 각각이 실질상 정사각형 표면부분을 갖는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이 서로 이격된 전계절연막들(2)을 포함하며, 상기 전게절연막 각각이 실질상 정사각형 표면부분을 갖고 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이 서로 이격된 전계절연막들(2)을 포함하고 있고, 상기 활성영역들 각각의 상기 실질상 H-형 표면부분이, 상기 전계절연막들의 소정의 양대향변부와 평행으로 뻗은 양대향변부를 갖고 있는 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제14항에 있어서, 상기 전계절연막(2)의 상기 소정의 양 대향변부가 상기 비트라인 같은 방향으로 뻗어있는 것이 특징인 불휘발성 반도체장치의 셀어레이.
- 제4항에 있어서, 상기 부유게이트전극들(5) 각각의 상기 제3부분이 상기 비트라인 방향에 대해 약 45″빗각으로 뻗은 것이 특징인 불휘발성 반도체 장치의 셀어레이.
- 제1항에 있어서, 상기 제1절연막이, 서로 소정거리 이격되어 교호로 배열된 전계절연막들(2)을 포함하고 있는 것이 특징인 불휘발성 반도체 장치의 셀어레이.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2131713A JP3032240B2 (ja) | 1990-05-22 | 1990-05-22 | 半導体記憶装置 |
JP2-131713 | 1990-05-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020885A true KR910020885A (ko) | 1991-12-20 |
KR950008387B1 KR950008387B1 (ko) | 1995-07-28 |
Family
ID=15064460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910008235A KR950008387B1 (ko) | 1990-05-22 | 1991-05-22 | 불휘발성 반도체 메모리장치의 셀어레이(cell array). |
Country Status (5)
Country | Link |
---|---|
US (1) | US5148246A (ko) |
EP (1) | EP0458238B1 (ko) |
JP (1) | JP3032240B2 (ko) |
KR (1) | KR950008387B1 (ko) |
DE (1) | DE69132402T2 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2748885B2 (ja) * | 1995-03-06 | 1998-05-13 | 日本電気株式会社 | 半導体集積回路装置 |
KR970051170A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 메모리 셀 어레이 및 그를 이용한 프로그램 방법 |
KR19980014258A (ko) * | 1996-08-09 | 1998-05-25 | 김주용 | 메모리 셀 어레이 |
KR100246782B1 (ko) * | 1996-08-30 | 2000-03-15 | 김영환 | 메모리 셀 어레이 |
KR100277888B1 (ko) * | 1997-12-31 | 2001-02-01 | 김영환 | 플래쉬메모리및그의제조방법 |
US6765259B2 (en) * | 2002-08-28 | 2004-07-20 | Tower Semiconductor Ltd. | Non-volatile memory transistor array implementing “H” shaped source/drain regions and method for fabricating same |
JP5204159B2 (ja) * | 2003-11-14 | 2013-06-05 | ラピスセミコンダクタ株式会社 | 半導体記憶装置の製造方法 |
JP2011014610A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 半導体記憶装置 |
US20130320451A1 (en) * | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4281397A (en) * | 1979-10-29 | 1981-07-28 | Texas Instruments Incorporated | Virtual ground MOS EPROM or ROM matrix |
JPH01108778A (ja) * | 1987-10-21 | 1989-04-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
US4839705A (en) * | 1987-12-16 | 1989-06-13 | Texas Instruments Incorporated | X-cell EEPROM array |
JP2511485B2 (ja) * | 1988-01-12 | 1996-06-26 | 沖電気工業株式会社 | 半導体記憶装置 |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
FR2638285B1 (fr) * | 1988-10-25 | 1992-06-19 | Commissariat Energie Atomique | Circuit integre a haute densite d'integration tel que memoire eprom et procede d'obtention correspondant |
-
1990
- 1990-05-22 JP JP2131713A patent/JP3032240B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-21 DE DE69132402T patent/DE69132402T2/de not_active Expired - Fee Related
- 1991-05-21 EP EP91108131A patent/EP0458238B1/en not_active Expired - Lifetime
- 1991-05-22 KR KR1019910008235A patent/KR950008387B1/ko not_active IP Right Cessation
- 1991-05-22 US US07/704,048 patent/US5148246A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69132402T2 (de) | 2001-04-05 |
DE69132402D1 (de) | 2000-10-12 |
EP0458238A2 (en) | 1991-11-27 |
JP3032240B2 (ja) | 2000-04-10 |
EP0458238B1 (en) | 2000-09-06 |
EP0458238A3 (en) | 1992-04-08 |
US5148246A (en) | 1992-09-15 |
KR950008387B1 (ko) | 1995-07-28 |
JPH0426157A (ja) | 1992-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3943604B2 (ja) | ラテラルmosfet | |
KR910013555A (ko) | 반도체 기억장치 | |
KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
KR950012576A (ko) | 반도체 기억장치 | |
KR960701473A (ko) | 금속 비트선-드레인 접점을 형성하는데 소요되는 영역이 작은 밀도 증가형 플래시 eprom(an increased-density flash eprom that requires lessarea to from the metal bit line-to-drain contacts) | |
KR930002289B1 (ko) | 반도체 기억장치 | |
KR900003839B1 (ko) | 절연게이트 전계효과 트랜지스터 | |
KR910020885A (ko) | 불휘발성 반도체 메모리장치의 셀어레이(cell array) | |
KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
KR900011033A (ko) | 절연 게이트 바이폴라 트랜지스터 | |
KR910016084A (ko) | 불휘발성 반도체장치 | |
KR960002867A (ko) | 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법 | |
KR920018958A (ko) | 비휘발성 메모리, 비휘발성 메모리를 갖는 반도체 메모리 장치 및 그 반도체 메모리장치의 제조방법 | |
KR950012731A (ko) | 반도체기억장치 및 그 제조방법 | |
EP0091079A2 (en) | Power MOSFET | |
KR950034803A (ko) | 반도체 디바이스 | |
KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
KR910016098A (ko) | 반전방지층을 갖춘 mos형 반도체장치 | |
JP2000049306A5 (ko) | ||
KR970013339A (ko) | 비휘발성 반도체 메모리와 그 제조방법 | |
KR940004822A (ko) | 반도체 메모리장치 | |
KR880011808A (ko) | 불휘발성 반도체기억장치 | |
KR900005461A (ko) | 차단된 전하축적 구조체 | |
KR960012495A (ko) | 메모리 셀용 스위칭 트랜지스터 및 캐패시터 | |
KR900015330A (ko) | 메모리 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060725 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |