KR900006975A - 반도체메모리 - Google Patents
반도체메모리 Download PDFInfo
- Publication number
- KR900006975A KR900006975A KR1019890015031A KR890015031A KR900006975A KR 900006975 A KR900006975 A KR 900006975A KR 1019890015031 A KR1019890015031 A KR 1019890015031A KR 890015031 A KR890015031 A KR 890015031A KR 900006975 A KR900006975 A KR 900006975A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- charge transfer
- level
- bit line
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims 22
- 239000010410 layer Substances 0.000 claims 14
- 239000000758 substrate Substances 0.000 claims 7
- 230000010287 polarization Effects 0.000 claims 5
- 230000002269 spontaneous effect Effects 0.000 claims 5
- 239000011229 interlayer Substances 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명은 1실시예에 따른 반도체메모리의 셀데이터 센스계의 일례를 나타낸 회로도.
제3도는 제1도에 도시된 기준레벨발생회로의 일례를 나타낸 회로도.
제5도(a)는 제2도(a)에 도신된 메모리셀의 평면패턴을 나타낸 도면.
제5도(b)는 제5도(a)의 b-b선 단면도.
제6도(a) 및 (b)는 제1도에 도시된 메모리셀의 데이터독출방법을 설명하기 위한 도면.
Claims (10)
- 메모리셀(MC1~MC4)에 의해 발생된 비트선쌍(BL,)의 전위변화를 검지증폭하는 센스증폭기(SA)를 갖춘 반도체메모리에 있어서, 상기 메모리셀(MC1~MC4)은 강유전체를 캐패시터의 전극사이에 끼운 구조의 강유전체캐패시터(C1~C4)의 한쪽 전극의 전위가 상기 비트선(BL,)의 논리 ″1″과 ″0″에 대응하는 전위의 거의 중간레벨로 고정되고, 이 강유전체캐패시터(C1~C4)의 다른쪽 전극과 비트선(BL,)사이에 전하전송용 트랜지스터(T1~T4)가 접속된 구성으로 되어 있으며, 상기 강유전체캐패시터(C1~C4)의 전극(21, 22)의 최대 각격을 d(㎝)로, 상기 강유전체(C1~C4)의 자발분극을 반전시켜 거의 변화하지 않도록 하는데 필요한 전장의 강도을 Et(V/㎝)로 나타내었을 때, Et×d의 값이 상기 비트선(BL,)의 논리 ″1″과 ″0″에 대응되는 전위의 차이 약 1/2보다도 작은 것을 특징으로 하는 반도체메모리.
- 제1항에 있어서, 상기 메모리셀(MC1~MC4)은, 반도체기판(1)의 소자영역의 기판표면상에 게이트절연막(3)을 매개하여 전하전송용 트랜지스터(T1~T4)의 게이트전극(4) (및 워드선)으로 되는 제1도전층이 패터닝형성되고, 이 게이트전극(4) 및 기판(1)위에 절연층(6)이 형성되며, 이 절연층(6)위에 제2도전층(7)이 섬형태로 패터닝형성되어 개개의 메모리셀용으로서 독립된 강유전체캐패시터(C1~C4)의 한쪽 전극이 형성됨과 더불어 상기 절연막(3)에 형성된 접속구멍을 매개해서 상기 전하전송용 트랜지스터(T1~T4)의 소오스(또는 드레인)가 되는 기판의 불순물확산층영역(S)으로 도전성 접속이 이루어지고, 이 제2도전층(7)상에 각 메모리셀에 공통적인 강유전체층(8) 및 제3도전층(9)이 순차퇴적되고 패터닝되어 상기 강유전체캐패시터의 다른 한쪽 전극(플레이트전극)이 형성되고, 이 제3도전층(9)상 및 기판상에 층간절연층(10)이 형성되며, 이 층간절연층(10)위에 제4도전층(11)이 패터닝형성되어 비트선(BL,)이 형성됨에 따라 상기 층간절연층(10)에 형성된 접속구멍을 매개로 상기 전하전송용 트랜지스터(T1~T4)의 드레인(또는 소오스)으로 되는 기판의 불순물확산층영역(5')으로 도전성 접속이 이루어지도록 구성된 것을 특징으로 하는 반도체메모리.
- 제1항에 있어서, 상기 메모리셀(MC1~MC4)의 데이터 비트선(BL,)으로의 독출레벨에 대한 기준레벨을 발생시키는 기준레벨발생회로(REF)는, 상기 비트선상 (BL,)의 각 비트선(BL,)에 가각 기준셀(RC,)이 접속된 구성으로 되고, 상기 기준셀(RC,)은 2개의 기준용 강유전체캐패시터(DC1, DC2)가 전하전송용 트랜지스터(DT1, DT2)를 매개로 상기 비트선(BL,)중의 한쪽 비트선에 접속된 구성으로 되어 있는 것을 특징으로 하는 반도체메모리.
- 제3항에 있어서, 상기 2개의 기준용 강유전체캐패시터(DC1, DC2)는 각각 상기 메모리셀(MC1~MC4)의 강유전체캐패시터(C1~C4)와 거의 같은 구조이며 이 메모리셀(MC1~MC4)의 강유전체캐패시터(C1~C4)의 1/2정도의 면적과 용량을 갖는 것을 특징으로 하는 반도체메모리.
- 제4항에 있어서, 상기 2개의 기준용 강유전체캐패시터(DC1, DC2)중 한쪽 캐패시터는 전하전송용 트랜지스터(T1~T4)측의 전극에 대항되는 대향전극이 전원레벨의 전위(Vss)로 고정되고, 다른 한쪽 캐패시터는 전하전송용 트랜지스터(T1~T4)측의 전극에 대향되는 대향전극이 상기 비트선(BL,)의 논리 ″1″에 대응되는 전위와 ″0″에 대응되는 전위의 중간정도의 레벨의 전위 ((VH+VL)/2)로 고정되어 있으며, 상기 메모리셀(MC1~MC4)의 데이터센스시에 상기 전하전송용 트랜지스터(T1~T4)가 온되어 상기 캐패시터(DC1, DC2)가 상기 비트선(BL,)에 접속되면 상기 전원레벨의 전위(Vss)로 고정된 대향전극을 갖는 한쪽 캐패시터의 강유전체자발분극은 반전되지 않으면서 상기 중간레벨의 전위로 고정된 대향전극을 갖는 다른 한쪽의 캐패시터의 강유전체자발분극은 반전되도록 미리 상기 강유전체자발분극이 설정되어 있는 것을 특징으로 하는 반도체메모리.
- 제5항에 있어서, 상기 비트선쌍(BL,)은 메모리셀데이터의 억세스가 개시될 때까지는 상기 비트선의 논리 ″1″에 대응되는 전위와 ″0″에 대응되는 전위의 중간정도 레벨의 전위((VH+VL)/2)로 세트되어 있고, 상기 기준레벨발생회로(REF)중의 기준용 강유전체캐패시터(DC1, DC2)의 전하전송용 트랜지스터(DT1, DT2)측의 전극도 상기 중간레벨의 전위로 세트되어 있으며, 억세스가 개시되면 상기 메모리셀 (MC1~MC4)의 전하전송용 트랜지스터(DT1, DT2)및 기준셀의 전하전송용 트랜지스터 (DT1~DT4)가 온되기 직전에 비트선쌍(BL,)의 전위가 전원레벨(Vcc 또는 Vss)부근으로 설정되고, 이어서 메모리셀의 전하전송용 트랜지스터(T1~T4) 및 이메모리셀의 반대측의 비트선에 접속되어 있는 기준셀의 전하전송용 트랜지스터가 온되며, 비트선쌍(BL,)중 한쪽 비트선에는 상기 메모리셀의 데이터에 의한 전위변화가 발생되고 다른 한쪽 비트선에는 상기 2개의 기준용 강유전체캐패시터(DC1, DC2)중 1개의 캐패시터의 자발분극이 반전됨에 따라 기준레벨로서의 전위변화가 발생되도록 구성되어 있는 것을 특징으로 하는 반도체메모리.
- 제6항에 있어서, 전원 온시에는, 상기 메모리셀(MC1~MC4)의 강유전체캐패시터(C1~C4)의 한쪽 전극에 가해지는 고정전위로서의 상기 중간레벨과 상기 비트선쌍 (BL,)에 가해지는 상기 중간레벨이 각각 확정된 후에 상기 메모리셀(MC1~MC4)의 전하전송용 트랜지스터(T1~T4) 및 기준셀의 전하전송용 트랜지스터(DT1~DT4)가 온되는 것이 가능하게 되며, 이 상태가 되어 처음으로 메모리제어용의 외부신호를 받아들여 내부신호를 발생시켜 메모리셀데이터의 억세스를 행하도록 되어 있는 것을 특징으로 하는 반도체메모리.
- 제6항에 있어서, 전원오프시에는, 외부신호를 받아 내부신호를 발생시키는 회로(98) 및 상기 전하전송용 트랜지스터를 구동시키는 회로(96, 97)가 완전히 리세트된 후에 상기 메모리셀(MC1~MC4)의 강유전체캐패시터(C1~C4)의 한쪽 전극에 가해지는 고정전위로서의 상기 중간레벨과 상기 비트선쌍(BL,)에 가해지는 상기 중간레벨의 전위를 발생시키는 회로(101) 및 상기 비트선(BL,)의 레벨을 검지증폭하는 센스계의 구동신호발생회로(102)가 완전히 오프되도록 되어 있는 것을 특징으로 하는 반도체메모리.
- 제6항에 있어서, 상기 비트선쌍(BL,)이 메모리셀데이터의 억세스가 개시되기 전에 상기 중간레벨의 전위와 같아질 때까지 걸리는 기간이 길 때는 상기 메모리셀의 전하전송용 트랜지스터(T1~T4)가 온상태로 설정되도록 되어 있는 것을 특징으로 하는 반도체메모리
- 제5항에 있어서, 상기 2개의 기준용 강유전체캐패시터(DC1, DC2)중 상기 대향전극이 상기 중간레벨의 전위로 고정되어 있는 한쪽의 캐패시터(DC2)는 전하전송용 트랜지스터(DT2)측의 전극이 1개의 트랜지스터(DS1)를 매개로 전원레벨의 전위에 접속되도록 구성되어 있는 것을 특징으로 하는 반도체메모리※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63263159A JPH088339B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体メモリ |
JP63-263159 | 1988-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900006975A true KR900006975A (ko) | 1990-05-09 |
KR930000762B1 KR930000762B1 (ko) | 1993-02-01 |
Family
ID=17385608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890015031A KR930000762B1 (ko) | 1988-10-19 | 1989-10-19 | 반도체 메모리 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5029128A (ko) |
EP (1) | EP0364813B1 (ko) |
JP (1) | JPH088339B2 (ko) |
KR (1) | KR930000762B1 (ko) |
DE (1) | DE68914084T2 (ko) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2825135B2 (ja) * | 1990-03-06 | 1998-11-18 | 富士通株式会社 | 半導体記憶装置及びその情報書込読出消去方法 |
USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
JP3169599B2 (ja) * | 1990-08-03 | 2001-05-28 | 株式会社日立製作所 | 半導体装置、その駆動方法、その読み出し方法 |
JPH0582801A (ja) * | 1991-09-20 | 1993-04-02 | Rohm Co Ltd | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ |
AU2258292A (en) * | 1991-10-31 | 1993-06-07 | Medtronic, Inc. | Implantable medical device with flexible hardware platform |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
US5372859A (en) * | 1992-10-20 | 1994-12-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment |
KR970000870B1 (ko) * | 1992-12-02 | 1997-01-20 | 마쯔시다덴기산교 가부시기가이샤 | 반도체메모리장치 |
US5406510A (en) * | 1993-07-15 | 1995-04-11 | Symetrix Corporation | Non-volatile memory |
US5424975A (en) * | 1993-12-30 | 1995-06-13 | Micron Technology, Inc. | Reference circuit for a non-volatile ferroelectric memory |
JP2953316B2 (ja) * | 1994-08-12 | 1999-09-27 | 日本電気株式会社 | 不揮発性強誘電体メモリ |
TW378323B (en) * | 1994-09-22 | 2000-01-01 | Matsushita Electric Ind Co Ltd | Ferroelectric memory device |
JP3183076B2 (ja) * | 1994-12-27 | 2001-07-03 | 日本電気株式会社 | 強誘電体メモリ装置 |
JP3127751B2 (ja) * | 1995-01-04 | 2001-01-29 | 日本電気株式会社 | 強誘電体メモリ装置およびその動作制御方法 |
JPH08203266A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 強誘電体メモリ装置 |
US5530668A (en) * | 1995-04-12 | 1996-06-25 | Ramtron International Corporation | Ferroelectric memory sensing scheme using bit lines precharged to a logic one voltage |
US5638318A (en) * | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
US5682344A (en) * | 1995-09-11 | 1997-10-28 | Micron Technology, Inc. | Destructive read protection using address blocking technique |
US5680344A (en) * | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
US5905672A (en) * | 1997-03-27 | 1999-05-18 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
US5677865A (en) * | 1995-09-11 | 1997-10-14 | Micron Technology, Inc. | Ferroelectric memory using reference charge circuit |
US6320782B1 (en) * | 1996-06-10 | 2001-11-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device and various systems mounting them |
US6094370A (en) * | 1996-06-10 | 2000-07-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device and various systems mounting them |
JP3766181B2 (ja) * | 1996-06-10 | 2006-04-12 | 株式会社東芝 | 半導体記憶装置とそれを搭載したシステム |
US5852571A (en) * | 1997-03-14 | 1998-12-22 | Micron Technology, Inc. | Nonvolatile ferroelectric memory with folded bit line architecture |
US6067244A (en) * | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
US5892728A (en) * | 1997-11-14 | 1999-04-06 | Ramtron International Corporation | Column decoder configuration for a 1T/1C ferroelectric memory |
US5978251A (en) * | 1997-11-14 | 1999-11-02 | Ramtron International Corporation | Plate line driver circuit for a 1T/1C ferroelectric memory |
US5880989A (en) * | 1997-11-14 | 1999-03-09 | Ramtron International Corporation | Sensing methodology for a 1T/1C ferroelectric memory |
US20050122765A1 (en) * | 1997-11-14 | 2005-06-09 | Allen Judith E. | Reference cell configuration for a 1T/1C ferroelectric memory |
US5995406A (en) * | 1997-11-14 | 1999-11-30 | Ramtron International Corporation | Plate line segmentation in a 1T/1C ferroelectric memory |
US5956266A (en) * | 1997-11-14 | 1999-09-21 | Ramtron International Corporation | Reference cell for a 1T/1C ferroelectric memory |
US6028783A (en) | 1997-11-14 | 2000-02-22 | Ramtron International Corporation | Memory cell configuration for a 1T/1C ferroelectric memory |
US5969980A (en) * | 1997-11-14 | 1999-10-19 | Ramtron International Corporation | Sense amplifier configuration for a 1T/1C ferroelectric memory |
US5986919A (en) * | 1997-11-14 | 1999-11-16 | Ramtron International Corporation | Reference cell configuration for a 1T/1C ferroelectric memory |
US6002634A (en) * | 1997-11-14 | 1999-12-14 | Ramtron International Corporation | Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory |
US5995407A (en) * | 1998-10-13 | 1999-11-30 | Celis Semiconductor Corporation | Self-referencing ferroelectric memory |
US6031754A (en) * | 1998-11-02 | 2000-02-29 | Celis Semiconductor Corporation | Ferroelectric memory with increased switching voltage |
US6282126B1 (en) | 1998-12-16 | 2001-08-28 | Micron Technology, Inc. | Flash memory with overerase protection |
JP2000187990A (ja) | 1998-12-24 | 2000-07-04 | Nec Corp | センスアンプ回路及びそれを用いた記憶装置並びにそれに用いる読出し方法 |
JP3604576B2 (ja) | 1999-02-19 | 2004-12-22 | シャープ株式会社 | 強誘電体メモリ装置 |
US6201731B1 (en) | 1999-05-28 | 2001-03-13 | Celis Semiconductor Corporation | Electronic memory with disturb prevention function |
US6147895A (en) * | 1999-06-04 | 2000-11-14 | Celis Semiconductor Corporation | Ferroelectric memory with two ferroelectric capacitors in memory cell and method of operating same |
US6705981B2 (en) | 2000-01-27 | 2004-03-16 | Heidelberger Druckmaschinen Ag | Device for retention of products on a transporting surface in a folder |
JP3825756B2 (ja) * | 2003-02-17 | 2006-09-27 | 富士通株式会社 | 半導体集積回路 |
JP4342833B2 (ja) * | 2003-05-16 | 2009-10-14 | Necエレクトロニクス株式会社 | 容量セルと半導体装置及びその製造方法 |
US7489561B2 (en) | 2005-10-24 | 2009-02-10 | Cyberonics, Inc. | Implantable medical device with reconfigurable non-volatile program |
KR100735748B1 (ko) | 2005-11-09 | 2007-07-06 | 삼성전자주식회사 | 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들 |
KR100735750B1 (ko) * | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
KR101783933B1 (ko) * | 2010-11-23 | 2017-10-11 | 한국전자통신연구원 | 메모리 셀 및 이를 이용한 메모리 장치 |
JP6145972B2 (ja) | 2012-03-05 | 2017-06-14 | 富士通セミコンダクター株式会社 | 不揮発性ラッチ回路及びメモリ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4510516A (en) * | 1982-02-01 | 1985-04-09 | Bartelink Dirk J | Three-electrode MOS electron device |
JPS60236191A (ja) * | 1984-05-08 | 1985-11-22 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JPH0731908B2 (ja) * | 1985-10-09 | 1995-04-10 | 株式会社東芝 | 半導体記憶装置 |
US4873664A (en) * | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
US4853893A (en) * | 1987-07-02 | 1989-08-01 | Ramtron Corporation | Data storage device and method of using a ferroelectric capacitance divider |
US4893272A (en) * | 1988-04-22 | 1990-01-09 | Ramtron Corporation | Ferroelectric retention method |
EP0338157B1 (en) * | 1988-04-22 | 1994-07-06 | Ramtron International Corporation | Charged magnified dram cell |
-
1988
- 1988-10-19 JP JP63263159A patent/JPH088339B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-25 US US07/412,123 patent/US5029128A/en not_active Expired - Lifetime
- 1989-10-04 EP EP89118371A patent/EP0364813B1/en not_active Expired - Lifetime
- 1989-10-04 DE DE68914084T patent/DE68914084T2/de not_active Expired - Fee Related
- 1989-10-19 KR KR1019890015031A patent/KR930000762B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE68914084D1 (de) | 1994-04-28 |
EP0364813A3 (en) | 1991-05-08 |
US5029128A (en) | 1991-07-02 |
EP0364813B1 (en) | 1994-03-23 |
EP0364813A2 (en) | 1990-04-25 |
JPH088339B2 (ja) | 1996-01-29 |
KR930000762B1 (ko) | 1993-02-01 |
JPH02110895A (ja) | 1990-04-24 |
DE68914084T2 (de) | 1994-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900006975A (ko) | 반도체메모리 | |
EP0365002B1 (en) | Semiconductor memory device | |
US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
US6028784A (en) | Ferroelectric memory device having compact memory cell array | |
TWI483387B (zh) | Semiconductor device | |
JP2982692B2 (ja) | 不揮発性半導体メモリ装置およびその駆動方法 | |
JP2002521779A (ja) | 強誘電性記憶装置 | |
JP3039245B2 (ja) | 半導体メモリ装置 | |
US3706891A (en) | A. c. stable storage cell | |
US4446535A (en) | Non-inverting non-volatile dynamic RAM cell | |
US6306704B1 (en) | Nonvolatile ferroelectric memory | |
JP4158010B2 (ja) | 隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法 | |
US6172897B1 (en) | Semiconductor memory and write and read methods of the same | |
JP3131340B2 (ja) | 強誘電体記憶素子 | |
US4597059A (en) | Dynamic semiconductor memory device | |
JPH06119773A (ja) | 半導体メモリ | |
JP2724212B2 (ja) | メモリ回路 | |
JPH04341995A (ja) | ダイナミック型メモリセルおよびダイナミック型メモリ | |
JP3593739B2 (ja) | 強誘電体記憶装置 | |
JP3360471B2 (ja) | 強誘電体記憶装置 | |
EP0740304A2 (en) | Ferroelectric memory having a fixed, mid-range potential applied to the plate electrode thereof | |
JPH1092954A (ja) | 半導体記憶装置 | |
JP3430117B2 (ja) | 強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法 | |
JPH08139285A (ja) | 半導体装置 | |
JP3181046B2 (ja) | 不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060131 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |