JP6145972B2 - 不揮発性ラッチ回路及びメモリ装置 - Google Patents
不揮発性ラッチ回路及びメモリ装置 Download PDFInfo
- Publication number
- JP6145972B2 JP6145972B2 JP2012166231A JP2012166231A JP6145972B2 JP 6145972 B2 JP6145972 B2 JP 6145972B2 JP 2012166231 A JP2012166231 A JP 2012166231A JP 2012166231 A JP2012166231 A JP 2012166231A JP 6145972 B2 JP6145972 B2 JP 6145972B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric capacitor
- transistor
- electrode
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
図1は不揮発性ラッチ回路の構成例を示す回路図であり、図2は図1の不揮発性ラッチ回路の読み出し動作を説明するための電圧波形図である。不揮発性ラッチ回路は、強誘電体容量C11〜C14と、pチャネル電界効果トランジスタP11,P12と、nチャネル電界効果トランジスタN11〜N14とを有する。強誘電体容量C13及びC14は、相補の情報を記憶するための容量である。強誘電体容量C11及びC12は、負荷用の容量である。
図4は、第1の実施形態による不揮発性ラッチ回路の構成例を示す回路図であり、図5は図4の不揮発性ラッチ回路の読み出し動作を説明するための電圧波形図である。第1の強誘電体容量C71は、第1の電極がプレート線PL70に接続され、第2の電極がノードn71に接続される。pチャネル電界効果トランジスタP70は、ソースがノードn71に接続され、ゲートがゲート線CT1に接続され、ドレインがノードn70に接続されたソースフォロワを構成する。第2の強誘電体容量C70は、第1の電極がノードn70に接続され、第2の電極が基準電位ノード(例えばグランド電位ノード)に接続される。pチャネル電界効果トランジスタP71は、ソースが電源電位ノードに接続され、ゲートがゲート線PC1に接続され、ドレインがノードn70に接続される。nチャネル電界効果トランジスタN71は、ソースが基準電位ノードに接続され、ゲートがゲート線DC1に接続され、ドレインがノードn70に接続される。ビット線BLは、ノードn71に接続される。
図6は、第2の実施形態による不揮発性ラッチ回路の構成例を示す回路図である。強誘電体容量C71は、図4の第1の強誘電体容量C71に対応し、第1の電極がプレート線PL70に接続され、第2の電極がビット線BLに接続される。nチャネル電界効果トランジスタN41は、第1のトランジスタであり、図4の強誘電体容量C70に対応する電荷吸収部である。nチャネル電界効果トランジスタN41は、ドレインがビット線BLに接続され、ソースが基準電位ノードに接続される。第1の容量Cg1は、第1の電極がビット線BLに接続され、第2の電極がnチャネル電界効果トランジスタN41のゲートに接続される。
図8は、第3の実施形態による不揮発性ラッチ回路の構成例を示す回路図である。本実施形態では、第2の実施形態によりトランジスタN42の閾値電圧を自己補正してあるので、ラッチ部801は、このトランジスタN42を用いる。すなわち、ラッチ部は、nチャネル電界効果トランジスタN42及びN44(図6)を用いてVn1とVn2でクロスカップルを構成する。これにより、クロスカップルのオフセットもキャンセルすることができる。以下、図8の回路が図7(A),(B)と異なる点を説明する。
図15は、第4の実施形態による強誘電体メモリ装置の構成例を示す図である。インバータ108は、ライトイネーブル信号/WEの論理反転信号を内部ライトイネーブル信号intWEとして入出力バッファ106及び107に出力する。否定論理和(NOR)回路109は、内部ライトイネーブル信号intWEとアウトプットイネーブル信号/OEとの否定論理和信号を内部アウトプットイネーブル信号intOEとして入出力バッファ106及び107に出力する。否定論理積(NAND)回路110は、ライトイネーブル信号/WEとアウトプットイネーブル信号/OEとの否定論理積信号を出力する。否定論理積回路111は、下位バイトマスク信号/LBと上位バイトマスク信号/UBとの否定論理積信号を出力する。論理積(AND)回路112は、否定論理積回路110の出力信号と第1のチップセレクト信号/CS1の論理反転信号との論理積信号を出力する。論理積回路113は、論理積回路112の出力信号と否定論理積回路111の出力信号との論理積信号を出力する。論理積回路114は、論理積回路113の出力信号と第2のチップセレクト信号CS2との論理積信号をアドレスラッチ101及び入出力バッファ106,107に出力する。否定論理和(NOR)回路115は、論理積回路113の出力信号の論理反転信号と下位バイトマスク信号/LBとの否定論理和信号を下位バイト入出力バッファ106に出力する。否定論理和回路116は、論理積回路113の出力信号の論理反転信号と上位バイトマスク信号/UBとの否定論理和信号を上位バイト入出力バッファ107に出力する。
C70〜C73 強誘電体容量
P70〜P73,P76,P77 pチャネル電界効果トランジスタ
N71,N73,N76〜N79 nチャネル電界効果トランジスタ
BL,/BL ビット線
PL70 プレート線
Claims (8)
- ラッチ部と、
電荷吸収部と、
第1の電極がプレート線に接続され、第2の電極が前記電荷吸収部に接続された第1の強誘電体容量とを有し、
前記第1の強誘電体容量から前記ラッチ部への情報の読み出し時に、前記第1の強誘電体容量の前記第2の電極の電位の変動を抑制するように、前記プレート線を動作させて前記第1の強誘電体容量から出力させた電荷の少なくとも一部の電荷を前記電荷吸収部で吸収し、
前記電荷吸収部は、ドレインが前記第1の強誘電体容量の前記第2の電極に接続され、ソースが基準電位ノードに接続された第1のトランジスタを有し、
さらに、第1の電極が電源電位ノードに接続され、第2の電極が前記ラッチ部に接続された第3の強誘電体容量と、
前記第1のトランジスタの電流をミラーリングした電流を前記第3の強誘電体容量の第2の電極から引く第1の電流ミラー部とを有することを特徴とする不揮発性ラッチ回路。 - 前記電荷吸収部は、
第1の容量と、
前記第1の容量の第1の電極を前記基準電位ノード又は前記第1の強誘電体容量の前記第2の電極に選択的に接続する第1のスイッチと、
前記第1の容量の第2の電極を前記第1のトランジスタの閾値相当の電圧ノード又は前記第1のトランジスタのゲートに選択的に接続する第2のスイッチとを有し、
前記第1の強誘電体容量から前記ラッチ部への情報の読み出しの前に、前記第1の容量を前記第1のトランジスタの閾値相当の電圧でプリチャージすることを特徴とする請求項1記載の不揮発性ラッチ回路。 - 前記第1の電流ミラー部は、
ドレインが前記第3の強誘電体容量の前記第2の電極に接続され、ソースが基準電位ノードに接続された第2のトランジスタと、
第2の容量と、
前記第2の容量の第1の電極を前記基準電位ノード又は前記第1の強誘電体容量の前記第2の電極に選択的に接続する第3のスイッチと、
前記第2の容量の第2の電極を前記第2のトランジスタの閾値相当の電圧ノード又は前記第2のトランジスタのゲートに選択的に接続する第4のスイッチとを有し、
前記第1の強誘電体容量から前記ラッチ部への情報の読み出しの前に、前記第2の容量を前記第2のトランジスタの閾値相当の電圧でプリチャージすることを特徴とする請求項2記載の不揮発性ラッチ回路。 - 前記ラッチ部は、第3のトランジスタを有し、前記第3のトランジスタ及び前記第2のトランジスタを用いてラッチすることを特徴とする請求項3記載の不揮発性ラッチ回路。
- 前記ラッチ部の相補の複数の端子に対応して、前記第1の強誘電体容量と前記電荷吸収部と前記第3の強誘電体容量と前記第1の電流ミラー部との組みを複数有することを特徴とする請求項1〜4のいずれか1項に記載の不揮発性ラッチ回路。
- 請求項1〜5のいずれか1項に記載の不揮発性ラッチ回路と、
複数のワード線及び複数のビット線に接続された複数の通常メモリセルとを有し、
前記第1の強誘電体容量は、リファレンスメモリセル内に設けられ、
前記ラッチ部は、センスアンプであり、
前記センスアンプは、前記第3の強誘電体容量の電荷に基づいて、選択された前記通常メモリセルから転送された電荷を増幅して保持することを特徴とするメモリ装置。 - 複数の前記第3の強誘電体容量と、
複数の前記第1の電流ミラー部とを有し、
前記複数の第1の電流ミラー部は、前記第1のトランジスタの電流をミラーリングした電流を前記複数の第3の強誘電体容量から引くことを特徴とする請求項6記載のメモリ装置。 - 前記通常メモリセルは、第1の電極がプレート線に接続され、第2の電極が前記ビット線に接続された第4の強誘電体容量を有し、
さらに、ドレインが前記ビット線に接続され、ソースが基準電位ノードに接続された第4のトランジスタと、
第1の電極が電源電位ノードに接続され、第2の電極が前記ラッチ部に接続された第5の強誘電体容量と、
前記第4のトランジスタの電流をミラーリングした電流を前記第5の強誘電体容量の第2の電極から引く第2の電流ミラー部とを有することを特徴とする請求項6又は7記載のメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166231A JP6145972B2 (ja) | 2012-03-05 | 2012-07-26 | 不揮発性ラッチ回路及びメモリ装置 |
US13/772,571 US9093168B2 (en) | 2012-03-05 | 2013-02-21 | Nonvolatile latch circuit and memory device |
CN201310067922.XA CN103310840B (zh) | 2012-03-05 | 2013-03-04 | 非易失性锁存电路和存储设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012048212 | 2012-03-05 | ||
JP2012048212 | 2012-03-05 | ||
JP2012166231A JP6145972B2 (ja) | 2012-03-05 | 2012-07-26 | 不揮発性ラッチ回路及びメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214345A JP2013214345A (ja) | 2013-10-17 |
JP6145972B2 true JP6145972B2 (ja) | 2017-06-14 |
Family
ID=49042764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012166231A Expired - Fee Related JP6145972B2 (ja) | 2012-03-05 | 2012-07-26 | 不揮発性ラッチ回路及びメモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9093168B2 (ja) |
JP (1) | JP6145972B2 (ja) |
CN (1) | CN103310840B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105590647B (zh) * | 2014-11-13 | 2020-02-28 | 华邦电子股份有限公司 | 非易失静态随机存取存储器电路 |
JP6479615B2 (ja) * | 2015-09-14 | 2019-03-06 | 株式会社東芝 | 半導体装置の製造方法 |
TWI584290B (zh) * | 2016-02-04 | 2017-05-21 | 新唐科技股份有限公司 | 非依電性記憶體裝置及其操作方法 |
US9761285B1 (en) * | 2016-02-26 | 2017-09-12 | Globalfoundries Inc. | Sense amplifier and latching scheme |
JP6625942B2 (ja) * | 2016-07-29 | 2019-12-25 | 株式会社東芝 | 半導体記憶装置 |
CN109690680B (zh) | 2016-08-31 | 2023-07-21 | 美光科技公司 | 包含二晶体管一电容器的存储器及用于存取所述存储器的设备与方法 |
EP3507804A4 (en) | 2016-08-31 | 2020-07-15 | Micron Technology, INC. | FERROELECTRIC STORAGE CELLS |
SG11201901168UA (en) | 2016-08-31 | 2019-03-28 | Micron Technology Inc | Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory |
SG11201901211XA (en) | 2016-08-31 | 2019-03-28 | Micron Technology Inc | Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory |
US9812204B1 (en) * | 2016-10-28 | 2017-11-07 | AUCMOS Technologies USA, Inc. | Ferroelectric memory cell without a plate line |
US9899085B1 (en) * | 2016-12-29 | 2018-02-20 | AUCMOS Technologies USA, Inc. | Non-volatile FeSRAM cell capable of non-destructive read operations |
US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
US10388335B2 (en) * | 2017-08-14 | 2019-08-20 | Micron Technology, Inc. | Sense amplifier schemes for accessing memory cells |
US10388353B1 (en) * | 2018-03-16 | 2019-08-20 | Micron Technology, Inc. | Canceling memory cell variations by isolating digit lines |
TWI730725B (zh) * | 2020-04-15 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 半導體結構以及積體電路及半導體結構 |
US11996144B2 (en) * | 2021-06-15 | 2024-05-28 | Seagate Technology Llc | Non-volatile memory cell with multiple ferroelectric memory elements (FMEs) |
US11929115B2 (en) * | 2022-04-08 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with SRAM cells assisted by non-volatile memory cells and operation method thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088339B2 (ja) | 1988-10-19 | 1996-01-29 | 株式会社東芝 | 半導体メモリ |
CN1180265A (zh) * | 1997-05-24 | 1998-04-29 | 复旦大学 | 不挥发逻辑电路的铁电锁存技术 |
US6031754A (en) * | 1998-11-02 | 2000-02-29 | Celis Semiconductor Corporation | Ferroelectric memory with increased switching voltage |
US6141237A (en) | 1999-07-12 | 2000-10-31 | Ramtron International Corporation | Ferroelectric non-volatile latch circuits |
JP4031904B2 (ja) * | 2000-10-31 | 2008-01-09 | 富士通株式会社 | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 |
JP4141767B2 (ja) | 2002-08-27 | 2008-08-27 | 富士通株式会社 | 強誘電体キャパシタを使用した不揮発性データ記憶回路 |
CN1303692C (zh) * | 2002-09-04 | 2007-03-07 | 松下电器产业株式会社 | 半导体存储装置及其制造方法和驱动方法 |
TW594736B (en) * | 2003-04-17 | 2004-06-21 | Macronix Int Co Ltd | Over-driven read method and device of ferroelectric memory |
JP4157553B2 (ja) | 2003-05-27 | 2008-10-01 | 富士通株式会社 | 強誘電体メモリ |
KR100569558B1 (ko) * | 2003-11-10 | 2006-04-10 | 주식회사 하이닉스반도체 | 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치 |
CN1637930B (zh) * | 2003-12-24 | 2011-03-30 | 精工爱普生株式会社 | 存储电路、半导体装置及电子设备 |
US7227769B2 (en) | 2004-03-08 | 2007-06-05 | Fujitsu Limited | Semiconductor memory |
JP4664392B2 (ja) | 2004-03-08 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体メモリ |
CN101252018B (zh) * | 2007-09-03 | 2010-06-02 | 清华大学 | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 |
WO2009034603A1 (ja) * | 2007-09-14 | 2009-03-19 | Fujitsu Microelectronics Limited | 半導体メモリ |
JP5514574B2 (ja) * | 2010-02-15 | 2014-06-04 | ローム株式会社 | データ保持装置 |
-
2012
- 2012-07-26 JP JP2012166231A patent/JP6145972B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-21 US US13/772,571 patent/US9093168B2/en not_active Expired - Fee Related
- 2013-03-04 CN CN201310067922.XA patent/CN103310840B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9093168B2 (en) | 2015-07-28 |
CN103310840A (zh) | 2013-09-18 |
JP2013214345A (ja) | 2013-10-17 |
CN103310840B (zh) | 2016-02-17 |
US20130229849A1 (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6145972B2 (ja) | 不揮発性ラッチ回路及びメモリ装置 | |
US7447058B2 (en) | Write margin of SRAM cells improved by controlling power supply voltages to the inverters via corresponding bit lines | |
US8503221B1 (en) | SRAM cell with common bit line and source line standby voltage | |
US7486571B2 (en) | Semiconductor memory device | |
US8049535B2 (en) | Sense amplifier for low voltage high speed sensing | |
US4932002A (en) | Bit line latch sense amp | |
US8189367B1 (en) | Single event upset hardened static random access memory cell | |
JP3866913B2 (ja) | 半導体装置 | |
JPS5942690A (ja) | 半導体記憶装置 | |
JP2008059676A (ja) | 半導体記憶装置、およびデータ読み出し方法 | |
TWI386950B (zh) | 記憶體系統 | |
US7142465B2 (en) | Semiconductor memory | |
JPS61296598A (ja) | Mosダイナミツクramのダミ−ワ−ド線駆動回路 | |
JP2020017324A (ja) | 半導体記憶装置及び半導体記憶装置の読み出し方法 | |
JPH0482093A (ja) | 不揮発性半導体記憶装置 | |
KR20200086144A (ko) | 3진 메모리 셀 및 이를 포함하는 메모리 장치 | |
TWI689924B (zh) | 5t靜態隨機存取記憶體 | |
US20230395141A1 (en) | Low-power static random access memory | |
TWI694444B (zh) | 具高寫入速度之5t靜態隨機存取記憶體 | |
JP2008103055A (ja) | メモリ | |
JPH0474392A (ja) | 不揮発性半導体記憶装置 | |
TWM593052U (zh) | 寫入驅動電路 | |
JPH04129091A (ja) | 不揮発性半導体記憶装置 | |
TW202027071A (zh) | 具高寫入速度之單埠靜態隨機存取記憶體 | |
JPS6325879A (ja) | スタテイツク型半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6145972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |