KR900004018A - 대규모 이피롬(eprom) 메모리 - Google Patents

대규모 이피롬(eprom) 메모리 Download PDF

Info

Publication number
KR900004018A
KR900004018A KR1019890011343A KR890011343A KR900004018A KR 900004018 A KR900004018 A KR 900004018A KR 1019890011343 A KR1019890011343 A KR 1019890011343A KR 890011343 A KR890011343 A KR 890011343A KR 900004018 A KR900004018 A KR 900004018A
Authority
KR
South Korea
Prior art keywords
transistor
region
floating gate
memory
same
Prior art date
Application number
KR1019890011343A
Other languages
English (en)
Inventor
베르가몽 알베르또
Original Assignee
엘리자베드 아삐쯔
에스지에스-톰슨 마이크로일렉트로닉스 에스.에이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리자베드 아삐쯔, 에스지에스-톰슨 마이크로일렉트로닉스 에스.에이. filed Critical 엘리자베드 아삐쯔
Publication of KR900004018A publication Critical patent/KR900004018A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

대규모 이피롬(EPROM) 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도는 종래의 소자메모리 셀에 대한 전기선도,
제1B도는 종래의 소자메모리 셀에 대한 단면도.
제2도는 종래의 실리콘 웨이퍼상의 6개의 인접 메모리 포인트 구조에 대한 평면도,
제3도는 제2도의 YY선 단면도.

Claims (6)

  1. 제1방향, 즉 횡렬방향을 따라 신장되고, 트랜지스터의 제어게이트(25)에 연결된 워드라인(LM1,LM2) 및 제2방향 즉 종렬방향으로 신장되고 트랜지스터의 드레인영역(21)이 연결된 비트라인(LB1,LB2)으로 되어 있어서 상기 워드라인(LM1, LM2)이 결정된 트랜지스터 횡렬을 어드레스하고 상기 비트라인(LB1,LB2)이 연결된 트랜지스터의 논리상태에 관한 정보를 전송하도록 된 플로우팅 게이트 MOS트랜지스터(T11,T12)로 구성된 메모리 포인트를 갖는 메모리가, 종렬을 따라 신장되고, 트랜지스터의 소오스영역(22)에 연결되고, 제1도전형의 확산으로 구성되며, 비트라인(LB1,LB2) 각각의 쌍 사이에 배열되고, 모든 일정전위라인(B)들이 동일한 전위를 유지하는 일정전위라인(B)과, 비트라인(LB1,LB2)을 형성하기 위해 종렬을 따라 신장되는 각기 트랜지스터의 제1도전형의 드레인 영역(21)과, 종렬을 따라 신장되고, 상기 일정전위라인(B) 반대쪽에 위치한 각각의 비트라인(LB1,LB2) 측부에 배치된 분리영역(24)과 그리고 상기 분리영역(24)을 덮고 트랜지스터의 플로우팅 게이트(23)에 형성된 재료와 같은 재료로 되어 있으며, 동일한 제조단계에서 상기 트랜지스터의 플로우팅 게이트(23)로 형성되는 도전영역(E)로 구성된 것을 특징으로하는 대규모 이피롬(EPROM)메모리.
  2. 제1항에 있어서, 상기한 동일 일정전위라인(B) 각각의 측부에 두개의 인접 횡렬 및 두개의 종렬에 속하는 트랜지스터군들이 다음과 같이 즉, -각각의 트랜지스터(T11,T12)가 이 트랜지스터의 채널(26)을 구성하는 제2도전형영역 위에 배치된 도전성의 직사각형으로 주로 형성된 플로우팅 게이트(23)을 구성하고, -같은 종렬의 두개의 인접 트랜지스터(T11,T12)의 채널(26)이 채널(26)과 같은 도전형영역으로 분리되고-주어진 일정전위라인(B)의 양측부에 배치된 같은 횡렬의 두 트팬지스터 채널(26)이 상기 두 트랜지스터를 분리시키고 이 두 트랜지스터의 소오스를 형성하는 반대쪽의 도전형의 동일영역에 인접하고, 상기 두 트랜지스터의 채널(26)이 상기 소오스에 해당되는 영역(22) 반대단에서 상기 두 트랜지스터의 각각의 드레인에 해당되는 반대쪽의 도전형영역(21)에 인접되게 배치된 것을 특징으로하는 대규모 이피롬(EPROM) 메모리.
  3. 제1항에 있어서, 플로우팅 게이트(23) 및 상기 분리영역(24)을 덮고 있는 도전영역(E)이 폴리 실리콘으로 된 것을 특징으로하는 대규모 이피롬(EPROM) 메모리.
  4. 제1항에 있어서, 워드라인과 평행을 이루는 방향을 따라서 상기 분리영역(24)을 덮고 있는 상기 도전영역(E)이 미리 지정된 길이 1을 따라 분리영역(24)의 각 측부상에서 돌출된 것을 특징으로하는 대규모 이피롬(EPROM) 메모리.
  5. 제1항에 있어서, 상기 분리영역(24) 및 플로우팅 게이트(23)을 덮고 있는 상기 도전영역(E) 각각이 일정한 경사를 이루어 횡렬방향을 따라 배치된 것을 특징으로 하는 대규모 이피롬(EPROM) 메모리.
  6. 제1항에 있어서, 각각의 트랜지스터에서, 20nm이하의 두께를 갖는 실리콘 산화물층(27)이 플로우팅 게이트(23)[제9도]로부터 채널(26)을 분리시키고, 소오스에 해당되는 영역(22)이 동일한 도전형의 포켓(22-2)에 배열된 높게 도핑된 제1부분(22-1)과, 선택된 전압이 소오스에 인가되는 경우 전자가 터널효과에 의해 실리콘 산화물층(27)을 경유하여 플로우팅 게이트(23)로부터 높게 도핑된 소오스영역(22)으로 통과되는 한편 메모리가 전기적으로 소거될 수 있는 낮은 도핑 레벨로 된 것을 특징으로하는 대규모 이피롬(EPROM) 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890011343A 1988-08-11 1989-08-09 대규모 이피롬(eprom) 메모리 KR900004018A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8810962A FR2635408B1 (fr) 1988-08-11 1988-08-11 Memoire de type eprom a haute densite d'integration
FR88-10962 1988-08-11

Publications (1)

Publication Number Publication Date
KR900004018A true KR900004018A (ko) 1990-03-27

Family

ID=9369371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011343A KR900004018A (ko) 1988-08-11 1989-08-09 대규모 이피롬(eprom) 메모리

Country Status (6)

Country Link
US (1) US5016069A (ko)
EP (1) EP0356346B1 (ko)
JP (1) JP2923987B2 (ko)
KR (1) KR900004018A (ko)
DE (1) DE68911425T2 (ko)
FR (1) FR2635408B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200637A (en) * 1988-12-15 1993-04-06 Kabushiki Kaisha Toshiba MOS transistor and differential amplifier circuit with low offset
JPH02211651A (ja) * 1989-02-10 1990-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69229374T2 (de) * 1991-04-18 2000-01-20 Nat Semiconductor Corp Gestapeltes Ätzverfahren für Koppelpunkt-EPROM-Matrizen
US5397726A (en) * 1992-02-04 1995-03-14 National Semiconductor Corporation Segment-erasable flash EPROM
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
EP0573169A1 (en) * 1992-06-02 1993-12-08 National Semiconductor Corporation Segment-erasable flash EPROM
US5401691A (en) * 1994-07-01 1995-03-28 Cypress Semiconductor Corporation Method of fabrication an inverse open frame alignment mark
DE19540309A1 (de) * 1995-10-28 1997-04-30 Philips Patentverwaltung Halbleiterbauelement mit Passivierungsaufbau
JP4281331B2 (ja) * 2002-01-21 2009-06-17 株式会社デンソー 不揮発性半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984822A (en) * 1974-12-30 1976-10-05 Intel Corporation Double polycrystalline silicon gate memory device
US4373248A (en) * 1978-07-12 1983-02-15 Texas Instruments Incorporated Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
US4258466A (en) * 1978-11-02 1981-03-31 Texas Instruments Incorporated High density electrically programmable ROM
US4377818A (en) * 1978-11-02 1983-03-22 Texas Instruments Incorporated High density electrically programmable ROM
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
GB2073487B (en) * 1980-04-07 1984-04-04 Harari E Semiconductor memory device
US4328565A (en) * 1980-04-07 1982-05-04 Eliyahou Harari Non-volatile eprom with increased efficiency
JPS6070766A (ja) * 1983-09-26 1985-04-22 Mitsubishi Electric Corp 半導体装置の製造方法
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS61222175A (ja) * 1985-03-01 1986-10-02 Fujitsu Ltd 半導体記憶装置の製造方法
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPS61294870A (ja) * 1985-06-21 1986-12-25 Nec Corp 不揮発性半導体記憶装置
US4855800A (en) * 1986-03-27 1989-08-08 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
JPH01108778A (ja) * 1987-10-21 1989-04-26 Mitsubishi Electric Corp 半導体記憶装置
US4947222A (en) * 1988-07-15 1990-08-07 Texas Instruments Incorporated Electrically programmable and erasable memory cells with field plate conductor defined drain regions

Also Published As

Publication number Publication date
DE68911425T2 (de) 1994-06-23
FR2635408B1 (fr) 1992-04-10
EP0356346B1 (fr) 1993-12-15
JP2923987B2 (ja) 1999-07-26
DE68911425D1 (de) 1994-01-27
US5016069A (en) 1991-05-14
FR2635408A1 (fr) 1990-02-16
JPH02181971A (ja) 1990-07-16
EP0356346A1 (fr) 1990-02-28

Similar Documents

Publication Publication Date Title
KR940010357A (ko) 불휘발성 기억장치와 그 제조방법
KR890011088A (ko) 소거 가능한 프로그래머블 메모리
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR930009139B1 (ko) 불휘발성 반도체장치
KR920022510A (ko) 반도체 장치 및 그의 제조 방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
KR920010652A (ko) 비 휘발성 반도체 기억장치
KR850006982A (ko) 반도체 메모리 장치
KR930001441A (ko) 고 및 저전압 반도체 디바이스의 동시 제조방법과 이를 내장한 집적회로 및 시스템
KR940005898B1 (ko) 불휘발성 반도체장치
KR900004018A (ko) 대규모 이피롬(eprom) 메모리
KR890012322A (ko) 소오스 라인 선택 트랜지스터를 구비한 플로팅게이트 eerrom 메모리
JPH07226490A (ja) 半導体装置
JPH0353786B2 (ko)
KR960002867A (ko) 필드 시일드 (field-shield) 분리구조를 가지는 반도체 장치와 그의 제조방법
KR870010550A (ko) 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR950012773A (ko) 불휘발성 반도체 기억 장치 및 그의 제조 방법
KR100198770B1 (ko) 워드-소거가능한 매립 비트 라인 eeprom
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
KR900004730B1 (ko) 반도체 기억장치(半導體記憶裝置) 및 그 제조방법
KR910001186B1 (ko) 고집적도 및 고속의 반도체메모리장치
KR890007427A (ko) 집적회로 메모리
JPS6135712B2 (ko)
NO20016041D0 (no) En matriseadresserbar gruppe av integrerte transistor/minnestrukturer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid